JP6877595B2 - 半導体装置及び電力変換装置 - Google Patents

半導体装置及び電力変換装置 Download PDF

Info

Publication number
JP6877595B2
JP6877595B2 JP2019567884A JP2019567884A JP6877595B2 JP 6877595 B2 JP6877595 B2 JP 6877595B2 JP 2019567884 A JP2019567884 A JP 2019567884A JP 2019567884 A JP2019567884 A JP 2019567884A JP 6877595 B2 JP6877595 B2 JP 6877595B2
Authority
JP
Japan
Prior art keywords
conductor pattern
bonding wire
semiconductor element
voltage
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019567884A
Other languages
English (en)
Other versions
JPWO2019146258A1 (ja
Inventor
悠策 伊藤
悠策 伊藤
佑介 中松
佑介 中松
淳 冨澤
淳 冨澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2019146258A1 publication Critical patent/JPWO2019146258A1/ja
Application granted granted Critical
Publication of JP6877595B2 publication Critical patent/JP6877595B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/66—Testing of connections, e.g. of plugs or non-disconnectable joints
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49112—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting a common bonding area on the semiconductor or solid-state body to different bonding areas outside the body, e.g. diverging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • H02P27/08—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters with pulse width modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inverter Devices (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Power Conversion In General (AREA)
  • Wire Bonding (AREA)

Description

本発明は、劣化検知機能を有する半導体装置及びこの半導体装置を備えた電力変換装置に関する。
半導体装置は、通常、導体パターンを有する基板と、導体パターンに接合される裏面と表面電極が設けられている表面とを有する半導体素子と、表面電極と基板上の導体パターンに両端がそれぞれ接合されたボンディングワイヤを有している。ボンディングワイヤは半導体モジュールの運用中に繰り返し温度変化を受けて劣化する。
そこで、従来の半導体装置は、特定の検出用のボンディングワイヤを用いて、定常的に半導体素子に直流電流が流れている状態において、チップ上のケルビンエミッタ電極と検査用電極との両端の電圧を計測する。検出用のボンディングワイヤが劣化してチップ上から剥がれたときの電圧が、未劣化の状態と比べて変化することを使用してボンディングワイヤの劣化を検出すること開示されている（例えば、特許文献１）。
また、特定の検出用のボンディングワイヤを必要とせず、定常的に半導体素子に直流電流が流れている状態において、劣化時のボンディングワイヤの両端の電圧の変化から、ボンディングワイヤの劣化を検出する方法が開示されている（例えば、特許文献２）。
特開２０１５−１１４１４９号公報 特開２００７−１１３９８３号公報
しかしながら、従来の半導体装置では、ボンディングワイヤ部の劣化をボンディングワイヤ部の抵抗値の変化によって検知するため、未劣化時と劣化時の電圧の変化量を大きくして、劣化の検知制度を向上するためには、ボンディングワイヤに通電する電流の値を大きくしなければならない。また、電流を大きくしても電圧降下は電流の大きさに比例した値でしか大きくならないという問題点があった。
この発明は、上述のような課題を解決するためになされたもので、特定の検出用のボンディングワイヤを必要とせず、かつ半導体素子に通電する電流を大きくすることなく、ボンディングワイヤの劣化を検出できる機能を有する半導体装置を得ることを目的とする。
絶縁基板と、絶縁基板上に搭載され、表面に表面電極を有する半導体素子と、絶縁基板上に形成され、半導体素子の主電流が流れる第１導体パターンと、絶縁基板上に形成され、半導体素子の表面電極の電位を検出するための第２導体パターンと、表面電極と第１導体パターンとを接続する第１ボンディングワイヤと、表面電極と第２導体パターンとを接続する第２ボンディングワイヤと、第１導体パターンおよび第２導体パターンとに接続され、半導体素子のスイッチング時の第１導体パターンと第２導体パターンとの間の電圧差を検出する電圧検出部と、検出された電圧差を用いて第１ボンディングワイヤの劣化を検知する劣化検知部と、を備えた半導体装置。
この発明の半導体装置によれば、ボンディングワイヤの劣化の検出精度を向上することができる。
この発明の実施の形態１における半導体装置の構造模式図である。 この発明の実施の形態１における半導体装置の回路図である。 この発明の実施の形態２における半導体装置の構造模式図である。 この発明の実施の形態３における半導体装置の構造模式図である。 この発明の実施の形態４における半導体装置の構造模式図である。 この発明の実施の形態４における半導体装置の回路図である。 この発明の実施の形態５における電力変換装置を適用した電力変換システムの構成を示すブロック図である。
以下に、実施形態について、図を参照して説明する。なお、各図中の同一または相当部分には同一符号を付している。また、以下に記載する実施形態の少なくとも一部を任意に組み合わせてもよい。
実施の形態１．
以下に、この発明の実施の形態１における半導体装置の構造について説明する。
図１は、この発明の実施の形態１における半導体装置の構造模式図である。図１において、半導体装置１００は、絶縁基板１、導体パターン２、第２導体パターンである導体パターン３、導体パターン４、第１導体パターンである導体パターン５、半導体素子６、ゲート電極７、半導体素子６の表面電極８、第１ボンディングワイヤであるボンディングワイヤ９、第２ボンディングワイヤであるボンディングワイヤ１０、ボンディングワイヤ１１、導体パターン３と導体パターン５との間の電圧差を検出する電圧検出部１２、第１ボンディングワイヤの劣化を検知する劣化検知部１３を備えている。
劣化検知装置１４は、導体パターン３と導体パターン５の間の電圧差を検出する電圧検出部１２と、電圧検出部１２で検出された電圧差からボンディングワイヤ９の劣化を判断する劣化検知部１３とを備えている。劣化検知装置１４は、半導体装置１００の内部に内蔵してもよく、絶縁基板１上に形成されても良い。また、劣化検知装置１４は、半導体装置１００の外部に設けても良い。
絶縁基板１には、例えば、アルミナ（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）等が用いられる。絶縁基板１の表面（絶縁基板１上）には、導体パターン２，３，４，５が形成されている。
導体パターン２，３，４，５およびゲート電極７、半導体素子６の表面電極８には、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）が用いられる。導体パターン２は、半導体素子６の裏面が接続されている。導体パターン３は、ボンディングワイヤ１０を介して、半導体素子６の表面電極８と接続されている。導体パターン３は、半導体素子６の表面電極８の電位を検出するために用いられる。導体パターン４は、ボンディングワイヤ１１を介して、半導体素子６のゲート電極７と接続されている。導体パターン５は、ボンディングワイヤ９を介して、半導体素子６の表面電極８と接続されている。導体パターン５には、半導体素子６の主電流が流れる。
半導体素子６は、例えば、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、縦型ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）のようなスイッチング素子、又はショットキーバリアダイオードのような整流素子である。
半導体素子６は、例えば、半導体素子６の裏面側から表面側に向かって電流が流れる縦型構造を有しているパワー半導体素子である。半導体素子６は、例えば、シリコン（Ｓｉ）の単結晶を用いて形成されている。半導体素子６を構成する半導体材料はこれに限られるものではない。例えば、炭化珪素（ＳｉＣ）、窒化珪素（ＧａＮ）等のワイドバンドギャップを有する半導体材料であってもよい。
ボンディングワイヤ９，１０，１１には、例えば、金（Ａｕ）、銅（Ｃｕ）、アルミニウム（Ａｌ）等を用いることができる。ボンディングワイヤ９，１０，１１は、それぞれ、導体パターン２，３，４，５および、表面電極８、ゲート電極７のいずれかに例えば超音波接合によって接合されている。
ボンディングワイヤ９は、半導体素子６の表面電極８と導体パターン５とを接続する。ボンディングワイヤ９は、複数本のボンディングワイヤを用いることもできる。ボンディングワイヤ１０は、半導体素子６の表面電極８と導体パターン３とを接続する。ボンディングワイヤ１０は、半導体素子６の表面電極８の電位を検出するためのものであるため、ボンディングワイヤ９よりも径の細いボンディングワイヤを使用することもできる。ボンディングワイヤ１１は、半導体素子６のゲート電極７と導体パターン４とを接続する。
図２は、この発明の実施の形態１の半導体装置の回路図である。図２には、電圧検出部１２および劣化検知部１３の実施例としての回路図を示す。図２に示すように、電圧検出部１２は、ダイオード１５、コンデンサ１６、スイッチ１７を備えている。劣化検知部１３は、比較器であるコンパレータ１８、基準電圧を生成する基準電圧生成部１９を備えている。
半導体素子６のスイッチング時の電圧検出のポイントは、スイッチングオン、スイッチングオフ、スイッチングオン時のリカバリー電流通電時の３種類がある。図２は、半導体素子６のスイッチングオフ時の劣化検知対応の回路構成であるが、ダイオード１５、コンパレータ１８の接続を反転させるこことで、スイッチングオン時でもボンディングワイヤの劣化検知が可能となる。また、図２に記載の回路構成のままでも、スイッチングオン時のリカバリー電流通電時の電圧が検出でき、このリカバリー電流通電時の電圧を用いて、ボンディングワイヤ９の劣化検知が可能である。ここで、ボンディングワイヤの劣化として、一般的には、ボンディングワイヤと表面電極の界面付近にクラックが進展してボンディングワイヤが半導体素子から分離する現象や、ボンディングワイヤの湾曲部でワイヤ内にクラックが進展して、ボンディングワイヤが分断される現象があり、この状態を精度よく検出可能である。
ダイオード１５は、一端が導体パターン３と接続され、他端がコンパレータ１８に接続される。コンデンサ１６は、一端がダイオード１５の他端側と接続され、他端が導体パターン５と接続される。スイッチ１７は、コンデンサ１６と並列接続となるように、一端がダイオード１５の他端側と接続され、他端が導体パターン５と接続されている。コンパレータ１８には、電圧検出部１２の出力値と基準電圧生成部１９の出力値とが入力される。スイッチ１７としては、例えば、半導体素子を用いることができる。
図１および図２を用いて、半導体素子６がスイッチングオフしたときの電圧検出および劣化検知の手順について説明する。
まず、半導体素子６がオンした状態では、半導体素子６には、半導体素子６の裏面から表面に向かう、導体パターン２から半導体素子６の表面電極８の縦方向に電流が流れている。このとき、電圧検出部１２のスイッチ１７はオフ状態である。半導体素子６の表面電極８は、ボンディングワイヤ１０を介して、絶縁基板１上の導体パターン３に接続されている。したがって、導体パターン３は半導体素子６の表面電極８と同電位である。
次に、導体パターン２から半導体素子６の表面電極８へ流れた電流は、半導体素子６の表面電極８に接続されたボンディングワイヤ９を介して、絶縁基板１上の導体パターン５に流れている。この時、ボンディングワイヤ９は抵抗成分とインダクタンス成分を有しており、抵抗値と電流の積で表される抵抗による電圧差と、インダクタンスと電流の時間変化量の積で表されるインダクタンスによる電圧差との和で表される電圧差が、ボンディングワイヤ９の両端に生じている。
ボンディングワイヤ９の両端は、それぞれ、絶縁基板１上に形成された導体パターン３および導体パターン５と同電位であり、図２において、絶縁基板１上に形成された導体パターン３および導体パターン５との間には、ボンディングワイヤ９の抵抗成分による電圧差と、ボンディングワイヤ９のインダクタンス成分による電圧差との和で表される電圧差が生じている。
電流が定常的に流れている状態（オン状態）であれば、電流の時間変化量はゼロであり、インダクタンスによる電圧差もゼロとなる。また、ボンディングワイヤ９の抵抗は小さいため、抵抗値による電圧差も小さい状態である。
次に、この状態（オン状態）から半導体素子６がスイッチングオフ（オフ状態へ変化）すると、半導体素子６を流れる電流は、急激に減少し、ボンディングワイヤ９を流れる電流も同様に減少する。このとき、導体パターン３と導体パターン５との間には、ボンディングワイヤ９のインダクタンスと電流の時間変化量の積で表される電圧差が生じる。
また、ボンディングワイヤ９の抵抗による電圧差も同時に生じているが、ボンディングワイヤ９の抵抗は一般的に小さいため、インダクタンスによる電圧差と比較して、抵抗による電圧差は無視できる。
導体パターン３は、表面電極８とボンディングワイヤ１０によって接続されており、表面電極８と同電位である。半導体素子６がオン状態のときに、表面電極８から導体パターン５へ向かう方向を正として流れていた電流が減少するため、ボンディングワイヤ９のインダクタンス成分によって、絶縁基板１上に形成された導体パターン３と導体パターン５との間に生じる電圧は、導体パターン３よりも導体パターン５の方が、電位が高くなる。また、一般的に、電流の時間変化量の絶対値はスイッチングオフ時に一定ではなく、所定のタイミングで最大のピークを取る。
図２に示したように、コンデンサ１６は、一端が導体パターン３側に接続され、他端が導体パターン５側に接続されている。
スイッチ１７はオフ状態であり、半導体素子６がスイッチングオフするタイミングで、コンデンサ１６は、導体パターン３と導体パターン５との間に生じるボンディングワイヤ９のインダクタンス成分による電圧に相当する電荷を蓄積する。コンデンサ１６の一端と導体パターン３との間には、ダイオード１５があり、コンデンサ１６に生じた電圧の最大値が、コンデンサ１６の両端に保持される。このコンデンサ１６に保持された電圧は、ボンディングワイヤ９のインダクタンス成分によるボンディングワイヤ９の両端に生じる電圧の最大値である。
コンデンサ１６の一端は、コンパレータ１８の入力側と接続されており、コンパレータ１８はコンデンサ１６に保持された電圧と、劣化を判断するための基準電圧生成部１９からの基準電圧とを比較し、コンデンサ１６に保持された電圧が、基準電圧を超えたときに、ボンディングワイヤ９が劣化したと判断し、劣化したというエラー信号を出力する。
また、同一のスイッチング条件で、半導体素子６がスイッチングオフしたときに、電流の時間変化量は一定にすることが可能であるため、ボンディングワイヤ９の劣化によって、導体パターン３と導体パターン５との間の電圧は単調に増加する。これは、ボンディングワイヤ９の劣化によって、ボンディングワイヤ９のインダクタンス成分が増加するためである。
したがって、劣化を判定するための基準電圧を事前に設定しおけば、半導体素子６のスイッチングオフ時の導体パターン３と導体パターン５との間の電圧差のピーク値が、基準電圧を超えたところで劣化を判定することができる。基準電圧は一つの値だけを用いてもよいが、温度、半導体素子６のオン時の電流量、ゲートの抵抗などを変化させた場合の、さまざまな条件で取得した値を用意することで、さまざまな半導体素子６のスイッチングオフの動作において判定ができるようにしてもよい。
また、コンパレータ１８の代わりに、コンデンサ１６の電圧を保存するメモリを内蔵したＣＰＵを用いることで、例えば、ある条件での半導体素子６がスイッチングオフしたときの電圧差のピーク値を取得後に、スイッチ１７をオンしてコンデンサ１６の両端の電圧差を一旦ゼロにリセットし、再度、別の条件でスイッチングオフしたときの電圧差のピーク値を取得する。このように複数の条件で取得したスイッチングオフの際の電圧差のピーク値を比較値と基準電圧を用いて総合的にボンディングワイヤ９の劣化状態を判定してもよい。
さらに、スイッチングオフ時の電流をモニタするセンサと、導体パターン３と導体パターン５との電圧差を常時モニタできる電圧センサを用いて、電流の時間変化量と導体パターン３と導体パターン５との電圧差を常時モニタし、導体パターン３と導体パターン５と間の電圧差を電流の時間変化量で除算することで、ボンディングワイヤ９のインダクタンスの値をモニタし、モニタしたインダクタンス値の変化から劣化を検出してもよい。
以上のように構成された半導体装置１００においては、導体パターン３および導体パターン５とに接続された電圧検出部１２で、半導体素子６のスイッチング時の導体パターン３と導体パターン５との間の電圧差を検出したので、ボンディングワイヤ９の劣化の検出精度を向上することができる。このように構成したので、ボンディングワイヤ９に流す電流を大きくしなくても、スイッチング時の電流の時間変化量を大きくするだけで容易に、ボンディングワイヤ９の劣化時の、ボンディングワイヤ９両端の電圧の変化量を大きくすることができ、劣化の検出精度を向上することができる。これは、ある物体を流れる電流の大きさが時間的に変化したときに、その物体の両端の電圧差の変化が、電流の時間変化量とその物体のインダクタンスの積で表されることを利用するものである。
また、電流を大きくすることが必要ないため、半導体素子６の発熱による半導体素子６の温度の上昇を抑えることもできる。さらに、最大の電流値が同じ条件で、ボンディングワイヤ９が未劣化と劣化の状態における、抵抗による電圧変化量と、インダクタンスによる電圧変化量を比較した場合、インダクタンスによる電圧変化量を、抵抗による電圧変化量よりも大きくすることが容易であり、インダクタンスを用いることで、電圧変化量によるボンディングワイヤ９の劣化の検知精度を向上させることができる。
実施の形態２．
以下に、この発明の実施の形態２における半導体装置の構造について説明する。
本実施の形態２においては、実施の形態１で用いた半導体素子６を導体パターン５に対して複数個並列接続した点が異なる。このように、半導体素子６を複数個有し、並列接続した構成においても、ボンディングワイヤ９の劣化の検出精度を向上することができる。なお、その他の点については、実施の形態１と同様であるので、詳しい説明は省略する。
図３は、この発明の実施の形態２における半導体装置の構造模式図である。図３において、半導体装置２００は、絶縁基板１、導体パターン２、第２導体パターンである導体パターン３ａ，３ｂ、導体パターン４ａ，４ｂ、第１導体パターンである導体パターン５、半導体素子６ａ，６ｂ、ゲート電極７ａ，７ｂ、半導体素子６の表面電極８ａ，８ｂ、第１ボンディングワイヤであるボンディングワイヤ９ａ，９ｂ、第２ボンディングワイヤであるボンディングワイヤ１０ａ，１０ｂ、ボンディングワイヤ１１ａ，１１ｂ、導体パターン３と導体パターン５との間の電圧差を検出する電圧検出部１２、ボンディングワイヤ９の劣化を検出する劣化検知部１３を備えている。
劣化検知装置１４は、導体パターン３ａ，３ｂと導体パターン５の間の電圧差を検出する電圧検出部１２と、電圧検出部１２で検出された電圧差からボンディングワイヤ９ａ，９ｂの劣化を判断する劣化検知部１３とを備えている。
図３に示すように、本実施の形態２では、導体パターン５に対して半導体素子６を並列に複数個配置しているので、半導体素子６を複数個配置したときに、共通として使用可能な部材以外は、半導体素子６の個数に合わせて備えている。
そのため、半導体素子６ａと半導体素子６ｂとは電気的に並列に接続されており、導体パターン３ａと導体パターン５の間の電圧差と、導体パターン３ｂと導体パターン５の間の電圧差をそれぞれ電圧検出部１２で検出し、劣化検知部１３で劣化判定することで、ボンディングワイヤ９ａまたはボンディングワイヤ９ｂのいずれかの劣化を検出することが可能である。導体パターン５は、ボンディングワイヤ９ａおよびボンディングワイヤ９ｂのそれぞれに接続された部分が電気的に絶縁されて、絶縁されたそれぞれの導体パターン５の部分が電圧検出部１２と接続されていてもよい。この場合には、ボンディングワイヤ９ａおよびボンディングワイヤ９ｂそれぞれの劣化を切り分けて検出することも可能である。
以上のように構成された半導体装置２００においては、導体パターン３ａ、３ｂおよび導体パターン５とに接続された電圧検出部１２で、半導体素子６のスイッチング時の導体パターン３ａ、３ｂと導体パターン５との間の電圧差を検出したので、ボンディングワイヤ９ａおよびボンディングワイヤ９ｂの劣化の検出精度を向上することができる。このように構成したので、ボンディングワイヤ９ａ，９ｂに流す電流を大きくしなくても、スイッチング時の電流の時間変化量を大きくするだけで容易に、ボンディングワイヤ９ａ，９ｂの劣化時の、ボンディングワイヤ９ａ，９ｂ両端の電圧の変化量を大きくすることができ、劣化の検出精度を向上することができる。これは、ある物体を流れる電流の大きさが時間的に変化したときに、その物体の両端の電圧差の変化が、電流の時間変化量とその物体のインダクタンスの積で表されることを利用するものである。
さらに、複数の半導体素子６を並列接続した場合でも、ボンディングワイヤ９ａ，９ｂの劣化の検出精度を向上することができる。
実施の形態３．
以下に、この発明の実施の形態３における半導体装置の構造について説明する。
本実施の形態３においては、実施の形態１で用いた半導体素子６に導体パターン５に対して他の半導体素子２０を直列接続した点が異なる。このように、半導体素子６に他の半導体素子２０を用いて複数個の半導体素子を直列接続した構成においても、ボンディングワイヤ９の劣化の検出精度を向上することができる。なお、その他の点については、実施の形態１と同様であるので、詳しい説明は省略する。
図４は、この発明の実施の形態３における半導体装置の構造模式図である。図４において、半導体装置３００は、絶縁基板１、導体パターン２、第２導体パターンである導体パターン３、導体パターン４、第１導体パターンである導体パターン５、半導体素子６，２０、ゲート電極７、半導体素子６の表面電極８、半導体素子２０の表面電極２１、第１ボンディングワイヤであるボンディングワイヤ９、第２ボンディングワイヤであるボンディングワイヤ１０、ボンディングワイヤ１１、第３ボンディングワイヤであるボンディングワイヤ２２、導体パターン３と導体パターン５との間の電圧差を検出する電圧検出部１２、ボンディングワイヤ９の劣化を検出する劣化検知部１３を備えている。
劣化検知装置１４は、導体パターン３と導体パターン５の間の電圧差を検出する電圧検出部１２と、電圧検出部１２で検出された電圧差からボンディングワイヤ９の劣化を判断する劣化検知部１３とを備えている。
半導体素子２０は、例えば、ショットキーバリアダイオードのような整流素子である。半導体素子２０は、例えば、シリコン（Ｓｉ）の単結晶を用いて形成されている。半導体素子２０を構成する半導体材料はこれに限られるものではない。例えば、炭化珪素（ＳｉＣ）、窒化珪素（ＧａＮ）等のワイドバンドギャップを有する半導体材料であってもよい。
ボンディングワイヤ２２には、例えば、金（Ａｕ）、銅（Ｃｕ）、アルミニウム（Ａｌ）等を用いることができる。表面電極２１には、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）等が用いられる。
図４に示すように、半導体素子６の表面電極８は、ボンディングワイヤ９、半導体素子２０の表面電極２１、ボンディングワイヤ２２を介して導体パターン５に電気的に接続されている。このように、半導体素子６と半導体素子２０とは直列に接続されている。
スイッチングオフ時に、ボンディングワイヤ９およびボンディングワイヤ２２のインダクタンス成分による、導体パターン３と導体パターン５の間の電圧差を検出することで、ボンディングワイヤ９およびボンディングワイヤ２２の劣化を検出することが可能である。なお、半導体素子６の絶縁基板１上への配置として、実施の形態２で示した並列接続された場合において、半導体素子６それぞれに対して、半導体素子２０を直列接続することで同様の効果を得ることができる。
以上のように構成された半導体装置３００においては、導体パターン３および導体パターン５とに接続された電圧検出部１２で、半導体素子６のスイッチング時の導体パターン３と導体パターン５との間の電圧差を検出したので、ボンディングワイヤ９およびボンディングワイヤ２２の劣化の検出精度を向上することができる。このように構成したので、ボンディングワイヤ９，２２に流す電流を大きくしなくても、スイッチング時の電流の時間変化量を大きくするだけで容易に、ボンディングワイヤ９，２２の劣化時の、ボンディングワイヤ９，２２両端の電圧差の変化量を大きくすることができ、劣化の検出精度を向上することができる。これは、ある物体を流れる電流の大きさが時間的に変化したときに、その物体の両端の電圧差の変化が、電流の時間変化量とその物体のインダクタンスの積で表されることを利用するものである。
また、電流を大きくすることが必要ないため、半導体素子６の発熱による半導体素子６の温度の上昇を抑えることもできる。
実施の形態４．
以下に、この発明の実施の形態４における半導体装置の構造について説明する。
上述の実施の形態１から実施の形態３においては、ボンディングワイヤの劣化を検出するために半導体素子６をスイッチングしたときの電流の時間変化量は、ボンディングワイヤ９の劣化の有無によってほとんど変わらないと想定している。実際に、半導体素子６として、例えば、ＩＧＢＴを用いて、ボンディングワイヤ９を劣化させた状態で、スイッチングオフの試験を実施すると、電流の時間変化量は変化しない。
しかし、スイッチングオンでは、ボンディングワイヤ９を劣化させると、半導体素子６として、例えば、ＩＧＢＴを用いた場合に、ボンディングワイヤ９の未劣化時と劣化時で、ゲートの抵抗や温度などの条件を同一にしても、わずかに電流の時間変化量が変化することも観測されている。インダクタンス成分が変化していなくても、電流の時間変化量が変化することで、検出する電圧差が変わってしまう。
そこで、ボンディングワイヤ９の未劣化時と劣化時で、スイッチングの条件を微調整することで、電流の変化量の影響を除いて、純粋にボンディングワイヤ９の劣化によるインダクタンスの変化を電圧差に反映し、劣化の検出精度を向上することが可能である。しかし、このような微調整も必要とせず、劣化の検出精度を向上する方法として、以下の実施の形態４を得た。
本実施の形態４においては、実施の形態１で用いた半導体素子６に導体パターン２３を直列接続し、半導体素子６のスイッチング時の導体パターン３と導体パターン２３との間の電圧差および導体パターン２３と導体パターン５との間の電圧差を検出した点が異なる。このように、半導体素子６に導体パターン２３を直列接続した構成においても、ボンディングワイヤ９の劣化の検出精度を向上することができる。なお、その他の点については、実施の形態１と同様であるので、詳しい説明は省略する。
図５は、この発明の実施の形態４における半導体装置の構造模式図である。図５において、半導体装置４００は、絶縁基板１、導体パターン２、第２導体パターンである導体パターン３、導体パターン４、第１導体パターンである導体パターン５、第３導体パターンである導体パターン２３、半導体素子６、ゲート電極７、半導体素子６の表面電極８、第１ボンディングワイヤであるボンディングワイヤ９、第２ボンディングワイヤであるボンディングワイヤ１０、ボンディングワイヤ１１、第３ボンディングワイヤであるボンディングワイヤ２２、導体パターン３と導体パターン２３との間の電圧差および導体パターン２３と導体パターン５との間の電圧差を検出する電圧検出部１２、ボンディングワイヤ９の劣化を検出する劣化検知部１３を備えている。
ボンディングワイヤ９は、表面電極８と導体パターン２３とを接続する。ボンディングワイヤ２２は、導体パターン２３と導体パターン５とを接続する。
図６は、この発明の実施の形態４の半導体装置の回路図である。図６には、絶縁基板１上の実施例としての回路図を示す。図６に示すように、ボンディングワイヤ９とボンディングワイヤ２２が導体パターン２３を介して直列に接続されている。導体パターン３，５、導体パターン２３の接続点２３ａのそれぞれから電圧検出部１２への接続箇所が設けられている。インダクタンス成分としては、ボンディングワイヤ９によるものおよび導体パターン２３とボンディングワイヤ２２とによるものがある。
図５を用いて、半導体素子６がスイッチングオフしたときの電圧検出および劣化検知の手順を説明する。
まず、半導体素子６がオンした状態では、導体パターン２から導体パターン５まで、半導体素子６、表面電極８、ボンディングワイヤ９、導体パターン２３、ボンディングワイヤ２２を順に介して電流が流れている。実施例１と同様に半導体素子６がスイッチングオフしたときには、ボンディングワイヤ９だけでなく、導体パターン２３、ボンディングワイヤ２２のインダクタンスによっても導体パターン３と導体パターン５の間に電圧差が生じる。
図５，６に示したように、電圧検出部１２は、導体パターン３と導体パターン２３のボンディングワイヤ９接続部（半導体素子６近接側）との間の電圧差と、導体パターン５と導体パターン２３のボンディングワイヤ９接続部との間の２箇所の電圧差を検出（モニタ）している。
導体パターン３と導体パターン２３のボンディングワイヤ９接続部との間の電圧差は、ボンディングワイヤ９のインダクタンス成分と電流の時間変化量の積で表される。また、導体パターン５と導体パターン２３のボンディングワイヤ９接続部との間の電圧差は、導体パターン２３とボンディングワイヤ２２のインダクタンス成分の和と、電流の時間変化量の積で表される。
そこで、半導体素子６が、スイッチングオフしたときに、電流の時間変化量がいかなる値であっても、導体パターン３と導体パターン２３のボンディングワイヤ９接続部との間の電圧差と、導体パターン５と導体パターン２３のボンディングワイヤ９接続部との間の電圧差の比を算出することで、ボンディングワイヤ９のインダクタンス成分と、導体パターン２３とボンディングワイヤ２２のインダクタンス成分の和の比を算出することができる。
一般的に、半導体装置においては、半導体素子６とその周囲のみが大きな温度変化にさらされるため、半導体素子６から離間されている導体パターン２３およびボンディングワイヤ２２はほとんど劣化せず、インダクタンス成分も変化しない。ボンディングワイヤ９のインダクタンス成分と、導体パターン２３とボンディングワイヤ２２のインダクタンス成分の和の比は、ボンディングワイヤ９の劣化によって単調に変化するため、この値からボンディングワイヤ９の劣化が検出可能である。なお、実施の形態２で示したように、本実施の形態４の構成を複数個用いて並列接続した場合においても、同様の効果を得ることができる。
以上のように構成された半導体装置４００においては、導体パターン３、導体パターン５および導体パターン２３とに接続された電圧検出部１２で、半導体素子６のスイッチング時の導体パターン３と導体パターン２３のボンディングワイヤ９接続部との間の電圧差と、導体パターン５と導体パターン２３のボンディングワイヤ９接続部との間の電圧差を検出したので、ボンディングワイヤ９の劣化の検出精度を向上することができる。このように構成したので、ボンディングワイヤ９に流す電流を大きくしなくても、スイッチング時の電流の時間変化量を大きくするだけで容易に、ボンディングワイヤ９の未劣化時と劣化時の、ボンディングワイヤ９両端の電圧差の変化量を大きくすることができ、劣化の検出精度を向上することができる。これは、ある物体を流れる電流の大きさが時間的に変化したときに、その物体の両端の電圧差の変化が、電流の時間変化量とその物体のインダクタンスの積で表されることを利用するものである。
また、電流を大きくすることが必要ないため、半導体素子６の発熱による半導体素子６の温度の上昇を抑えることもできる。
実施の形態５．
本実施の形態５は、上述した実施の形態１から４にかかる半導体装置を電力変換装置に適用したものである。本発明は特定の電力変換装置に限定されるものではないが、以下、実施の形態５として、三相のインバータに本発明を適用した場合について説明する。
図７は、この発明の実施の形態５における電力変換装置を適用した電力変換システムの構成を示すブロック図である。
図７に示す電力変換システムは、電源１０００、電力変換装置２０００、負荷３０００を備えている。電源１０００は、直流電源であり、電力変換装置２０００に直流電力を供給する。電源１０００は種々のもので構成することができ、例えば、直流系統、太陽電池、蓄電池で構成することができるし、交流系統に接続された整流回路、ＡＣ／ＤＣコンバータなどで構成することとしてもよい。また、電源１０００を、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータによって構成することとしてもよい。
電力変換装置２０００は、電源１０００と負荷３０００との間に接続された三相のインバータであり、電源１０００から供給された直流電力を交流電力に変換し、負荷３０００に交流電力を供給する。電力変換装置２０００は、図７に示すように、電源１０００から入力される直流電力を交流電力に変換して出力する主変換回路２００１と、主変換回路２００１を制御する制御信号を主変換回路２００１に出力する制御回路２００３とを備えている。
負荷３０００は、電力変換装置２０００から供給された交流電力によって駆動される三相の電動機である。なお、負荷３０００は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車、電気自動車、鉄道車両、エレベーター、空調機器向けの電動機等として用いられる。
以下、電力変換装置２０００の詳細を説明する。主変換回路２００１は、半導体装置２００２に内蔵されたスイッチング素子と還流ダイオードとを備えており（図示せず）、スイッチング素子がスイッチングすることによって、電源１０００から供給される直流電力を交流電力に変換し、負荷３０００に供給する。主変換回路２００１の具体的な回路構成は種々のものがあるが、本実施の形態にかかる主変換回路２００１は２レベルの三相フルブリッジ回路であり、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列に接続された６つの還流ダイオードとから構成することができる。主変換回路２００１は、各スイッチング素子、各還流ダイオードなどを内蔵する上述した実施の形態１から４のいずれかに相当する半導体装置２００２によって構成される。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成する。各上下アームの出力端子、すなわち主変換回路２００１の３つの出力端子は、負荷３０００に接続される。
また、主変換回路２００１は、各スイッチング素子を駆動する駆動回路（図示なし）を備えている。駆動回路は半導体装置２００２に内蔵されていてもよいし、半導体装置２００２とは別に駆動回路を備える構成であってもよい。駆動回路は、主変換回路２００１のスイッチング素子を駆動する駆動信号を生成し、主変換回路２００１のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路２００３からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号（オン信号）であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号（オフ信号）となる。
制御回路２００３は、負荷３０００に所望の電力が供給されるよう主変換回路２００１のスイッチング素子を制御する。具体的には、負荷３０００に供給すべき電力に基づいて主変換回路２００１の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ制御によって主変換回路２００１を制御することができる。また、各時点においてオン状態となるべきスイッチング素子にはオン信号を出力し、オフ状態となるべきスイッチング素子にはオフ信号を出力されるように、主変換回路２００１が備える駆動回路に制御指令（制御信号）を出力する。駆動回路は、この制御信号に従い、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。
以上のように構成された本実施の形態５に係る電力変換装置においては、主変換回路２００１の半導体装置２００２として実施の形態１から４にかかる半導体装置を適用するため、信頼性向上を実現することができる。
本実施の形態では、２レベルの三相インバータに本発明を適用する例を説明したが、本発明は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、２レベルの電力変換装置としたが３レベル、マルチレベルの電力変換装置であってもよいし、単相負荷に電力を供給する場合には単相のインバータに本発明を適用してもよい。また、直流負荷等に電力を供給する場合にはＤＣ／ＤＣコンバータ、ＡＣ／ＤＣコンバータなどに本発明を適用することもできる。
また、本発明を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機、レーザー加工機、誘導加熱調理器、非接触器給電システムの電源装置等として用いることもでき、さらには、太陽光発電システム、蓄電システム等のパワーコンディショナーとして用いることもできる。
上述した実施の形態は、すべての点で例示であって制限的なものではないと解されるべきである。本発明の範囲は、上述した実施形態の範囲ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更を含むものである。また、上記の実施形態に開示されている複数の構成要素を適宜組み合わせることにより発明を形成してもよい。
１ 絶縁基板、２，３，３ａ，３ｂ，４，４ａ，４ｂ，５，２３ 導体パターン、６，２０ 半導体素子、７，７ａ，７ｂ ゲート電極、８，８ａ，８ｂ，２１ 表面電極、９，９ａ，９ｂ，１０，１０ａ，１０ｂ，１１，１１ａ，１１ｂ，２２ ボンディングワイヤ、１２ 電圧検出部、１３劣化検知部、１４ 劣化検知装置、１５ ダイオード、１６ コンデンサ、１７ スイッチ、１８ コンパレータ、１９ 基準電圧生成部、２３ａ 接続点、１００，２００，３００，４００，４１０，５００，６００，２００２ 半導体装置、１０００ 電源、２０００ 電力変換装置、２００１ 主変換回路、２００３ 制御回路、３０００ 負荷。

Claims (7)

  1. 絶縁基板と、
    前記絶縁基板上に搭載され、表面に表面電極を有する半導体素子と、
    前記絶縁基板上に形成され、前記半導体素子の主電流が流れる第１導体パターンと、
    前記絶縁基板上に形成され、前記半導体素子の前記表面電極の電位を検出するための第２導体パターンと、
    前記表面電極と前記第１導体パターンとを接続する第１ボンディングワイヤと、
    前記表面電極と前記第２導体パターンとを接続する第２ボンディングワイヤと、
    前記第１導体パターンおよび前記第２導体パターンとに接続され、前記半導体素子のスイッチング時の前記第１導体パターンと前記第２導体パターンとの間の電圧差を検出する電圧検出部と、
    前記検出された前記電圧差を用いて前記第１ボンディングワイヤの劣化を検知する劣化検知部と、
    を備えた半導体装置。
  2. 前記電圧検出部は、前記第１ボンディングワイヤのインダクタンス成分による前記電圧差を検出する請求項１に記載の半導体装置。
  3. 前記劣化検知部は、基準電圧生成部と比較器とを備え、前記電圧差と前記基準電圧生成部が生成した基準電圧とを前記比較器で比較し、前記電圧差が前記基準電圧を超えた場合にエラー信号を出力する請求項１または請求項２に記載の半導体装置。
  4. 前記半導体素子を複数個有し、前記複数の半導体素子は、前記第１導体パターンに対して並列接続された請求項１から請求項３のいずれか１項に記載の半導体装置。
  5. 前記半導体素子を複数個有し、前記複数の半導体素子は、前記第１導体パターンに対して直列接続された請求項１から請求項４のいずれか１項に記載の半導体装置。
  6. 前記表面電極と前記第１導体パターンとは、前記第１ボンディングワイヤおよび第３ボンディングワイヤが接続された第３導体パターンを介して接続され、
    前記電圧検出部は、前記第１導体パターンと前記第３導体パターンとの間の電圧差と、前記第２導体パターンと前記第３導体パターンとの間の電圧差とを検出する請求項１から請求項５のいずれか１項に記載の半導体装置。
  7. 請求項１から請求項６のいずれか１項に記載の半導体装置を有し、入力される電力を変換して出力する主変換回路と、
    前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路と、
    を備えた電力変換装置。
JP2019567884A 2018-01-26 2018-12-03 半導体装置及び電力変換装置 Active JP6877595B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018011384 2018-01-26
JP2018011384 2018-01-26
PCT/JP2018/044375 WO2019146258A1 (ja) 2018-01-26 2018-12-03 半導体装置及び電力変換装置

Publications (2)

Publication Number Publication Date
JPWO2019146258A1 JPWO2019146258A1 (ja) 2020-07-30
JP6877595B2 true JP6877595B2 (ja) 2021-05-26

Family

ID=67395363

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019567884A Active JP6877595B2 (ja) 2018-01-26 2018-12-03 半導体装置及び電力変換装置

Country Status (5)

Country Link
US (1) US11677312B2 (ja)
JP (1) JP6877595B2 (ja)
CN (1) CN111630401B (ja)
DE (1) DE112018006938T5 (ja)
WO (1) WO2019146258A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115210868A (zh) * 2020-03-06 2022-10-18 三菱电机株式会社 半导体装置以及电力变换装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4292652B2 (ja) * 1999-09-30 2009-07-08 三菱電機株式会社 パワー半導体モジュール
JP2003240810A (ja) * 2002-02-14 2003-08-27 Mitsubishi Electric Corp 断線検出回路
JP5151021B2 (ja) 2005-10-19 2013-02-27 富士電機株式会社 電力用半導体素子の異常検出装置
CN100585819C (zh) * 2006-03-03 2010-01-27 松下电器产业株式会社 布线部件、金属部件、半导体装置、以及它们的制造方法
US20080122029A1 (en) * 2006-11-03 2008-05-29 Taiwan Semiconductor Manufacturing Co., Ltd. Inductor utilizing pad metal layer
JP2009025044A (ja) * 2007-07-17 2009-02-05 Toshiba Corp 半導体装置
JP2009147142A (ja) * 2007-12-14 2009-07-02 Nec Electronics Corp 半導体デバイス、及びそのボンディング不良検出方法
JP5442950B2 (ja) * 2008-01-29 2014-03-19 ルネサスエレクトロニクス株式会社 半導体装置、その製造方法、当該半導体装置を用いた信号送受信方法、およびテスタ装置
JP2010223647A (ja) * 2009-03-23 2010-10-07 Sony Corp 電気的接続状態の検査装置および検査方法
JP5297922B2 (ja) * 2009-07-14 2013-09-25 ローレル機械株式会社 硬貨処理機
JP2011222717A (ja) * 2010-04-08 2011-11-04 Renesas Electronics Corp 半導体製造装置、及び半導体装置の製造方法
CN102243282A (zh) * 2010-05-13 2011-11-16 比锐精密设备(深圳)有限公司 全自动金线键合机直流断线检测装置
JP5817361B2 (ja) * 2011-09-08 2015-11-18 富士電機株式会社 半導体素子の特性試験装置およびその装置を用いた半導体素子の特性試験方法
JP6056299B2 (ja) * 2012-09-13 2017-01-11 富士電機株式会社 半導体装置とワイヤオープン不良の検出方法
CN104620373A (zh) * 2012-12-18 2015-05-13 富士电机株式会社 半导体装置
US9664728B2 (en) * 2013-04-14 2017-05-30 Infineon Technologies Austria Ag Detection of defective electrical connections
JP2015114149A (ja) 2013-12-10 2015-06-22 カルソニックカンセイ株式会社 ボンディングワイヤ劣化検出装置及びボンディングワイヤ劣化検出方法
JP5979184B2 (ja) * 2014-07-14 2016-08-24 トヨタ自動車株式会社 半導体装置及び電力変換装置
JP6135690B2 (ja) * 2015-02-06 2017-05-31 トヨタ自動車株式会社 半導体チップと、その半導体チップにボンディングされるワイヤの断線検出方法
US10122296B2 (en) * 2015-06-22 2018-11-06 Hitachi, Ltd. Power converter, diagnostic system of power converter, and power converter diagnostic method using current change
CN105811943A (zh) * 2016-04-06 2016-07-27 华中科技大学 一种应用于串联压接型igbt的集成驱动装置
CN105911446B (zh) * 2016-04-12 2018-09-04 重庆大学 Igbt老化状态监测方法及装置
CN110612600B (zh) * 2017-05-19 2022-12-27 三菱电机株式会社 半导体装置

Also Published As

Publication number Publication date
US20210048472A1 (en) 2021-02-18
DE112018006938T5 (de) 2020-10-15
WO2019146258A1 (ja) 2019-08-01
CN111630401B (zh) 2022-09-16
CN111630401A (zh) 2020-09-04
US11677312B2 (en) 2023-06-13
JPWO2019146258A1 (ja) 2020-07-30

Similar Documents

Publication Publication Date Title
US9935577B2 (en) Semiconductor device and fault detecting method
JP4830993B2 (ja) 半導体装置の劣化検出方法
EP2267876A1 (en) Power converter for traction control and transportation system
CN101142737A (zh) 电动机控制装置的过热检测方式
JP2010199490A (ja) パワー半導体装置の温度測定装置およびこれを使用したパワー半導体モジュール
JP6825975B2 (ja) 電力変換装置、その診断システム、診断方法、及びそれを用いた電動機制御システム
JP5360019B2 (ja) パワー半導体装置の温度測定装置
KR102520851B1 (ko) Igbt 모듈의 정션 온도 추정 장치
JP2015033149A (ja) 半導体素子の駆動装置及びそれを用いた電力変換装置
JP6877595B2 (ja) 半導体装置及び電力変換装置
JP5245306B2 (ja) 半導体装置の劣化保護方法
JP2015033222A (ja) 半導体素子の駆動装置およびそれを用いる電力変換装置
US11016045B2 (en) Inverter device and method for detecting heat dissipation characteristics of inverter device
JP6827595B1 (ja) 半導体装置および電力変換装置
JP6861079B2 (ja) 電力変換装置
JP4323299B2 (ja) 半導体装置
WO2020250445A1 (ja) 電力変換装置、半導体チップの寿命診断装置、及び半導体チップの寿命診断方法
JP2013140889A (ja) パワーモジュール
US11710683B2 (en) Heat conduction pattern for cooling a power module
WO2021176695A1 (ja) 半導体装置および電力変換装置
US11348902B2 (en) Semiconductor module, power conversion device, and movable body
US20240072680A1 (en) Power conversion apparatus, motor drive apparatus, and air conditioner
WO2021210050A1 (ja) 半導体素子駆動装置及びこれを用いた電力変換装置
JP2023109223A (ja) 劣化検出装置、電力変換装置及び劣化検出方法
JP2022127114A (ja) 電力変換装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200129

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20200214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210330

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210427

R150 Certificate of patent or registration of utility model

Ref document number: 6877595

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE

Ref document number: 6877595

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250