JP2013057589A - 半導体素子の特性試験装置およびその装置を用いた半導体素子の特性試験方法 - Google Patents

半導体素子の特性試験装置およびその装置を用いた半導体素子の特性試験方法 Download PDF

Info

Publication number
JP2013057589A
JP2013057589A JP2011195968A JP2011195968A JP2013057589A JP 2013057589 A JP2013057589 A JP 2013057589A JP 2011195968 A JP2011195968 A JP 2011195968A JP 2011195968 A JP2011195968 A JP 2011195968A JP 2013057589 A JP2013057589 A JP 2013057589A
Authority
JP
Japan
Prior art keywords
test
electrode
characteristic
voltage
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011195968A
Other languages
English (en)
Other versions
JP5817361B2 (ja
Inventor
Hiroshi Yamamoto
浩 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2011195968A priority Critical patent/JP5817361B2/ja
Priority to CN201210333291.7A priority patent/CN102998606B/zh
Publication of JP2013057589A publication Critical patent/JP2013057589A/ja
Application granted granted Critical
Publication of JP5817361B2 publication Critical patent/JP5817361B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

【課題】半導体チップを樹脂封止した半導体素子において、樹脂封止部15の絶縁耐量試験とその他の特性試験を同時に行い、試験コストを低減できて、特性試験装置全体の占有面積を減少できる半導体素子の特性試験装置およびその装置を用いた半導体素子の特性試験方法を提供する。
【解決手段】絶縁耐量を試験するための電圧印加治具1を半導体素子の樹脂封止部15に接触させ、この電圧印加治具1に静特性試験または動特性試験で印加される高電圧を印加することで、特性試験(漏れ電流試験、耐圧特性試験、L負荷試験など)と同時に樹脂封止部15の絶縁耐量試験も行う。
【選択図】 図1

Description

この発明は、TO3Pタイプなどの樹脂封止部を有する半導体素子であって、半導体チップが樹脂封止部に収納された半導体素子の樹脂封止部の絶縁検査を従来の特性試験を行うときに同時に行うことができる半導体素子の特性試験装置およびその装置を用いて行う絶縁耐量試験を含む特性試験方法に関する。
半導体素子の特性試験には、静特性試験である漏れ電流特性試験や耐圧特性試験などがあり、動特性試験であるL負荷試験やスイッチング試験などがある。
図11は、フルモールドタイプのIGBT20の構成図であり、同図(a)はおもて面図、同図(b)は側面図である。このIGBT(絶縁ゲート型バイポーラトランジスタ)は上面、下面および側面のすべての面が樹脂封止されたフルモールドタイプのIGBT20である。例えば、TO−3PFタイプの樹脂モールド品である。
金属基板であるダイ部21上にIGBTチップ22の裏面23の図示しないコレクタ電極が半田付けされ、このダイ部21にリードフレームからなるコレクタ端子24aが接続する。IGBTチップ22のエミッタ電極25とゲート電極パッド26はそれぞれリードフレームからなるエミッタ端子24b、ゲート端子24cにボンディングワイヤ27で接続する。ダイ部21、半導体チップ22、ボンディングワイヤ27および各端子24a,24b,24cの根元箇所は樹脂封止され樹脂封止部28となる。各端子24a,24b,24cは樹脂封止部28から露出している。この樹脂封止はダイ部の上面、下面、側面の全ての面で行なわれるのでフルモールドタイプといわれている。このIGBT20は、樹脂封止部28の裏面28aに冷却フィンを取り付けて用いられる。
図12は、図11に示すフルモールドタイプのIGBT20の樹脂封止部の絶縁耐量試験を説明する図である。この絶縁耐量試験は、フルモールドタイプのIGBT20のダイ部21の裏面23側の樹脂封止部28に図示しない冷却フィンを設置して使用した場合を想定して、ダイ部21の裏面23側の樹脂封止部28の絶縁耐量を調べるために行なわれる。
この絶縁耐量試験装置500は、交流電圧印加部71とIGBT20の樹脂封止部28に接触する電圧印加治具72(ここでは電極を示す)から構成される。この電圧印加治具72にIGBT20を設置する。IGBT20のコレクタ端子24a、エミッタ端子24b、ゲート端子24cを互いに導電体53で短絡し、コレクタ端子24aと電圧印加治具72の間に交流電圧印加部71から1000Vを超える高電圧(一般には2kV以上の交流電圧)を所定期間(例えば、1分程度)印加し、IGBT20の樹脂封止部28が絶縁破壊するか否かを判定する。
量産での絶縁耐量試験について説明する。フルモールドのTO−3PFタイプのIGBT20の各端子24a,24b,24を全て同電位になるように導電体53で短絡状態にする(図では各端子24a,24b,24cを直接導電体53で短絡しているが、実際はこれらの端子24a,24b,24に接続する試験プローブを短絡する。
その後、樹脂封止部28を電圧印加治具72に設置し、樹脂封止部28の全ての面を接触させる。その後、電圧印加治具72とコレクタ端子24a間に高電圧を所定の時間印加して漏れ電流を測定する。漏れ電流の異常増大や所定値以上の電流値を検出することで樹脂封止部28の絶縁不良の判定を行う。このように、絶縁耐量試験では1000Vを超える高電圧(一般には2kV以上の交流電圧)を印加するための電源や電圧印加治具(電極)などが必要となるため、絶縁耐圧試験のみを行う専用の試験装置が必要となる。
ところで、IGBT20の樹脂封止部28のおもて面28aから端子24b,24cに接続するボンディングワイヤ27が露出している場合も、絶縁不良と判定される。これは、各端子24a,24b,24cを導電体53で短絡して、コレクタ端子24aとボンディングワイヤ27が同電位となっている状態で、電圧印加治具72とボンディングワイヤ27が接触すると、ボンディングワイヤを介して電圧印加治具72と各端子24a,24b,24cとが短絡するためである。
また、例えば、ボンディングワイヤ27の周りの樹脂封止部28が未充填状態で被覆されていても樹脂封止部28の表面28aとの距離Tが短ければやはり絶縁不良と判定される。
このように、樹脂封止部28のおもて面側についての絶縁耐圧試験を行う場合も、樹脂封止部の形状に合致した電圧印加治具を設ける必要があり、絶縁耐圧試験のみを行う専用の試験装置が用いられる。
次に、図13は、冷却フィンが装着されたセミモールドのTO−3PタイプのIGBTの構成図であり、同図(a)はおもて面図、同図(b)は冷却フィンが挿着される前の各部の側面図、同図(c)はIGBT自体の裏面図である。このセミモールドのTO−3PタイプのIGBT10はダイ部11の裏面11aと、各端子13a、13b、13cとが樹脂封止部15から露出している。
図11との違いは、ダイ部11の裏面11aの多くの部分が樹脂封止部15から露出している点である。IGBTチップ12の裏面のコレクタ電極(図示せず)は半田(図示せず)によってダイ部11に接合されている。このため、図13に示すように、通常、このタイプのIGBT10を使用する場合には、ダイ部11の裏面11aに所望の絶縁耐量の絶縁板31を介して冷却フィン32がネジ33とナット34で固定される。そのため、冷却フィン32とダイ部11との絶縁は所望の絶縁耐量を有する絶縁板31で絶縁されている。
また、IGBT10のダイ部11が樹脂封止部15から露出するため、図12に示す電圧印加治具72を用いて絶縁耐量試験を行なおうとしても、電圧印加治具72がダイ部11と接触し、電圧印加治具72とダイ部11が接続するコレクタ端子13a間は短絡状態となり電圧を印加できず、絶縁耐量試験を行うことができない。
また、図13のTO−3Pタイプの樹脂封止部15を有するIGBT10は、ダイ部11の裏面11aに絶縁板31を貼り付け、その絶縁板31を介して冷却フィン32をネジで固定していたため、ボンディングワイヤ14と樹脂封止部15の表面15aとの間の絶縁耐量は必要としていなかった。
近年、冷却フィン32のコスト低減とその取り付けを容易にするために、クリップ式冷却フィン41が用いられるようになってきた。
図14は、クリップ式冷却フィン35を挿着したIGBT10の構成図であり、同図(a)は正面図、同図(b)は側面図である。
IGBT10の樹脂封止部15のおもて面15aと露出したダイ部11の裏面11aをクリップ式冷却フィン35で挟み込みクリップ式冷却フィン35からIGBTチップ12で発生する熱を放散する。図13の従来の冷却フィン32に比べると、取り付けが簡単で極めて冷却フィン35自体も低コストである。
また、特許文献1では、樹脂モールド内の金属線(ワイヤ)に接続されるリードと封止樹脂との間に試験電圧を印加て、漏れ電流を検出して封止状態の良否判定を行うことが開示されている。
特開2004−271245号公報
しかし、図14のクリップ式冷却フィン35を付けたTO−3PタイプのIGBT10は、図15に示すようにボンディングワイヤ14と樹脂封止部15の表面15aの間の封止樹脂未充填があり距離Pが短い場合、この間で封止樹脂部15が絶縁破壊を起こすことがある。
IGBT10の樹脂封止部15の絶縁耐量を試験するために、前記の専用の絶縁耐量試験装置500を用いると、コレクタ端子13aと電圧印加治具72が同電位となり、試験電圧を印加することができない。そのため、従来はTO−3Pタイプの樹脂封止部15を有するIGBT10については、絶縁耐量試験を行うことなく出荷していた。
また、樹脂封止部15から露出したダイ部11の裏側11aを絶縁板で絶縁して専用の絶縁耐量試験装置500を用いて絶縁耐量試験を行なった場合、試験試料であるIGBT10を絶縁耐量試験装置500に設置する時間が必要となり試験コストが増大する。また、この専用の絶縁耐量試験装置500を自動試験ラインに組み込むと自動試験ラインの占有面積が大きくなる。さらに、高価な専用の絶縁耐量試験装置500の入手が必要になる。
また、特許文献1では、リード端子と樹脂封止部との間に通常の特性試験を行うときの試験電圧を印加して、特性試験を行いながら同時に樹脂封止部の絶縁耐量試験も行うことに関しては記載されていない。
この発明の目的は、前記の課題を解決して、樹脂ケース内に半導体チップを収納した半導体素子において、樹脂封止部の絶縁耐量試験とその他の特性試験を同時に行い、試験コストを低減できて、特性試験装置全体の占有面積を減少できる半導体素子の特性試験装置およびその装置を用いた半導体素子の特性試験方法を提供することである。
前記の目的を達成するために、特許請求の範囲の請求項1に記載の発明によれば、半導体チップと、該半導体チップの裏面の高電位電極が接続する導電体と、該導電体に接続する高電位端子と、前記半導体チップの低電位側電極に接続導体で接続する低電位端子と、前記半導体チップの制御電極に接続導体で接続する制御端子と、前記導電体のおもて面と前記半導体チップと前記接続導体を被覆する樹脂封止部と、を有する半導体素子の特性試験装置であって、前記高電位端子,前記低電位端子,前記制御端子の各端子にそれぞれ接触する試験プローブと、前記試験プローブを介して前記高電位端子,前記低電位端子,前記制御端子の各端子に所定の電圧を印加する電圧印加手段と、前記試験プローブを介して前記高電位端子,前記低電位端子,前記制御端子の各端子の電圧と電流の少なくとも一方を検出する検出手段と、前記検出結果から前記半導体素子の特性を評価する評価手段と、前記樹脂封止部のおもて面に接触する試験電極と、該電極を前記半導体素子の高電位端子に接続する接続手段と、を備え、前記試験プローブを前記高電位端子,前記低電位端子,前記制御端子の各端子に、前記電極を前記封止樹脂部にそれぞれ接触させ、前記電圧印加手段より所定の電圧を印加し、前記評価手段は、前記検出値に基づいて前記半導体素子の静特性または動特性の少なくとも一方を評価するとともに前記封止樹脂部の絶縁耐量を評価する半導体素子の特性試験装置とする。
また、特許請求の範囲の請求項2記載の発明によれば、請求項1に記載の発明において、前記接続手段は、前記電極と、前記高電位端子に接触する試験プローブとの間を接続する導線であるとよい。
また、特許請求の範囲の請求項3記載の発明によれば、請求項1に記載の発明において、前記接続手段は、前記電極を、前記導電体にも直接接触させるものであるとよい。
また、特許請求の範囲の請求項4記載の発明によれば、請求項1〜請求項3のいずれか一項に記載の発明において、前記電極は、弾性体によって支持されているとよい。
また、特許請求の範囲の請求項5に記載の発明によれば、請求項1に記載の発明において、前記半導体素子を樹脂封止部のおもて面側と前記導電体の裏面側から弾性的に挟み込む導電性のクリップ電極を前記半導体素子に装着し、該クリップ電極を前記電極ならびに前記接続手段に代替するとするとよい。
また、特許請求の範囲の請求項6に記載の発明によれば、請求項1に記載の発明において、前記静特性試験は漏れ電流特性試験,耐圧特性試験のうち少なくとも一方であり、前記動特性試験はL負荷耐量試験であるとよい。
また、特許請求の範囲の請求項7に記載の発明によれば、前記請求項1〜請求項6のいずれか一項に記載の半導体素子の特性試験装置を用いて行われる半導体素子の特性試験方法において、少なくとも前記高電位電極と前記低電位電極間に前記半導体素子の定格電圧以上の電圧を印加して半導体素子の静特性試験または動特性試験の少なくとも一方と同時に樹脂封止部の絶縁耐量試験を行う半導体素子の特性試験方法とする。
この発明によれば、漏れ電流試験、耐圧特性試験、L負荷試験などの特性試験装置を用いて樹脂封止部の絶縁耐量試験を行うことができる。
樹脂封止部からダイ部の裏面が露出した半導体素子であっても樹脂封止部の絶縁耐量試験行うことができる。
特性試験装置を用いて樹脂封止部の絶縁耐量試験を同時に行えるので、試験コストを低減することができる。
この発明の第1実施例の半導体素子の特性試験装置100の要部構成図であり、(a)は要部側面図、(b)は(a)を矢印Aから見た要部上面図である。 この発明の特性試験装置100の要部断面図であり、(a)は試験前の状態図、(b)は試験中の状態図である。 この発明の第2実施例の半導体素子の特性試験方法の試験工程図である。 図3に続く、この発明の第2実施例の半導体素子の特性試験方法の試験工程図である。 図4に続く、この発明の第2実施例の半導体素子の特性試験方法の試験工程図である。 本発明の漏れ電流特性試験装置100aを用いて漏れ電流特性試験を行うときの印加電圧波形図である。 本発明の特性試験装置100の一つであるL負荷特性試験装置100bの要部構成図である。 図7のL負荷特性試験装置100bを構成するL負荷特性試験機60bの回路図と動作波形図であり、(a)は回路図、(b)は動作波形図である。 この発明の第3実施例の半導体素子の特性試験装置200の要部断面図である。 この発明の第4実施例の半導体素子の特性試験装置300の要部断面図である。 フルモールドタイプのIGBT20の構成図であり、同図(a)はおもて面図、同図(b)は側面図である。 図11のIGBTの樹脂封止部の絶縁耐量試験を説明する図である。 冷却フィンが装着されたセミモールドのTO−3PタイプのIGBTの構成図であり、(a)はおもて面図、(b)は冷却フィンが挿着される前の各部の側面図、(c)はIGBT自体の裏面図である。 クリップ式冷却フィン35を挿着したIGBT10の構成図であり、(a)は正面図、(b)は側面図である。 ボンディングワイヤ14と樹脂封止部15で絶縁破壊を起こすことを説明する図である。
実施の形態を以下の実施例で説明する。以下で示す図は模式図である。詳しくは各実施例で詳述するが、IGBT10の各端子(コレクタ端子13a、エミッタ端子13b、ゲート端子13c)には、それぞれ接続する試験プローブ58a,58b,58cが用いられる。試験プローブ58a,58b,58cは、それぞれ複数本(例えば3本)が一組となって構成され、複数本のうちの1本は電流・電圧等の検出用であり、残り(例えば、3本のうち2本(通電電流が小さい場合は1本でもよい)は主回路接続用である。
図示が煩雑になるので、以下で説明する各例(各図)ではコレクタ端子13a、エミッタ端子13b、ゲート端子13cに接続する試験プローブ58a,58b,58cはそれぞれ1本で代表させて示した。
また、以下の実施例では、IGBT10は、図13で説明したセミモールドタイプの例で説明する。図13に示すIGBT10は、半導体チップのおもて面電極(エミッタ電極,ゲート電極とエミッタ端子13b,ゲート端子13cとの間を接続導体としてワイヤ14を用いている。接続導体は、ワイヤのほかに、金属小片からなる接続子を用いるものがある。以下の実施例では、接続導体にワイヤや接続子の何れを用いたものに対しても適用可能である。ただし、ワイヤ14による接続の方が、図13(b)に示すようにワイヤ14が封止樹脂部15の表面に近い箇所に存在するため、絶縁耐量の問題が顕在化しやすい。よって、ワイヤを用いたパッケージに特に有効である。
<実施例1>
図1は、この発明の第1実施例の半導体素子の特性試験装置100の要部構成図であり、同図(a)は要部側面図、同図(b)は同図(a)を矢印Aから見た要部上面図である。この特性試験装置100は、特性試験とともに半導体素子(例えばTO−3PタイプのIGBT10)の樹脂封止部15の絶縁耐量試験も行うものであり、電圧印加治具1を備えている
図1(a)において、600は、特性試験装置100の内部の特性試験部である。自動試験ラインを例に説明する。樹脂封止されたIGBT10は、自動試験ラインの搬送レール51上を、例えば、図1(a)の紙面奥から手前方向へ、図1(b)の紙面上方から下方へ搬送される。搬送機構の詳細は、本発明と直接関係しないので図示を省略している。この搬送レール51の、IGBT10の試験を行う位置には絶縁材52が配置されていている。
特性試験部600は、半導体素子であるIGBT10の各端子(コレクタ端子13a、エミッタ端子13b、ゲート端子13c)に対応する箇所に試験プローブ58a,58b,58c(例えば、コンタクトフィンガーとも称せられる)を備える。さらに、各試験プローブ58を支持するプローブ支持部56(例えば、サポートチューブと称せられる)と、このプローブ支持部56を上下移動させるシリンダ53の筒54と、プローブ支持部56を支える支柱部55と、各端子を位置決めし固定するプローブ固定部57と、印加電圧を出力する電源・主回路部61と、各プローブを介して検出した値(電流・電圧)からIGBT10の諸特性を測定・評価する特性評価部62を備える。電源・主回路部61と特性評価部62によって特性試験ユニット60を構成する。この特性試験ユニット60は、試験プローブ58(58a,58b,58c)を介して、IGBT10の端子13(13a,13b、13c)にそれぞれ接続される。
電圧印加治具1は、電極支持部6と、この電極支持部6に固着する電極受け部5と、この電極受け部5に収納される電極3によって構成される。電極3は後述するように、プローブ58aに電気的に接続される。
また、電極3はIGBT10の樹脂封止部15に接触するものであるが、IGBT10の樹脂封止部15に確実に接触するとともに、接触した際に樹脂封止部15に接触痕を残さない構成であることが望ましい。例えば、く、樹脂封止部15に面接触すれば接触痕を残さない構成であることが望ましい。例えば、電極3がIGBT10の樹脂封止部15に弾性的に接触するような構成とすればよい。本実施例においては、電極3をバネ4によって電極受け部5に弾性的に支持(吊るして保持)している。
また、電極3は、IGBT10の樹脂封止部15の絶縁耐量を試験するためのものであるので、樹脂封止部15に対して均一に接触することが求められる。また、電極3は、導電性で磨耗しにくい材料で構成すればよい。例えば、ブロック状の導電部材(銅ブロックやカーボンブロックなど)を複数のバネで支持してもよい。樹脂封止部15の形状(搬送レール面に対する傾斜など)により追従できるように、ブロック状の金属部材を複数に分割して、それぞれをバネで支持する構成とすればよい(図1(b)参照)。
電極支持部6は前記のシリンダ53の筒54に固定され、試験プローブ58と同時に上下に移動する。このため、電極支持部6,受け部5の少なくとも一方を絶縁材料で形成しておくことで、シリンダ53,筒54などに不要な電位の印加を避けることができる。
また、電極3を試験プローブ58aに電気的に接続する必要がある。電極3と試験プローブ58aを直接導線で接続してもよいが、電極3を樹脂封止部15の形状に追従性よく支持するため、あるいは、電極3のメンテナス性を良好とするために、電極3に導線を直接接続するのは避ける。本実施例では、電極受け部5とバネ4を導電性の部材で構成し、電極受け部5をワイヤ2(導線)で試験プローブ58aに接続し、この試験プローブ58aは特性測定時にはコレクタ端子13aに接続(接触)する構成とする。
図2は、この発明の特性試験装置100の要部断面図であり、同図(a)は試験前の状態図、同図(b)は試験中の状態図である。図2において、試験プローブ58(例えば、コンタクトフィンガーと称すもの)は特性試験機60(試料測定治具は含まない)へ接続するための電気配線(導線:ワイヤ)が施されている。また半導体素子としてはTO−3Pタイプの樹脂封止部を有するIGBT10を例に挙げた。
同図(a)は、IGBT10が試験される前の状態、すなわち搬送状態や位置決め状態を表している。試験プローブ58は、IGBT10の各端子13a,13b,13cから離れている。また金属製電極3もIGBT10の樹脂封止部15から離れている。これは試験プローブ58を上下させる支持部56がシリンダ53の筒54によって押上られているためである。また、電極支持部6も押上られ電極3も同期して樹脂封止部15から離れている。この状態でIGBT10を傷つけずに搬送が可能となる。
端子台59は試験プローブ58がIGBT10の端子13に接触する際に、端子13の接触箇所付近を反対面(裏面)側から支持する。端子13を端子台59で支持することにより、試験プローブを58を端子13に上面(おもて面)に接触させるときの加圧力によって各端子の曲りを防ぐことができる。また、試験プローブ58と端子台59でIGBT10を挟みこむことでIGBT10を固定する。
搬送レール51は金属製であるが、測定箇所では絶縁材52が載置されているので、IGBTチップ12が載置されるダイ部11と搬送レールとは絶縁されている。
同図(b)は、IGBT10が試験される状態を表している。IGBT10が測定位置に移動してくると、シリンダ53の筒54が下降して支持部56が下がり、支持部56で支持された各試験プローブ58a,58b,58cが各端子13a,13b,13cに接触する。
また、それに同期して電極支持部6も下がるので樹脂封止部15の絶縁耐量を試験するための電極3も樹脂封止部15へ接触する。
電極3はワイヤ2を介してコレクタ端子13aに接続する試験プローブ58aへ接続される。
本発明の特性試験装置100は、特性試験部600において、漏れ電流特性試験,耐圧特性試験,図7に示すL負荷試験装置などの静特性・動特性試験を行う。
本発明の特性試験装置100は、上記のような特性試験装置に電圧印加治具1(電極3)を設け、この電極3を高電圧が印加されるIGBT10のコレクタ端子13aに接続する試験プローブ58aに接続する構成をしている。そのため、電極3をIGBT10の樹脂封止部15に接触させ、試験プローブ58a,58bを介してIGBT10のコレクタ端子13aとエミッタ端子13b間に高電圧を印加することで、樹脂封止部15の絶縁耐量試験とその他の特性試験を同時に行うことができる。
そのため、絶縁耐量試験のみを行う試験装置を専用に設ける必要がなく、複数ある特性試験装置の占有面積を小さくすることができる。
また、樹脂封止部15の絶縁耐量試験とその他の特性試験を同時に行うため、それぞれ試を分けて行う場合に比べると試験コストを低減できる。
また、TO−3Pタイプなど樹脂封止部からダイ部の裏面が露出したIGBTでも本特性試験装置を用いることで樹脂封止部の絶縁耐量試験を安価に行うことができる。
また、特性試験としては、IGBT10の定格電圧(もしくは定格電圧を超える電圧)で試験する特性試験を対象とするため、この特性試験で絶縁耐量について良品判定されれば、定格電圧以下で使用する顧客の使用回路では絶縁不良の発生は起こらない。
前記した絶縁耐量試験を実施することで、クリップ式冷却フィンを用いた場合の樹脂封止部15を有するIGBT10などの半導体素子が、実動作中に樹脂封止部15の絶縁不良で破壊することを防止することができる。
また、前記したように、従来のTO−3PタイプのIGBT10の通常の使用方法においては、樹脂封止部のおもて面側に高電圧が印加されることがなかったため、絶縁耐量試験は行なわれていなかった。但し、樹脂封止部15のキズやへこみについては外観検査員が外観不良として、目視で検査していた。
しかし、本発明の特性試験装置100を用いることで、樹脂封止部のおもて面側の絶縁不良を電気的に確実に検出することができるため、前記のように外観検査をクリアしたもののクリップ式冷却フィンを取り付けた場合に絶縁不良となるようなIGBTを確実に排除することができる。
また、本発明の特性試験方法で発見された絶縁不良は前工程にフィードバックされ、製造設備の管理基準の見直し、作業手順の見直しなど製品品質の向上に反映させることができる。
また、本発明の特性試験装置100においても、一般的な静特性試験(DCテスト)や動特性試験の項目で絶縁破壊があれば当然、絶縁不良として判定される。
また、本発明の特性試験装置100で試験する半導体素子は、TO−3Pタイプのように半導体チップ12が固着するダイ部11が樹脂封止部15から一部露出した場合を例に挙げたが、フルモールドタイプの半導体素子に適用することも出来る。この場合は電圧印加治具1は裏面側の樹脂封止部にも電圧が印加されるような治具とする必要がある。
つぎに、本発明を特性試験の一つである漏れ電流特性試験と絶縁耐量試験と漏れ電流特性試験を同時に行う手順について説明する。
<実施例2>
図3〜図5は、この発明の第2実施例の半導体素子の特性試験方法を工程順に説明した試験工程図である。尚、図中の61aはIGBT10に印加する試験電圧を発生させる電源・主回路部であり、62aはIGBT10の漏れ電流を検出・測定・評価する特性評価部である。
この半導体素子は、例えばTO−3Pタイプの樹脂封止部を有するIGBTであり、図1の特性試験として漏れ電流特性試験と絶縁耐量試験とを同時に行う特性試験方法である。
まず、図3において、搬送レール51上に載置された絶縁材52の上に試験試料であるTO−3Pタイプの樹脂封止部15を有するIGBT10を載置する。
漏れ電流特性試験機60aの電源・主回路部61bには、ゲート端子13cに接続する試験プローブ58cとエミッタ端子13bに接続する試験プローブ58bを短絡するスイッチSWが設けられたている。このときスイッチSWは開の状態である。
つぎに、図4において、スイッチSWを閉じてエミッタ端子13cとゲート端子13bに接続される試験プローブ58c,58bを短絡する。その後でシリンダ53の筒54に固定されている支柱部55および電極支持部6を用いて、各試験プローブ58a,58b,58cと電極3を下げて、それぞれの試験プローブ58a,58b,58cをIGBT10のコレクタ端子13a、エミッタ端子13b、ゲート端子13cに接触させ、同時に電極3をIGBT10の樹脂封止部15に接触させる。
つぎに、図5において、ゲート端子13cとエミッタ端子13b(エミッタ電極)はスイッチSWが閉の状態なので短絡されている。漏れ電流特性試験機60aからコレクタ端子13aとエミッタ端子13b間にIGBT10の高電圧を印加して、特性評価部62aでIGBT10の漏れ電流を検出・測定・評価する。このとき、同時に電極3にも高電圧が印加される。この高電圧は例えば1250Vであり、IGBT10の定格電圧を用いる。この電圧はエミッタ電極12bやゲートパット12cに接続するボンディングワイヤ14と電極3の間にも印加される。つまり封止樹脂部15に対しても電極3を介して上記の高電圧が印加されることになる。
ここで、ワイヤ14が樹脂封止部15のおもて面側の表面に異常に接近していたり、あるいは樹脂封止部15から露出している場合は、ワイヤ14に対する絶縁耐量が不足もしくは欠落していることになる。ここへ、電極3を介して上記の高電圧が印加されると、電極3とワイヤ14の間に電流が流れることになる。封止樹脂部の絶縁耐量が正常であればこの電流は流れないので、電極3とワイヤ14の間に異常な電流が流れたことを検知すれば、ボンディングワイヤ14を被覆している樹脂封止部15の絶縁不良を検知することができる。つまり、漏れ電流試験と絶縁耐量試験を同時に行うことができる。
図6は、本発明の漏れ電流特性試験装置100aを用いて漏れ電流特性試験を行うときの印加電圧波形図である。漏れ電流特性試験装置100aを構成する漏れ電流特性試験機を用いて、IGBT10のコレクタ端子13aとエミッタ端13b子間に印加される電圧を例えば階段的に上昇させ、所定の電圧(定格電圧:ここでは1250V)に達した段階(B点)で下降させる。この電圧は樹脂封止部15にも印加される。樹脂封止部15に絶縁不良箇所があると所定の電圧以下(1200V)で漏れ電流が異常に上昇する。その漏れ電流の異常上昇を検出して、印加電圧を降下させ(C点)、IGBT10の樹脂封止部15の絶縁不良と判定する。樹脂封止部15に絶縁不良箇所が無い場合、漏れ電流の異常上昇もしくは規格値を超える値が検出された場合には漏れ電流不良として判定する。尚、前記の印加電圧は階段状に上昇させるのではなく、到達電圧まで一気に上昇させる場合もある。
図7は、本発明の特性試験装置100の一つであるL負荷特性試験装置100bの要部構成図である。尚、図中の61bはIGBT10に主電流を流す電源・主回路部でこある。また、図中の62bはIGBT10のコレクタ電圧・コレクタ電流を検出・測定・評価する特性評価部である。
図8は、図7のL負荷特性試験装置100bを構成するL負荷特性試験機60bの主回路図と動作波形図であり、同図(a)は主回路図、同図(b)は動作波形図である。図7では特性評価部62bの回路は示されていない。
L負荷特性試験機60bの電源・主回路部61bは、負荷であるインダクタンスLと電源E(Eは電源電圧としても用いる)で構成される。なお、この例では、試験対象の素子としてMOSFET10’を組み込んだ回路としている。試験方法は、MOSFET10’のゲートに所定のゲート電圧を印加してMOSFET10’をオンして、電源EからインダクタンスLを通してIGBT10にコレクタ電流Icを流す。この電流でインダクタンスLにエネルギーが蓄積される。つぎに、MOSFET10’をオフして、ドレイン電流Idを遮断する。インダクタンスLに蓄積したエネルギーをMOSFET10で消費させる。
このときMOSFET10’のドレイン電圧Vdはアバランシェ電圧まで跳ね上がる(同図(b)参照)。インダクタンスLに蓄積されたエネルギーが無くなるまでそのアバランシェ電圧は維持される。エネルギーが消費された後、ドレイン電圧Vdは電源電圧Eになる。このアバランシェ電圧が維持できない場合はMOSFET10’は不良と判定される。
上記のようなL負荷特性試験を行っているとき、電極3にも電源電圧Eあるいはアバランシェ電圧が印加されることになる。
ここで、ワイヤ14が樹脂封止部15のおもて面側の表面に異常に接近していたり、あるいは樹脂封止部15から露出している場合は、ワイヤ14に対する絶縁耐量が不足もしくは欠落していることになる。ここへ、電極3を介して上記の電源電圧Eあるいはアバランシェ電圧が印加されると、電極3とワイヤ14の間に電流が流れることになる。封止樹脂部の絶縁耐量が正常であればこの電流は流れないので、電極3とワイヤ14の間に異常な電流が流れたことを検知すれば、ボンディングワイヤ14を被覆している樹脂封止部15の絶縁不良を検知することができる。つまり、L負荷特性試験と絶縁耐量試験を同時に行うことができる。
このように、インダクタンス負荷に蓄えられたエネルギーにより、MOSFETがターンオフするときに、ドレイン電圧Vdはアバランシェ電圧まで跳ね上がる。このアバランシェ電圧が樹脂封止部15に印加されるため、樹脂封止部15の絶縁耐量試験も同時に行うことができる。
なお、試験対象の素子にIGBT10を用いた場合は、図8(a)のインダクタンスLと並列にダイオードDを接続する必要がある。ダイオードDはIGBT10をターンオフした際に、インダクタンスLに蓄積したエネルギーを還流させるためのものであり、カソードが電源E側に、アノードをIGBT10側にして接続される。そして、IGBT10がターンオフすると、インダクタンスLに蓄積したエネルギーはダイオードDを還流し、ダイオードDの順方向ドロップで消費される。
このとき、IGBT10のコレクタには、電源電圧Eが印加され、電極3にも電源電圧Eが印加される。ワイヤ14が樹脂封止部15のおもて面側の表面に異常に接近していたり、あるいは樹脂封止部15から露出している場合は、ワイヤ14に対する絶縁耐量が不足もしくは欠落していることになる。ここへ、電極3を介して上記の電源電圧Eが印加されると、電極3とワイヤ14の間に電流が流れることになる。封止樹脂部の絶縁耐量が正常であればこの電流は流れないので、電極3とワイヤ14の間に異常な電流が流れたことを検知すれば、ボンディングワイヤ14を被覆している樹脂封止部15の絶縁不良を検知することができる。つまり、L負荷特性試験と絶縁耐量試験を同時に行うことができる。
<実施例3>
図9は、この発明の第3実施例の半導体素子の特性試験装置200の要部断面図である。図9の特性試験装置200と図1の特性試験装置100との違いは、電圧印加治具1とコレクタ電極13aとの接続を、この電圧印加治具1を構成する電極3の一部をIGBTチップ12が搭載され樹脂封止部15ら露出しているダイ部11にG部で接触するようにした点である。この構成にすることでコレクタ端子13aと電圧印加治具1を接続するワイヤ2が不要となる。この場合も前記と同様の効果が得られる。
<実施例4>
図10は、この発明の第4実施例の半導体素子の特性試験装置300の要部断面図である。図10の特性試験装置300と図9の特性試験装置200との違いは、電圧印加治具1をクリップ式電圧印加治具1aとして、IGBT10の上面の樹脂封止部15と下面のダイ部11の裏面を挟み込むようにした点である。この構成にすることで図1の特性試験装置100で必要となる絶縁製電極支持部6や金属製受け部5が不要となり金属製電極3をクリップ式電圧印加治具1aに代えるだけである。しかし、クリップ式電圧印加治具1aにIGBT10を挟み込む装置と取り外す装置が新規に必要となる。これらの装置が無い場合は人手でクリップ式電圧印加治具1aの脱着を行うとよい。本実施例の場合も前記の実施例と同様の効果が得られる。
尚、前記の実施例1〜実施例4では半導体素子としてTO−3Pタイプの樹脂封止部15を有するIGBT10を例に上げたが、TO−220Pタイプの樹脂封止部を有するIGBTや、IGBT以外のMOSFETおよびダイオードなどにも本発明は適用できる。
1,1b,72 電圧印加治具
2 ワイヤ
3 電極
4 バネ
5 電極受け部
6 電極支持部
10 IGBT(TO−3Pタイプ)
11 ダイ部
11a 裏面
12 IGBTチップ
13a コレクタ端子
13b エミッタ端子
13c ゲート端子
14 ボンディングワイヤ
15 樹脂封止部
15a 表面
20 IGBT(TO−3PF)
51 搬送レール
52 絶縁板
53 シリンダ
54 筒
55 支柱部
56 プローブ支持部
57 プローブ固定部
58 試験プローブ(総称)
58a 試験プローブ(コレクタ端子に接続)
58b 試験プローブ(エミッタ端子に接続)
58c 試験プローブ(ゲート端子に接続)
59 端子台
60 特性試験機
60a 漏れ電流特性試験機
60b L負荷特性試験機
61 電源・主回路部
62 特性評価部
71 交流電圧印加部
100,200,300 本発明の半導体素子の特性試験装置
100a 本発明の漏れ電流特性試験装置
100b 本発明のL負荷特性試験装置
500 専用の絶縁耐量試験装置
600 半導体素子の特性試験部

Claims (7)

  1. 半導体チップと、該半導体チップの裏面の高電位電極が接続する導電体と、該導電体に接続する高電位端子と、前記半導体チップの低電位側電極に接続導体で接続する低電位端子と、前記半導体チップの制御電極に接続導体で接続する制御端子と、前記導電体のおもて面と前記半導体チップと前記接続導体を被覆する樹脂封止部と、を有する半導体素子の特性試験装置であって、
    前記高電位端子,前記低電位端子,前記制御端子の各端子にそれぞれ接触する試験プローブと、前記試験プローブを介して前記高電位端子,前記低電位端子,前記制御端子の各端子に所定の電圧を印加する電圧印加手段と、前記試験プローブを介して前記高電位端子,前記低電位端子,前記制御端子の各端子の電圧と電流の少なくとも一方を検出する検出手段と、前記検出結果から前記半導体素子の特性を評価する評価手段と、前記樹脂封止部のおもて面に接触する試験電極と、該電極を前記半導体素子の高電位端子に接続する接続手段と、を備え、
    前記試験プローブを前記高電位端子,前記低電位端子,前記制御端子の各端子に、前記電極を前記封止樹脂部にそれぞれ接触させ、前記電圧印加手段より所定の電圧を印加し、
    前記評価手段は、前記検出値に基づいて前記半導体素子の静特性または動特性の少なくとも一方を評価するとともに前記封止樹脂部の絶縁耐量を評価することを特徴とする半導体素子の特性試験装置。
  2. 前記接続手段は、
    前記電極と、前記高電位端子に接触する試験プローブとの間を接続する導線であることを特徴とする請求項1に記載の半導体素子の特性試験装置。
  3. 前記接続手段は、前記電極を、前記導電体にも直接接触させるものであることを特徴とする請求項1に記載の半導体素子の特性試験装置。
  4. 前記電極は、弾性体によって支持されていることを特徴とする請求項1〜請求項3のいずれか一項に記載の半導体素子の特性試験装置。
  5. 前記半導体素子を樹脂封止部のおもて面側と前記導電体の裏面側から弾性的に挟み込む導電性のクリップ電極を前記半導体素子に装着し、
    該クリップ電極を前記電極ならびに前記接続手段に代替することを特徴とする請求項1に記載の半導体素子の特性試験装置。
  6. 前記静特性試験は漏れ電流特性試験,耐圧特性試験のうち少なくとも一方であり、前記動特性試験はL負荷耐量試験であることを特徴とする請求項1に記載の半導体素子の特性試験装置。
  7. 前記請求項1〜請求項6のいずれか一項に記載の半導体素子の特性試験装置を用いて行われる半導体素子の特性試験方法において、
    少なくとも前記高電位電極と前記低電位電極間に前記半導体素子の定格電圧以上の電圧を印加して半導体素子の静特性試験または動特性試験の少なくとも一方と同時に樹脂封止部の絶縁耐量試験を行うことを特徴とする半導体素子の特性試験方法。
JP2011195968A 2011-09-08 2011-09-08 半導体素子の特性試験装置およびその装置を用いた半導体素子の特性試験方法 Expired - Fee Related JP5817361B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011195968A JP5817361B2 (ja) 2011-09-08 2011-09-08 半導体素子の特性試験装置およびその装置を用いた半導体素子の特性試験方法
CN201210333291.7A CN102998606B (zh) 2011-09-08 2012-09-10 半导体元件的特性试验装置和半导体元件的特性试验方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011195968A JP5817361B2 (ja) 2011-09-08 2011-09-08 半導体素子の特性試験装置およびその装置を用いた半導体素子の特性試験方法

Publications (2)

Publication Number Publication Date
JP2013057589A true JP2013057589A (ja) 2013-03-28
JP5817361B2 JP5817361B2 (ja) 2015-11-18

Family

ID=47927425

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011195968A Expired - Fee Related JP5817361B2 (ja) 2011-09-08 2011-09-08 半導体素子の特性試験装置およびその装置を用いた半導体素子の特性試験方法

Country Status (2)

Country Link
JP (1) JP5817361B2 (ja)
CN (1) CN102998606B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015145818A (ja) * 2014-02-03 2015-08-13 富士電機株式会社 半導体装置の検査装置および検査方法
CN105074482A (zh) * 2014-03-11 2015-11-18 新东工业株式会社 被测试器件的检查系统及其操作方法
JP2015232501A (ja) * 2014-06-10 2015-12-24 富士電機株式会社 半導体チップの試験装置、試験方法および試験回路
CN111630401A (zh) * 2018-01-26 2020-09-04 三菱电机株式会社 半导体装置以及电力变换装置
CN114089150A (zh) * 2020-07-03 2022-02-25 富士电机株式会社 半导体芯片的试验装置及试验方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105137296A (zh) * 2015-07-17 2015-12-09 西安永电电气有限责任公司 一种用于igbt模块的绝缘测试工装
CN109633401A (zh) * 2018-12-28 2019-04-16 珠海锦泰电子科技有限公司 一种测试机抗静电方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004271245A (ja) * 2003-03-06 2004-09-30 Nippon Inter Electronics Corp 半導体素子の試験方法及びその試験装置
JP2008141111A (ja) * 2006-12-05 2008-06-19 Denso Corp 半導体装置及び半導体装置のチップクラック検査方法
JP2010107432A (ja) * 2008-10-31 2010-05-13 Fuji Electric Systems Co Ltd 半導体統合試験方法、および半導体試験装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5946868A (ja) * 1982-09-10 1984-03-16 Hitachi Ltd 半導体装置の非破壊検査法
JPH0455771A (ja) * 1990-06-25 1992-02-24 Kawasaki Steel Corp 半導体素子及びその経時絶縁破壊試験方法
EP2056117B1 (en) * 2007-10-30 2010-07-07 ISMECA Semiconductor Holding SA A test station for testing leakage current through the insulating package of power electronic components, and a corresponding method
JP4959596B2 (ja) * 2008-02-07 2012-06-27 セイコーインスツル株式会社 絶縁膜の評価方法および測定回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004271245A (ja) * 2003-03-06 2004-09-30 Nippon Inter Electronics Corp 半導体素子の試験方法及びその試験装置
JP2008141111A (ja) * 2006-12-05 2008-06-19 Denso Corp 半導体装置及び半導体装置のチップクラック検査方法
JP2010107432A (ja) * 2008-10-31 2010-05-13 Fuji Electric Systems Co Ltd 半導体統合試験方法、および半導体試験装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015145818A (ja) * 2014-02-03 2015-08-13 富士電機株式会社 半導体装置の検査装置および検査方法
CN105074482A (zh) * 2014-03-11 2015-11-18 新东工业株式会社 被测试器件的检查系统及其操作方法
US10161990B2 (en) 2014-03-11 2018-12-25 Sintokogio, Ltd. Inspection system for device to be tested, and method for operating inspection system for device to be tested
JP2015232501A (ja) * 2014-06-10 2015-12-24 富士電機株式会社 半導体チップの試験装置、試験方法および試験回路
CN105277864A (zh) * 2014-06-10 2016-01-27 富士电机株式会社 半导体芯片的试验装置、试验方法及试验电路
CN105277864B (zh) * 2014-06-10 2019-05-10 富士电机株式会社 半导体芯片的试验装置、试验方法及试验电路
CN111630401A (zh) * 2018-01-26 2020-09-04 三菱电机株式会社 半导体装置以及电力变换装置
CN111630401B (zh) * 2018-01-26 2022-09-16 三菱电机株式会社 半导体装置以及电力变换装置
CN114089150A (zh) * 2020-07-03 2022-02-25 富士电机株式会社 半导体芯片的试验装置及试验方法

Also Published As

Publication number Publication date
CN102998606A (zh) 2013-03-27
JP5817361B2 (ja) 2015-11-18
CN102998606B (zh) 2015-02-18

Similar Documents

Publication Publication Date Title
JP5817361B2 (ja) 半導体素子の特性試験装置およびその装置を用いた半導体素子の特性試験方法
US4441248A (en) On-line inspection method and system for bonds made to electronic components
US8581598B2 (en) Method for inspecting electrostatic chuck, and electrostatic chuck apparatus
JP2020150116A (ja) 半導体装置およびその製造方法
JP2014225607A (ja) 半導体チップの試験装置および試験方法
CN105609440B (zh) 功率半导体模块的制造方法及其中间装配单元
Streibel et al. Reliability of SiC MOSFET with danfoss bond buffer technology in automotive traction power modules
US20110133769A1 (en) Inspection apparatus and method for led package interface
JP6432126B2 (ja) 半導体モジュールの検査方法及び半導体システム
WO2015136603A1 (ja) パワー半導体モジュール及びその製造検査方法
JP2019021740A (ja) 半導体装置、半導体モジュール及び半導体装置の試験方法
CN108231619B (zh) 用于功率半导体芯片的检测方法
JP4983174B2 (ja) ダイオード素子およびダイオード素子の検査方法
CN209640378U (zh) 测试治具的转接座结构
JP2014103228A (ja) 半導体装置の評価方法
CN114400237A (zh) 一种阵列基板及其测试装置、显示面板
CN202421228U (zh) 一种开尔文测试载片台
JP7313315B2 (ja) 半導体装置の製造方法及び電力制御回路の製造方法
CN111856233A (zh) 基于键合引线退化的igbt模块可靠性评估方法及装置
JP5861822B2 (ja) 半導体装置およびその試験方法
US20190204380A1 (en) Lead guides having a recessed face
JP4316262B2 (ja) 半導体素子の試験方法
US20240170347A1 (en) Semiconductor Power Module with Crack Sensing
JP4744884B2 (ja) ウエハ検査装置及びウエハ検査方法
CN114089150A (zh) 半导体芯片的试验装置及试验方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140714

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150617

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150623

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150810

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150901

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150914

R150 Certificate of patent or registration of utility model

Ref document number: 5817361

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees