CN114400237A - 一种阵列基板及其测试装置、显示面板 - Google Patents

一种阵列基板及其测试装置、显示面板 Download PDF

Info

Publication number
CN114400237A
CN114400237A CN202111673845.3A CN202111673845A CN114400237A CN 114400237 A CN114400237 A CN 114400237A CN 202111673845 A CN202111673845 A CN 202111673845A CN 114400237 A CN114400237 A CN 114400237A
Authority
CN
China
Prior art keywords
array substrate
substrate
test
testing
anode electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111673845.3A
Other languages
English (en)
Inventor
丁一淼
王丽花
马从华
邱鹏飞
徐书眠
南洋
李婷婷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai AVIC Optoelectronics Co Ltd
Original Assignee
Shanghai AVIC Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai AVIC Optoelectronics Co Ltd filed Critical Shanghai AVIC Optoelectronics Co Ltd
Priority to CN202111673845.3A priority Critical patent/CN114400237A/zh
Publication of CN114400237A publication Critical patent/CN114400237A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明实施例公开了一种阵列基板及其测试装置、显示面板，该阵列基板包括：衬底；像素驱动电路层，设置于衬底上；像素驱动电路层包括多个像素驱动电路；多个阳极电极；阳极电极与对应像素驱动电路的输出端连接；多个测试焊盘，设置于像素驱动电路层远离衬底的一侧；测试焊盘与对应阳极电极连接；测试焊盘用于将对应阳极电极输出的像素驱动电路的输出电流传输至测试装置以使测试装置对输出电流进行检测。本发明实施例提供的技术方案，通过设置的测试焊盘将对应阳极电极输出的像素驱动电路的输出电流传输至测试装置，实现阵列基板在打件前进行电测，解决现有技术中在阵列基板打件后进行电测存在的浪费资源并且解析难度大的情况。

Description

一种阵列基板及其测试装置、显示面板
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其测试装置、显示面板。
背景技术
迷你二极管(Mini light emitting diode，Mini-LED)面板或微型发光二极管(micro light emitting diode，micro-LED)面板通过呈一对一配置的像素驱动电路来驱动。也就是说，面板中的每个micro-LED/Mini-LED通过对应像素驱动电路的电流来驱动。在上述显示面板的制作工艺中，首先形成设置有多个像素驱动电路的阵列基板，之后将micro-LED/Mini–LED芯片通过打件的方式设置于阵列基板上，完成micro-LED/Mini–LED与对应像素驱动电路的连接。
但是在完成阵列基板工艺后，在打件工艺之前，无法对显示面板进行电测，只能在打件工艺之后进行检测，导致在阵列基板工艺中形成的不良品流入后段打件工艺，浪费打件资源，增加成本，并且，在打件工艺之后进行测试，检出的不良品无法让人追溯出现问题的环节是在阵列基板工艺还是在打件工艺，影响不良品的解析。
发明内容
本发明实施例提供了一种阵列基板及其测试装置、显示面板，以在打件工艺之前完成对阵列基板的电测，检出不良的阵列基板，有效避免打件资源的浪费。
第一方面，本发明实施例提供了一种阵列基板，包括：衬底；
像素驱动电路层，设置于所述衬底上；所述像素驱动电路层包括多个像素驱动电路；
多个阳极电极；所述阳极电极与对应像素驱动电路的输出端连接；
多个测试焊盘，设置于所述像素驱动电路层远离所述衬底的一侧；所述测试焊盘与对应所述阳极电极连接；
所述测试焊盘用于将对应所述阳极电极输出的所述像素驱动电路的输出电流传输至测试装置以使所述测试装置对所述输出电流进行检测。
第二方面，本发明实施例提供了一种阵列基板的测试装置，适用于对第一方面任一项所述的阵列基板的检测，包括：基板；
所述基板上设置有多个测试发光芯片；所述基板上还设置有与所述测试发光芯片一一对应电连接的测试探针；
所述测试探针与所述阵列基板的测试焊盘一一对应设置，用于在所述阵列基板的测试前制程完成后，将像素驱动电路的输出电流输出至对应的所述测试发光芯片。
第三方面，本发明实施例还提供了一种显示面板，包括上述第一方面任一项所述的阵列基板；所述阵列基板包括成对设置的阳极电极和阴极电极；所述显示面板还包括：
设置于所述阵列基板上的发光芯片；所述发光芯片与对应的阳极电极和阴极电极电连接；
封装层，设置于所述发光芯片远离所述阵列基板的一侧。
本发明实施例提供的阵列基板，包括衬底，以及设置于衬底上的像素驱动电路层、多个阳极电极和多个测试焊盘，阳极电极输出像素驱动电路的输出电流，测试焊盘与对应阳极电极连接，测试焊盘可以获取阳极电极输出的像素驱动电路的输出电流并传输至测试装置，测试装置对输出电流进行检测，实现阵列基板在打件前进行电测，本实施例在阵列基板的制作过程中，形成上述测试焊盘，并将像素驱动电路的输出电流进行检测，从而在阵列基板的制程中完成了对像素驱动电路的性能检测，及时对发现的像素驱动电路不良的阵列基板进行修复或淘汰，而不是在绑定有发光芯片后再进行电测，解决在阵列基板打件后进行电测存在的浪费打件资源的问题，同时也避免了在阵列基板打件后进行电测时不良问题解析难度大的情况。
附图说明
图1是本发明实施例提供的一种阵列基板的结构示意图；
图2是本发明实施例提供的一种像素驱动电路的电路元件图；
图3是本发明实施例提供的另一种阵列基板的结构示意图；
图4是本发明实施例提供的另一种阵列基板的结构示意图；
图5是本发明实施例提供的另一种阵列基板的结构示意图；
图6是本发明实施例提供的另一种阵列基板的结构示意图；
图7是本发明实施例提供的另一种阵列基板的结构示意图；
图8是本发明实施例提供的一种阵列基板的俯视示意图；
图9是本发明实施例提供的另一种阵列基板的俯视示意图；
图10是本发明实施例提供的另一种阵列基板的俯视示意图；
图11是本发明实施例提供的一种阵列基板的测试装置的结构示意图；
图12是本发明实施例提供的另一种阵列基板的测试装置的结构示意图；
图13是本发明实施例提供的一种显示面板的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
现有技术中显示面板的制作工艺依次包括阵列基板工艺、打件工艺以及模组工艺，在阵列基板工艺完成后无法直接进行电测，会直接执行打件工艺，即在阵列基板的阳极电极处绑定发光元件之后通过进行电测，具体根据发光元件的发光情况判断阵列基板中的驱动电路是否正常。但目前打件工艺常常委外执行，则在打件工艺完成后，无法判断发光元件亮度异常时是阵列基板存在的问题还是绑定发光元件时出现的问题，即不良情况难以追溯和定位，对不良情况解析难度大。同时，若阵列基板存在异常，只能在绑定发光元件后判断出来，导致打件资源和发光元件的浪费，增加制作成本。
基于上述技术问题，本发明实施例提供一种阵列基板，包括：衬底；像素驱动电路层，设置于衬底上；像素驱动电路层包括多个像素驱动电路；多个阳极电极；阳极电极与对应像素驱动电路的输出端连接；多个测试焊盘，设置于像素驱动电路层远离衬底的一侧；测试焊盘与对应阳极电极连接；测试焊盘用于将对应阳极电极输出的像素驱动电路的输出电流传输至测试装置以使测试装置对输出电流进行检测。
本发明实施例提供的阵列基板，包括衬底，以及设置于衬底上的像素驱动电路层、多个阳极电极和多个测试焊盘，阳极电极输出像素驱动电路的输出电流，测试焊盘与对应阳极电极连接，测试焊盘可以获取阳极电极输出的像素驱动电路的输出电流并传输至测试装置，测试装置对输出电流进行检测，实现阵列基板在打件前进行电测，本实施例在阵列基板的制作过程中，形成上述测试焊盘，并将像素驱动电路的输出电流进行检测，从而在阵列基板的制程中完成了对像素驱动电路的性能检测，及时对发现的像素驱动电路不良的阵列基板进行修复或淘汰，而不是在绑定有发光芯片后再进行电测，解决在阵列基板打件后进行电测存在的浪费打件资源的问题，同时也避免了在阵列基板打件后进行电测时不良问题解析难度大的情况。
以上是本发明的核心思想，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本发明保护的范围。
图1是本发明实施例提供的一种阵列基板的结构示意图，图2是本发明实施例提供的一种像素驱动电路的电路元件图，参考图1和图2所示，本发明实施例提供的阵列基板10包括衬底100；像素驱动电路层200，设置于衬底100上；像素驱动电路层200包括多个像素驱动电路PC；多个阳极电极300；阳极电极300与对应像素驱动电路PC的输出端P连接；多个测试焊盘400，设置于像素驱动电路层200远离衬底100的一侧；测试焊盘400与对应阳极电极300连接；测试焊盘400用于将对应阳极电极300输出的像素驱动电路PC的输出电流传输至测试装置(图中未示出)以使测试装置对输出电流进行检测。
具体的，本发明实施例提供的阵列基板10包括位于衬底100上方的像素驱动电路层200，像素驱动电路层200包括交替设置的绝缘层和金属层，可选的，如图1所示，包括缓冲层210、有源层211、栅极绝缘层220、栅极层221、金属间绝缘层230、电容金属层231、层间绝缘层240和源漏极层241，本发明实施例对像素电路层200中具体层间结构不作限定。像素电路层200包括多个像素驱动电路PC，具体的，像素驱动电路PC的具体实施方式本领域技术人员可根据实际情况设置，此处不作限定，示例性的，像素驱动电路PC包括“7T1C”、“2T1C”等，其中，“T”表示晶体管，“C”表示电容。
示例性的，如图2所示，像素驱动电路PC为“7T1C”像素电路，包括第一复位晶体管M5、数据写入晶体管M2、驱动晶体管M3、阈值补偿晶体管M4、第一发光控制晶体管M1、第二发光控制晶体管M6、第二复位晶体管M7、以及存储电容Cst。其中，数据写入晶体管M2的第一极与数据信号端Data电连接，数据写入晶体管M2的栅极以及阈值补偿晶体管M4的栅极均与第二扫描信号端Scan2电连接，第一复位晶体管M5的第一极和第二复位晶体管M7的第一极均与初始化信号端Vref电连接，第一复位晶体管M5的栅极与第一扫描信号端Scan1电连接，第二复位晶体管M7的栅极与第三扫描信号端Scan3电连接，第一发光控制晶体管M1的栅极、以及第二发光控制晶体管M6的栅极均与发光控制信号端Emit电连接，第一发光控制晶体管M1的第一极与第一电平电连接，第二发光控制晶体管M6的第一极与打件后的发光芯片L的正极电连接，打件后的发光芯片L的负极与第二电平PVEE电连接。其中，第二发光控制晶体管M6的第一极作为像素驱动电路PC的输出端P。
示例性的，本发明实施例提供的阵列基板10包括多个阳极电极300和多个测试焊盘400，阳极电极300与对应像素驱动电路PC的输出端P连接，在阳极电极300处可以获取像素驱动电路PC的输出电流。阳极电极300的材质为易直接执行打件操作的材料，例如均为铜，保证打件的成功率，便于绑定发光芯片。此外，阳极电极300的材质也可以为其他材料，例如铝镍合金等，为了保证阳极电极300上打件成功，本实施例在阳极电极300远离衬底11的一侧涂覆铜层，并在该铜层上进行打件，本发明实施例对阳极电极300的材质不进行具体的限定。
进一步的，如图1和图2所示，像素驱动电路层200包括多个像素驱动电路PC，图1和图2以一个像素驱动电路PC为例说明。通过设置测试焊盘400，测试焊盘400与阳极电极300连接，将驱动电路PC的输出电流通过测试焊盘400传输至测试装置，对像素驱动电路PC输出电流进行测试，实现未在阳极电极上绑定发光芯片L就可以对像素驱动电路的输出电流的检测。通过设置多个测试焊盘400对多个像素驱动电路PC进行检测，可以有效的检测阵列基板10的坏点和判断该阵列基板10的坏点率。
综上，本实施例在阵列基板的制程中完成了对像素驱动电路的性能检测，若检测出输出电流存在异常情况，则说明像素驱动电路存在不良，需要阵列基板进行修复或淘汰，避免不良问题解析难度大的情况，并且在打件之前对像素驱动电路完成了电测，有效避免阵列基板制程已存在的不良品流入后续打件工艺和模组工艺，避免后续资源的浪费，提高最终显示面板的成品率。
图3是本发明实施例提供的另一种阵列基板的结构示意图，参考图1和图2所示，本发明实施例提供的阵列基板10还包括：第一绝缘层250，设置于阳极电极300远离衬底100的一侧；第一金属层270，设置于第一绝缘层250远离衬底100的一侧；第二绝缘层260，设置于第一金属层270远离衬底100的一侧；第二绝缘层260远离衬底100的一面暴露出阳极电极300。
其中，阵列基板10还包括第一绝缘层250、第一金属层270和第二绝缘层260，第一绝缘层250位于阳极电极300远离衬底100的一侧，第一绝缘层250可以为像素限定层，像素限定层可以限定并暴露出各个阳极电极300。第一金属层270位于第一绝缘层250远离衬底100的一侧，第一金属层270可以为反射层，增强显示面板的反射效果可以实现双层电压信号的走线。第二绝缘层260位于第一金属层270远离衬底100的一侧，第二绝缘层260是阵列基板10中的层间绝缘层。第二绝缘层260在远离衬底100一侧的通孔形式区域a，在区域a中将对应阳极电极300暴露出来，边缘设置测试焊盘400，便于实现后续打件的工艺过程。
继续参考图3所示，第二绝缘层260包括有机层262和无机层261中的至少一层。
其中，如图3所示，第二绝缘层260包括有机层262和无机层261，无机层261位于有机层262远离衬底100的一侧。通过在有机层262上方设置无机层261可以有效的防止水或者氧气等因素对阵列基板10的伤害，即通过设置无机层261可以防止水氧入侵阵列基板10，保证阵列基板10的使用寿命。
示例性的，如图1所示，第二绝缘层260可以仅包括有机层262或者第二绝缘层260可以仅包括无机层261。如图2所示，第二绝缘层260可以同时包括有机层262和无机层261，本发明实施例对第二绝缘层260的具体层间结构不进行限定。
本发明实施例提供不同形式的测试焊盘，接下来以其中一种测试焊盘进行举例说明。
继续参考图3所示，测试焊盘400设置于第二绝缘层260远离衬底100的一侧；测试焊盘400包括底端部分410、顶端部分420和连接部分430；底端部分410与对应阳极电极300连接；顶端部分420在平行于衬底100的平面内与第二绝缘层260至少部分交叠；连接部分430用于连接底端部分410和顶端部分420；顶端部分420用于与测试装置(图中未示出)连接。
其中，测试焊盘400位于第二绝缘层260远离衬底100的一侧，并在区域a上与阳极电极300连接。测试焊盘400包括底端部分410、顶端部分420和连接部分430，通过底端部分410实现与暴露出的阳极电极300连接。顶端部分420平行于衬底100，并且位于第二绝缘层260上方，测试焊盘400通过顶端部分420实现与测试装置的连接，进而实现测试装置对阵列基板10的电检测。连接部分430用于实现底端部分410和顶端部分420的连接。测试焊盘400通过设置底端部分410、顶端部分420和连接部分430三个部分实现测试焊盘400从阳极电极300处爬坡至第二绝缘层260，便于通过测试装置对阵列基板10进行电检测，有效避免测试焊盘400因不够凸出造成测试装置与测试焊盘接触效果差的问题。
图4是本发明实施例提供的另一种阵列基板的结构示意图，参考图1至4所示，阵列基板10包括测试前制程和测试后制程；在测试后制程，测试焊盘400远离衬底100的一侧还设置有第一油墨层440；第一油墨层440覆盖测试焊盘400的顶端部分420和/或连接部分430。
具体的，阵列基板10包括测试前制程和测试后制程，如图3所示，测试前制程即从缓冲层至测试焊盘400制作完成的过程，测试前制程完成后，利用测试焊盘400对阵列基板10中像素驱动电路PC的输出电流进行检测。如图4所示，测试后制程即形成第一油墨层440的过程，需要注意的是，测试后制程也属于阵列基板工艺，在打件工艺之前进行。阵列基板10通过测试装置测试，对坏点排查完毕后，执行测试后制程。具体的，将测试焊盘400远离衬底100一侧设置绝缘物质，防止金属材质的测试焊盘400外露遇水气等短路的问题，对测试焊盘400进行保护。可选的，本实施例在测试焊盘400远离衬底100的一侧还设置有第一油墨层440，测试焊盘400是导电材料，通过在远离衬底100一侧的测试焊盘400上设置绝缘的第一油墨层440，保护测试焊盘400不会出现短路等情况。示例性的，第一油墨层440可以覆盖测试焊盘400的顶端部分420和/或连接部分430，优选的，第一油墨层440可以覆盖测试焊盘400的顶端部分420和连接部分430，并延伸覆盖至第二绝缘层260，如图4所示，第一油墨层440覆盖测试焊盘400的顶端部分420和连接部分430，但是未覆盖测试焊盘400的底端部分410，保证底端部分410可以完成后续的打件工艺过程。需要注意的是，第一油墨层440也并未覆盖其他用于绑定发光芯片的阳极电极和阴极电极，避免对后续打件工艺产生影响。
接下来以另一种测试焊盘进行举例说明。
图5是本发明实施例提供的另一种阵列基板的结构示意图，参考图5所示，测试焊盘400与阳极电极300同层设置；第二绝缘层260远离衬底100的一面暴露出测试焊盘400；测试焊盘400远离衬底100的一侧设置有导电填充材料；导电填充材料用于与测试装置(图中未示出)连接。
其中，如图5所示，第一绝缘层250和第二绝缘层260设置通孔形成区域b，暴露出对应的阳极电极300，本实施例中，测试焊盘400与阳极电极300同层设置，并与阳极电极300电连接，可选的，测试焊盘400和阳极电极300可形成一个整体，为了使测试装置对阵列基板10进行测试时，便于与测试焊盘400接触到，本实施例在区域b填充有导电填充材料，相当于将测试焊盘400的位置垫高，使得测试焊盘400能够凸出与外界测试装置接触，以便于对阵列基板10中像素驱动电路PC的电流检测。同时，在第一绝缘层250和第二绝缘层260还设置通孔以形成区域c，使得第二绝缘层260远离衬底的一侧露出阳极电极300，便于实现后续阵列基板10的打件工艺过程。
继续参考图5，可选的，导电填充材料远离衬底100的一侧高于第二绝缘层260远离衬底100的一侧。
其中，导电填充材料在远离衬底100一侧的高度为H1，第二绝缘层260远离衬底100一侧的高度为H2，具体的，H1大于H2，即导电填充材料相对于第二绝缘层260凸出，保证测试装置对阵列基板10进行电测试时，在保证不破坏阵列基板10的膜层的前提下，能够与测试焊盘准确的接触。
可选的，导电填充材料为银浆。示例性的，测试焊盘400中设置的导电填充材料可以是银浆，便于灌装。导电填充材料也可以是其他导电材料，本发明实施例对导电填充材料的具体材质不进行限定。
图6是本发明实施例提供的另一种阵列基板的结构示意图，参考图5和图6所示，阵列基板10包括测试前制程和测试后制程；在测试后制程，导电填充材料远离衬底100的一侧还设置有第二油墨层450；第二油墨层450覆盖导电填充材料。
具体的，阵列基板10包括测试前制程和测试后制程，如图5所示，测试前制程即从缓冲层至测试焊盘400制作完成的过程，测试前制程完成后，利用测试焊盘400及在测试焊盘400上方的导电填充材料对阵列基板10中像素驱动电路PC的输出电流进行检测。如图6所示，测试后制程即形成第二油墨层450的过程，需要注意的是，测试后制程也属于阵列基板工艺，在打件工艺之前进行。阵列基板10通过测试装置测试，对坏点排查完毕后，执行测试后制程，具体的，将测试焊盘400上方导电填充材料远离衬底100一侧设置绝缘物质，防止金属材质的测试焊盘400外露遇水气等短路的问题，对测试焊盘400进行保护。可选的，本实施例在测试焊盘400远离衬底100的一侧还设置有第二油墨层450，测试焊盘400上方设置有导电填充材料，通过在远离衬底100一侧的测试焊盘400上设置绝缘的第二油墨层450，保护设置有导电填充材料的测试焊盘400不会出现短路等情况。需要注意的是，第二油墨层450也并未覆盖其他用于绑定发光芯片的阳极电极和阴极电极，避免对后续打件工艺产生影响。
图7是本发明实施例提供的另一种阵列基板的结构示意图，阵列基板10包括多个像素区A；每个像素区A包括至少一个像素驱动电路PC和至少一个阳极电极300；每个像素区A还包括至少一个测试焊盘400；测试焊盘400用于将所在像素区A的像素驱动电路PC的输出电流传输至测试装置。
其中，阵列基板10包括多个像素区A，每个像素区A中均包括像素驱动电路PC和阳极电极300，并且在对阳极电极300上绑定发光芯片实现阵列基板10的打件工艺。通过像素驱动电路PC输出电流的输出，控制阳极电极300上发光芯片发光。每个像素区A中可以设置至少一个阳极电极300，通过设置多个阳极电极300可以绑定更多的发光芯片，从而提升像素区A的出光亮度，保证良好的显示效果。
示例性的，本发明实施例提供的阵列基板10包括的像素区A数量不进行具体的限定，如图7所示，以阵列基板10中的两个像素区A为例进行说明，在每个像素区A中均包括的一个像素驱动电路PC，一个测试焊盘400和多个阳极电极300(图7中未能显示阳极焊盘300的具体数量)。进而通过设置一个测试焊盘400与多个阳极电极300中任一阳极电极300连接，既可以保证对所在像素区A中像素驱动电路PC输出电流的检测。
图8是本发明实施例提供的一种阵列基板的俯视示意图，图9是本发明实施例提供的另一种阵列基板的俯视示意图，参考图3至图9所示，每个像素区A包括N个阳极电极300；N为大于1的整数；每个像素区A还包括与阳极电极300一一对应的阴极电极500；在N个阳极电极300中，第i个阳极电极300对应的阴极电极500与第i+1个阳极电极300连接；i为大于零且小于N的整数；像素区A设置的测试焊盘400与N个阳极电极300中的第1个阳极电极300连接。
具体的，在像素区A中包括像素驱动电路PC、测试焊盘400、阳极电极300和阴极电极500，其中阴极电极500与阳极电极300一一对应。如图8所示，阳极电极300与像素驱动电路PC电连接，用于输出像素驱动电路PC的输出电流，测试焊盘400与阳极电极300连接，测试焊盘400将输出电流传输至测试装置对像素驱动电路PC进行检测。在与阳极电极300对应的位置处设置阴极电极500，即在像素区A中设置几个阳极电极300，就会有对应几个阴极电极500，并且阴极电极500的位置与阳极电极300对应。
每个像素区A包括N个阳极电极300，同时每个像素区A还包括与阳极电极300一一对应的N个阴极电极500，并且N为大于1的整数，例如每个像素区A包括2个阳极电极300和2个阴极电极500。具体的，在N个阳极电极300和N个阴极电极500中，第i个阳极电极300对应的阴极电极500与第i+1个阳极电极300连接；其中i为大于零且小于N的整数。示例性的，如图9所示，像素区A包括2个阳极电极300和2个阴极电极500，第1个阳极电极300对应的阴极电极500与第2个阳极电极300连接。通过部分阳极电极300和阴极电极500连接的形式，提升像素区A中阳极电极300和阴极电极500的排布方式，保证像素驱动电路PC的电流稳定输出。并且测试焊盘400与N个阳极电极300中的第1个阳极电极300连接，保证准确的对像素驱动电路PC进行检测。本发明实施例对阳极电极300数量和阴极电极500的数量不做具体的限定。每个像素区设置多对阳极电极300和阴极电极500，则每个像素区A可绑定有多个发光芯片，从而每个像素区A的发光亮度得到提升，本实施例中每个像素区A内的多个发光芯片串联连接。
图10是本发明实施例提供的另一种阵列基板的俯视示意图，参考图10所示，每个像素区A包括M个所述阳极电极300；M为大于1的整数；每个像素区A的M个阳极电极300串联连接；像素区A设置的测试焊盘400与M个阳极电极300中的一个阳极电极300连接。
其中，每个像素区A还可以包括M个阳极电极300，同时每个像素区A还包括与阳极电极300一一对应的M个阴极电极500，并且M为大于1的整数，例如每个像素区A包括3个阳极电极300和3个阴极电极500。
具体的，每个像素区A的M个阳极电极300串联连接，同时M个阴极电极500串联连接，保证像素驱动电路PC的电流稳定输出。示例性的，如图10所示，每个像素区A的3个阳极电极300串联连接，同时像素区A的M个阴极电极500串联连接，阳极电极300与阴极电极500位置和数量关系上一一对应。进一步的，在像素区A设置的测试焊盘400与M个阳极电极300中的任一一个阳极电极300连接，保证对像素驱动电路PC输出电流的检测。示例性的，如图10所示，在像素区A设置的测试焊盘400与3个阳极电极300中的第一个阳极电极300连接。本发明实施例对阳极电极300串联的数量和阴极电极500串联的数量不做限定，同时对测试焊盘400具体连接的阳极焊盘300的位置不进行限定。则每个像素区A可绑定有多个发光芯片，从而每个像素区A的发光亮度得到提升，本实施例中每个像素区A内的多个发光芯片并联连接，当像素区内的一个发光芯片存在损坏，其他发光芯片会继续工作发光，提高显示面板的质量和可靠性，并有效延长显示面板的寿命。
继续参考图2和图3所示，本发明实施例提供的阵列基板10还包括与阳极电极300同层设置的第一电源线(图中未具体标注)和第二电源线(图中未具体标注)；第一电源线与第一电平端PVDD电连接；第二电源线与第二电平端PVEE电连接；第一电平大于第二电平；第一金属层270设置有第三电源线(图中未具体标注)和第四电源线(图中未具体标注)；第三电源线与第一电源线电连接；第四电源线与第二电源线电连接；第三电源线在平行于衬底100的平面内与第一电源线至少部分交叠；第四电源线在平行于衬底100的平面内与第二电源线至少部分交叠。
其中，第一电源线和第二电源线均与阳极电极300同层设置，第一电源线与第一电平端PVDD电连接，第一电源线用于接收第一电平端PVDD传输电信号，第二电源线用于接收第二电平端PVEE传输电信号。进一步的，第一电平大于第二电平，通过第一电源线将第一电平端PVDD传输的电信号传输至阳极电极300，通过第二电源线将第二电平端PVEE传输的电信号传输至阴极电极500。
进一步的，通过在第一金属层270设置有第三电源线和第四电源线，第三电源线与第一电源线电连接，可以保证第一电平端PVDD传输至阳极电极300的电信号强度。第四电源线与第二电源线电连接，可以保证第二电平端PVEE传输至阴极电极500的电信号强度。其中，第三电源线在平行于衬底100的平面内与第一电源线至少部分交叠，可以减少电源线的电阻，提升第一电平端PVDD传输至阳极电极300的电信号强度。第四电源线在平行于衬底100的平面内与第二电源线至少部分交叠，可以减少电源线的电阻，提升第二电平端PVEE传输至阴极电极500的电信号强度。
基于同一发明构思，本发明实施例还提供了一种阵列基板的测试装置，图11是本发明实施例提供的一种阵列基板的测试装置的结构示意图，如图11所示，阵列基板的测试装置20适用于对本发明任一项实施例提供的阵列基板10的检测，测试装置20包括：基板21；基板21上设置有多个测试发光芯片22；基板21上还设置有与测试发光芯片22一一对应电连接的测试探针23；测试探针23与阵列基板10的测试焊盘400一一对应设置，用于在阵列基板10的测试前制程完成后，将像素驱动电路PC的输出电流输出至对应的测试发光芯片22。
其中，测试装置20包括测试探针23，测试探针23与测试焊盘400一一对应设置，通过测试探针23与测试焊盘400连接，即将阵列基板10中像素驱动电路PC的输出电流导入测试装置20中，测试装置20对输出电流进行检测。
具体的，测试装置20还包括基板21和测试发光芯片22，测试发光芯片22设置在基板21上，测试发光芯片22与测试探针23对应连接。当测试探针23获取到像素驱动电路PC的输出电流时，测试发光芯片22有亮度的显示，若测试探针23未获取到像素驱动电路PC的输出电流时，测试发光芯片22没有亮度的显示。通过判断在基板21上设置测试发光芯片22的发光情况，判断通过测试探针23连接的测试焊盘400是否有电流的输入，进而判断与测试焊盘400连接的阵列基板10中的像素驱动电路PC是否正常。实现测试装置20通过设置测试焊盘400完成阵列基板10打件前的检测。
本实施例中，阳极电极输出像素驱动电路的输出电流至测试焊盘，测试装置通过测试焊盘获取像素驱动电路的输出电流，测试装置对输出电流进行检测，实现阵列基板在打件前进行电测，本实施例在阵列基板的测试前制程完成后，将测试探针扎至上述测试焊盘，对像素驱动电路的输出电流进行检测，从而在阵列基板的制程中完成了对像素驱动电路的性能检测，及时发现像素驱动电路不良的阵列基板进行修复或淘汰，而不是在绑定有发光芯片后再进行电测，解决在阵列基板打件后进行电测存在的浪费打件资源的问题，同时也避免了在阵列基板打件后进行电测时不良问题解析难度大的情况。
继续参考图11所示，本发明实施例提供的测试装置20还包括：支撑架24，支撑架24设置于基板21设置有测试探针23的一侧；支撑架24用于在测试探针23压至测试焊盘400时，在测试装置20与阵列基板10之间支撑出设定间隙h；设定间隙h大于或等于测试探针23的高度。
其中，测试装置20还包括支撑架24，并且支撑架24位于靠近阵列基板10一侧，即测试探针23与测试探针23均在基板21的同一侧。支撑架24用于起到支撑的作用，实现测试装置20平稳的放置在阵列基板10上方。
进一步的，在对阵列基板10上方放置测试装置20并对阵列基板10进行测试时，支撑架24与阵列基板10上方膜层接触，同时保证测试探针23压至测试焊盘400处，为了防止测试探针23的长度过长，与测试焊盘400之间产生过大的压力，在测试装置20与阵列基板10之间设定间隙h。具体的，如图11所示，支撑架24的高度即为设定间隙h，测试探针23的高度为h1，测试焊盘400靠近测试探针23并且平行于衬底100一侧的厚度为h2，其中，满足h1＜h≤h1+h2，即设定间隙h大于测试探针23的高度，同时小于等于测试探针23及测试焊盘400顶端部分的高度和，保证测试探针23与测试焊盘400接触，实现测试装置20对阵列基板10的电测。本发明实施例对设定间隙h不做具体的限定。
图12是本发明实施例提供的另一种阵列基板的测试装置的结构示意图，参考图11和图12所示，阵列基板10包括多个像素区A；每个像素区A包括一个像素驱动电路PC、一个测试焊盘400和至少一个阳极电极300；在测试探针23压至测试焊盘400时，测试发光芯片22在阵列基板10的衬底100所在平面内的垂直投影位于对应测试焊盘400所在像素区A。
具体的，阵列基板10包括多个像素区A，测试装置20对每个像素区A进行检测。其中，每个像素区A包括一个像素驱动电路PC、一个测试焊盘400和至少一个阳极电极300，测试装置20的测试探针23通过测试焊盘400和阳极电极300，对每个像素区A中的像素驱动电路PC进行检测。
进一步的，测试装置20通过测试发光芯片22是否发亮判断每个像素区A中的像素驱动电路PC是否正常。阵列基板10包括多个像素区A，测试装置20包括多个测试发光芯片22和测试探针23，每个测试发光芯片22和测试探针23与像素区A一一对应，便于阵列基板10出现问题时解析具体哪个像素区A中像素驱动电路PC出现问题。可选的，如图11所示，测试发光芯片22位于基板21靠近阵列基板一侧，基板21可以为透明材质，便于更直观的观察检阵列基板是否存在坏点。或者，如图12所示，测试发光芯片22位于基板21远离阵列基板一侧，可以直接通过观察测试发光芯片22的发光情况判断阵列基板是否存在坏点情况。进而通过将测试发光芯片22在阵列基板10的衬底100所在平面内的垂直投影设置于对应像素区A，因为测试发光芯片22与对应像素区A中的测试焊盘400对应连接，通过观察发生异常的测试发光芯片22即可获取对应的像素区A，进而判定出现异常的像素驱动电路PC，本实施例提供的方案，可以更加直观的排查阵列基板10异常情况下问题所在，降低解析难度。
基于同一发明构思，本发明实施例还提供了一种显示面板，图13是本发明实施例提供的一种显示面板的结构示意图，如图9和图13所示，显示面板1包括本发明任意实施例提供的阵列基板10，阵列基板10包括成对设置的阳极电极300和阴极电极500。显示面板1还包括：设置于阵列基板10上的发光芯片600；发光芯片600与对应的阳极电极300和阴极电极500电连接；封装层700，设置于发光芯片600远离阵列基板10的一侧。
示例性的，显示面板1包括阵列基板，阵列基板10还包括发光芯片600，通过阵列基板10中像素驱动电路PC驱动发光芯片600发光，实现显示面板1的显示效果。具体的，发光芯片600分别与阵列基板10中的阳极电极300和阴极电极500连接，保证驱动电信号的传输。进一步的，显示面板1还包括封装层700，通过封装层700将阵列基板10封装，保护阵列基板10，从而保证显示面板1的显示效果。
本实施例包括本发明任意实施例提供的阵列基板的技术特征，具备相应技术特征所具备的有益效果，此处不再赘述。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (17)

1.一种阵列基板，其特征在于，包括：衬底；
像素驱动电路层，设置于所述衬底上；所述像素驱动电路层包括多个像素驱动电路；
多个阳极电极；所述阳极电极与对应像素驱动电路的输出端连接；
多个测试焊盘，设置于所述像素驱动电路层远离所述衬底的一侧；所述测试焊盘与对应所述阳极电极连接；
所述测试焊盘用于将对应所述阳极电极输出的所述像素驱动电路的输出电流传输至测试装置以使所述测试装置对所述输出电流进行检测。
2.根据权利要求1所述的阵列基板，其特征在于，还包括：
第一绝缘层，设置于所述阳极电极远离所述衬底的一侧；
第一金属层，设置于所述第一绝缘层远离所述衬底的一侧；
第二绝缘层，设置于所述第一金属层远离所述衬底的一侧；所述第二绝缘层远离所述衬底的一面暴露出所述阳极电极。
3.根据权利要求2所述的阵列基板，其特征在于，
所述第二绝缘层包括有机层和无机层中的至少一层。
4.根据权利要求2所述的阵列基板，其特征在于，
所述测试焊盘设置于所述第二绝缘层远离所述衬底的一侧；所述测试焊盘包括底端部分、顶端部分和连接部分；所述底端部分与对应所述阳极电极连接；所述顶端部分在平行于所述衬底的平面内与所述第二绝缘层至少部分交叠；所述连接部分用于连接所述底端部分和所述顶端部分；所述顶端部分用于与所述测试装置连接。
5.根据权利要求4所述的阵列基板，其特征在于，所述阵列基板包括测试前制程和测试后制程；在所述测试后制程，所述测试焊盘远离所述衬底的一侧还设置有第一油墨层；所述第一油墨层覆盖所述测试焊盘的顶端部分和/或连接部分。
6.根据权利要求2所述的阵列基板，其特征在于，
所述测试焊盘与所述阳极电极同层设置；
所述第二绝缘层远离所述衬底的一面暴露出所述测试焊盘；
所述测试焊盘远离所述衬底的一侧设置有导电填充材料；所述导电填充材料用于与所述测试装置连接。
7.根据权利要求6所述的阵列基板，其特征在于，所述导电填充材料远离所述衬底的一侧高于所述第二绝缘层远离所述衬底的一侧。
8.根据权利要求6所述的阵列基板，其特征在于，所述导电填充材料为银浆。
9.根据权利要求6所述的阵列基板，其特征在于，所述阵列基板包括测试前制程和测试后制程；在所述测试后制程，所述导电填充材料远离所述衬底的一侧还设置有第二油墨层；所述第二油墨层覆盖所述导电填充材料。
10.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板包括多个像素区；
每个所述像素区包括至少一个所述像素驱动电路和至少一个所述阳极电极；
每个所述像素区还包括至少一个所述测试焊盘；所述测试焊盘用于将所在所述像素区的所述像素驱动电路的输出电流传输至所述测试装置。
11.根据权利要求10所述的阵列基板，其特征在于，每个所述像素区包括N个所述阳极电极；N为大于1的整数；每个所述像素区还包括与所述阳极电极一一对应的阴极电极；
在N个所述阳极电极中，第i个所述阳极电极对应的所述阴极电极与第i+1个所述阳极电极连接；i为大于零且小于N的整数；
所述像素区设置的所述测试焊盘与N个所述阳极电极中的第1个所述阳极电极连接。
12.根据权利要求10所述的阵列基板，其特征在于，每个所述像素区包括M个所述阳极电极；M为大于1的整数；每个所述像素区的M个所述阳极电极串联连接；
所述像素区设置的所述测试焊盘与M个所述阳极电极中的一个所述阳极电极连接。
13.根据权利要求2所述的阵列基板，其特征在于，还包括与阳极电极同层设置的第一电源线和第二电源线；所述第一电源线与第一电平端电连接；所述第二电源线与第二电平端电连接；第一电平大于第二电平；
所述第一金属层设置有第三电源线和第四电源线；所述第三电源线与所述第一电源线电连接；所述第四电源线与所述第二电源线电连接；
所述第三电源线在平行于所述衬底的平面内与所述第一电源线至少部分交叠；所述第四电源线在平行于所述衬底的平面内与所述第二电源线至少部分交叠。
14.一种阵列基板的测试装置，其特征在于，适用于对权利要求1-13任一项所述的阵列基板的检测，包括：基板；
所述基板上设置有多个测试发光芯片；所述基板上还设置有与所述测试发光芯片一一对应电连接的测试探针；
所述测试探针与所述阵列基板的测试焊盘一一对应设置，用于在所述阵列基板的测试前制程完成后，将像素驱动电路的输出电流输出至对应的所述测试发光芯片。
15.根据权利要求14所述的阵列基板的测试装置，其特征在于，还包括：支撑架，所述支撑架设置于所述基板设置有所述测试探针的一侧；
所述支撑架用于在所述测试探针压至所述测试焊盘时，在所述测试装置与所述阵列基板之间支撑出设定间隙；所述设定间隙大于或等于所述测试探针的高度。
16.根据权利要求14所述的阵列基板的测试装置，其特征在于，所述阵列基板包括多个像素区；每个所述像素区包括一个像素驱动电路、一个测试焊盘和至少一个阳极电极；
在所述测试探针压至所述测试焊盘时，所述测试发光芯片在所述阵列基板的衬底所在平面内的垂直投影位于对应测试焊盘所在像素区。
17.一种显示面板，其特征在于，包括上述权利要求1-13任一项所述的阵列基板；所述阵列基板包括成对设置的阳极电极和阴极电极；所述显示面板还包括：
设置于所述阵列基板上的发光芯片；所述发光芯片与对应的阳极电极和阴极电极电连接；
封装层，设置于所述发光芯片远离所述阵列基板的一侧。
CN202111673845.3A 2021-12-31 2021-12-31 一种阵列基板及其测试装置、显示面板 Pending CN114400237A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111673845.3A CN114400237A (zh) 2021-12-31 2021-12-31 一种阵列基板及其测试装置、显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111673845.3A CN114400237A (zh) 2021-12-31 2021-12-31 一种阵列基板及其测试装置、显示面板

Publications (1)

Publication Number Publication Date
CN114400237A true CN114400237A (zh) 2022-04-26

Family

ID=81229032

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111673845.3A Pending CN114400237A (zh) 2021-12-31 2021-12-31 一种阵列基板及其测试装置、显示面板

Country Status (1)

Country Link
CN (1) CN114400237A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116093023A (zh) * 2023-04-03 2023-05-09 惠科股份有限公司 显示面板的制备方法、显示面板及显示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116093023A (zh) * 2023-04-03 2023-05-09 惠科股份有限公司 显示面板的制备方法、显示面板及显示装置

Similar Documents

Publication Publication Date Title
CN102735982A (zh) 发光器件检查设备和方法
JPWO2007125778A1 (ja) 太陽電池モジュール評価装置、太陽電池モジュール評価方法、および太陽電池モジュール製造方法
CN102288639B (zh) 应用功率半导体led热阻快速批量筛选装置进行筛选的方法
JPS59134841A (ja) 電子部品へのボンデイングのためのオン・ライン検査方法およびシステム
CN105204198A (zh) 一种显示面板及显示面板测试系统
CN104809970A (zh) 用于检测显示面板的方法
CN114400237A (zh) 一种阵列基板及其测试装置、显示面板
CN101231322A (zh) 集成电路开路/短路的测试连接方法及装置
KR20210077126A (ko) 마이크로 led 패키지의 검사 장치 및 방법
CN1779935A (zh) 导电凸块测试装置与测试方法
CN106054474A (zh) 液晶显示面板及液晶显示面板线路监测方法
CN108649053B (zh) 显示基板及其检测方法、显示面板及显示装置
JP2013057589A (ja) 半導体素子の特性試験装置およびその装置を用いた半導体素子の特性試験方法
CN115036301A (zh) 基板模组和基板模组的制作方法、显示模组
CN113066410B (zh) 线路检测设备及其线路检测方法
CN212625492U (zh) 一种led芯片检测装置
CN101566667B (zh) 一种mos器件的测试方法
CN108074833A (zh) 一种测试薄膜及用于评估薄膜封装性能的治具和测试方法
CN108535660A (zh) 一种电池模块组连接处导通性的检测装置及其检测方法
CN112858864A (zh) 一种对led芯片进行非接触式光电检测的装置及方法
CN1693913A (zh) 测试诊断通过区域阵列集成电路的电通路的方法和设备
CN101876682B (zh) 测试装置
CN115356560B (zh) 一种集成式Micro LED的测试方法
US20190369157A1 (en) Integrated circuit intended for insulation defect detection and having a conductive armature
CN112415419A (zh) Led模组防护胶层检测工具和方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination