JP2004303850A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2004303850A JP2004303850A JP2003093177A JP2003093177A JP2004303850A JP 2004303850 A JP2004303850 A JP 2004303850A JP 2003093177 A JP2003093177 A JP 2003093177A JP 2003093177 A JP2003093177 A JP 2003093177A JP 2004303850 A JP2004303850 A JP 2004303850A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- base substrate
- semiconductor device
- semiconductor element
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Wire Bonding (AREA)
Abstract
【解決手段】ベース基板1の上面に半導体素子2が半田付けされている。下段電極3および上段電極4は、電極インサートケース5と一体的に形成されて保持されている。電極インサートケース5は、接着剤7によりベース基板1に固定され、下段電極3は、半田8によりベース基板1に電気的に接触している。上段電極4は、ボンディングワイヤ9により半導体素子2に電気的に接続されている。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、半導体装置およびその製造方法に係り、特に、電力用半導体モジュールの実装構造およびその実装方法に関する。
【0002】
【従来の技術】
従来より、半導体装置の小型化やその製造工程の簡素化に関する要求は強く、電力用半導体モジュールにおいても例外ではなかった。
電力用半導体モジュールの小型化を図るための一手法としては、例えば、半導体チップの主電流入力領域および主電流出力領域をそのチップの上面および底面に形成し、そのチップを導体パターンの上に配置する構成が知られている。この構成によれば、半導体チップの主電流入力領域または主電流出力領域の一方が半導体モジュール内の導体パターンに直接的に接続されるので、その間の配線が不要になり、モジュールの小型化に寄与する。(例えば、特許文献1、2参照。)
また、パワー半導体モジュールの製造工程の簡素化を図るための手法としては、例えば、半導体チップおよびそれに接続する配線パターンを保護するための樹脂ケースに電極の一部を埋め込んだ(インサートした)構造が知られている。すなわち、この構造によれば、ケースおよび電極が予め一体的に形成されており、その電極がインサートされているケースを基板に取り付けることにより、電極が基板上の所定の領域に電気的に接続されるようになっているので、製造工程が簡単になる。(例えば、特許文献3参照。)
【0003】
【特許文献1】
特開平8−8395号公報(図1、要約、段落0030〜0031など)
【0004】
【特許文献2】
特開昭63−318147号公報(図3、第1ページ)
【0005】
【特許文献3】
特開平2−154457号公報(図1、第2ページ)
【0006】
【発明が解決しようとする課題】
ところが、上述した特許文献1〜3に記載の構造よりも、さらに小型化および製造工程の簡素化を図りたいという要求がある。すなわち、特許文献1〜3に記載の半導体装置は、金属ベース基板上に絶縁層を設け、さらにその上に電極板または金属膜を形成したうえで、その電極板または金属膜に半導体チップを接触させる構造となっているので、さらなる小型化および製造工程の簡素化の可能性が考えられる。
【0007】
さらなる小型化および製造工程の簡素化を図る構造としては、例えば、特許文献1〜3に記載の金属ベース基板を当該半導体装置の主電流の流れる経路として利用する形態が考えられる。この場合、半導体チップは、金属ベース基板に直接的に接触するように配置される。しかし、この構造では、樹脂ケースにインサートされている電極と金属ベース基板との間を電気的に接続するためボンディングワイヤが必要になる。このため、上記電極および金属ベース基板の双方にワイヤボンディングのための領域を形成する必要があり、半導体装置の小型化が十分とはいえない。また、製造工程の面でも、その簡素化が十分とはいえない。
【0008】
本発明は、上述の問題を解決するためになされたものであり、半導体装置の小型化、およびその製造工程の簡素化を図ることを目的とする。
【0009】
【課題を解決するための手段】
本発明の半導体装置は、導電性のベース基板と、一方の面に第1の主電流領域を有するとともに他方の面に第2の主電流領域を有しその第1の主電流領域が上記ベース基板に電気的に接続するようにそのベース基板上に配置された半導体素子と、上記半導体素子を取り囲むようにして上記ベース基板に固定されたケースと、上記ケースと一体的に形成され半田または導電性接着剤により上記ベース基板に電気的に接続された第1の電極と、上記第1の電極から絶縁された状態で上記ケースと一体的に形成され上記半導体素子の第2の主電流領域にボンディングワイヤを介して電気的に接続された第2の電極、を有する。
【0010】
この半導体装置は、半導体素子の第1の主電流領域がベース基板を介して第1の電極に接続され、半導体素子の第2の主電流領域がボンディングワイヤを介して第2の電極に接続される構成であるが、第1の電極とベース基板との間は、半田または導電性接着剤により電気的に接続されている。したがって、ボンディングワイヤの本数が削減されると共に、そのための領域も少なくなるので、半導体装置の小型化が図れる。
【0011】
本発明の半導体装置の製造方法は、導電性のベース基板上に半導体素子を電気的に接触させる第1の工程と、互いに絶縁された第1および第2の電極がインサートされているケースを接着剤を用いて上記ベース基板に固定する第2の工程と、上記第2の工程と同時に上記第1の電極を半田または導電性接着剤を用いて上記ベース基板に電気的に接触させる第3の工程と、上記第2の電極をボンディングワイヤを介して上記半導体素子に電気的に接続する第4の工程、を有する。
【0012】
この方法によれば、第1の電極をベース基板に接触させる工程が、ケースをそのベース基板に固定する工程と同時に行われる。すなわち、第1の電極をベース基板に接触させる工程を他の工程から独立して行う必要はない。したがって、半導体装置の製造に要する工程が削減される。
【0013】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照しながら説明する。
図1は、実施形態の半導体装置の内部構造を示す斜視図である。なお、この半導体装置は、大電流を制御する電力用半導体モジュールである。
【0014】
ベース基板1は、例えば、導電性の金属ベース基板である。なお、ベース基板1の材質は、特に限定されるものではないが、その融点が少なくとも半田の融点よりも十分に高い材質であるものとする。また、ベース基板1は、単なる金属ベースに限定されるものではなく、例えば、金属ベース上に絶縁膜を介して積層される導体薄膜が所要の回路配線パターンに加工されている絶縁放熱基板であってもよい。
【0015】
半導体素子2は、特に限定されるものではないが、例えば、MOSトランジスタが形成された半導体チップである。また、半導体素子2の上面には第1の主電流領域が形成されており、その底面には第2の主電流領域が形成されている。ここで、半導体素子2がMOSトランジスタチップであるものとすると、第1の主電流領域はそのMOSトランジスタのソース領域であり、第2の主電流領域はそのMOSトランジスタのドレイン領域である。そして、この場合、そのMOSトランジスタのドレイン領域が半田等によりベース基板1に電気的に接続されている。
【0016】
下段電極(第1の電極)3および上段電極(第2の電極)4は、当該半導体装置の主電流入力/出力用の電極であり、電極インサートケース5と一体的に形成されている。ここで、下段電極3および上段電極4は、樹脂等の絶縁材6により互いに電気的に絶縁された状態で電極インサートケース5に保持されている。ただし、この絶縁材6は、電極インサートケース5の一部であってもよい。また、下段電極3および上段電極4は、それぞれ、L字形状に折れ曲がっており、絶縁材6を介して互いに重なり合うように設けられている。なお、下段電極3および上段電極4は、半導体素子2がMOSトランジスタチップであるものとすると、それぞれ、ドレイン電極およびソース電極である。
【0017】
電極インサートケース5は、例えば絶縁性の樹脂等により形成されており、半導体素子2を取り囲むようにして、接着剤7によりベース基板1に固定されている。また、下段電極3は、半田8によりベース基板1に電気的に接触している。さらに、上段電極4は、ボンディングワイヤ9により、各半導体素子2のソース領域に電気的に接続している。なお、図1では、半導体素子2に制御信号(例えば、ゲート信号)を与えるための配線等は省略されている。
【0018】
上記構成の半導体装置において、半導体素子2がオン状態であるときは、例えば、上段電極4から入力される電流は、ボンディングワイヤ9、半導体素子2、ベース基板1を介して下段電極3に導かれ、そこから出力されることになる。
図2は、従来の半導体装置の内部構造を示す斜視図である。なお、この半導体装置は、実施形態の半導体装置の効果を説明するための比較対照であって、上述した特許文献1〜3に記載の構造とは異なっている。また、図1および図2において共通して使用されている符号は、同じものを指し示している。
【0019】
従来の半導体装置においては、図2に示すように、下段電極11は、接着剤12によりベース基板1に固定されている。ここで、この接着剤12は、絶縁性の接着剤であり、例えば、電極インサートケース5をベース基板1に固定するための接着剤7と同じものである。また、下段電極11は、ボンディングワイヤ13を介してベース基板1に電気的に接続されている。そして、半導体素子2がオン状態であるときは、例えば、上段電極4から入力される電流は、ボンディングワイヤ9、半導体素子2、ベース基板1、ボンディングワイヤ13を介して下段電極11に導かれ、そこから出力されることになる。
【0020】
図3は、実施形態の半導体装置における効果を説明する図である。図3(a)に示す実施形態の構造と、図3(b)に示す従来の構造とを比較すると、従来の構造では、下段電極11は、絶縁性の接着剤12によりベース基板1に固定されているので、ボンディングワイヤ13によりベース基板1に電気的に接続されている。このため、下段電極11は、図3(b)に示すように、ボンディングワイヤ13を接続するための領域を設ける必要があるので、上段電極4に対して「長さa」だけ突出するように形成しなければならない。同様に、従来の構造では、ベース基板1上にボンディングワイヤ13を接続するための領域を設ける必要があるので、そのための領域として「幅b」を確保する必要がある。
【0021】
これに対して、実施形態の構造では、下段電極3とベース基板1との間は、半田8により直接的に接続されるようになっている。このため、実施形態の構造では、ボンディングワイヤ13が不要であり、「長さa」および「幅b」を確保する必要がない。したがって、実施形態の半導体装置は、従来の半導体装置と比較して、小型化が実現される。
【0022】
図4は、図1に示す実施形態の半導体装置の製造方法を説明する図である。なお、ここでは、本発明に係わる主要な工程(すなわち、ベース基板1の上面に半導体素子2が半田付けされた後の工程)を示すものとする。
ステップS1では、電極インサートケース5をベース基板1に固定するための接着剤7をベース基板1上の対応する領域に塗布する。また、下段電極3をベース基板1に電気的に接触させるための半田8をベース基板1上の対応する領域に設ける。ここで、半田8は、特に限定されるものではなく、ペースト半田であってもよいし、板半田であってもよい。なお、半田8は、必ずしも下段電極3の底面の全面に相当する領域に設ける必要はなく、下段電極3の底面の一部に接触するように設けるようにしてもよい。ただし、ベース基板1と下段電極3との間の電流容量を確保するに十分な面積に半田8が設けられている必要がある。
【0023】
そして、電極インサートケース5が接着剤7に接触し、かつ下段電極3が半田8に接触するように、下段電極3および上段電極4がインサートされた電極インサートケース5がベース基板1上の所定の位置に設定される。
ステップS2では、電極インサートケース5が設定された状態で、熱処理が行われる。ここで、この熱処理は、接着剤7が十分に硬化する温度であって、且つ半田8が十分に融解する温度である。なお、接着剤7の硬化温度および半田8の融点は、同程度(例えば、120〜130℃程度)であるものとする。そして、この熱処理により、接着剤7が硬化し、同時に、半田8が融解する。すなわち、この熱処理により電極インサートケース5がベース基板1に固定される。また、この熱処理により半田8が融解すると、その後、その半田8が固化することにより、下段電極3はベース基板1に電気的に接触した状態になる。
【0024】
なお、半田8としてペースト半田を使用する合は、窒素雰囲気でリフローを行い、板半田を使用する場合は、半田表面の酸化物等を還元するために水素雰囲気でリフローを行うことが望ましい。
ステップS3では、ボンディングワイヤ9を用いて上段電極4と半導体素子2との間を接続する。
【0025】
図5は、図2に示す実施形態の半導体装置の製造方法を説明する図である。ステップS11では、電極インサートケース5をベース基板1に固定するための接着剤7、および下段電極11をベース基板1に固定するための接着剤12をベース基板1上の対応する領域に塗布する。そして、下段電極11および上段電極4がインサートされた電極インサートケース5が所定の位置に設定される。
【0026】
ステップS12では、熱処理により、接着剤7、12を硬化させる。そして、ステップS13において、ボンディングワイヤ9を用いて上段電極4と半導体素子2との間を接続すると共に、ボンディングワイヤ13を用いて下段電極3とベース基板1との間を接続する。
【0027】
ここで、図4に示す実施形態の製造方法と、図5に示す従来の製造方法とを比較すると、実施形態の方法では、ステップS2の熱処理において下段電極3とベース基板1との間が電気的に接続されるので、それらの間をボンディングワイヤ13で接続する工程が不要である。即ち、実施形態の方法によれば、図5に示す従来の方法と比べ、半導体装置の生産に要する工程数を削減でき、その結果、生産時間および生産コストが抑制されることになる。
【0028】
なお、本発明は、上述の実施形態に限定されることなく、更に種々変形して実施することができる。例えば、上述の例では、下段電極3は、半田8によってベース基板1に電気的に接触されているが、半田8のかわりに導電性接着剤を用いてもよい。
【0029】
また、半導体素子2の数や配置、あるいは、電極(下段電極3、上段電極4)の形状は、特に限定されるものではない。
【0030】
【発明の効果】
本発明によれば、半導体装置の小型化およびその生産コストの抑制を図ることができる。
【図面の簡単な説明】
【図1】実施形態の半導体装置の内部構造を示す斜視図である。
【図2】従来の半導体装置の内部構造を示す斜視図である。
【図3】実施形態の半導体装置における効果を説明する図である。
【図4】図1に示す実施形態の半導体装置の製造方法を説明する図である。
【図5】図2に示す従来の半導体装置の製造方法を説明する図である。
【符号の説明】
1 ベース基板
2 半導体素子
3 下段電極(第1の電極)
4 上段電極(第2の電極)
5 電極インサートケース(ケース)
7 接着剤
8 半田
9 ボンディングワイヤ
Claims (2)
- 導電性のベース基板と、
一方の面に第1の主電流領域を有するとともに、他方の面に第2の主電流領域を有し、その第1の主電流領域が上記ベース基板に電気的に接続するようにそのベース基板上に配置された半導体素子と、
上記半導体素子を取り囲むようにして上記ベース基板に固定されたケースと、
上記ケースと一体的に形成され、半田または導電性接着剤により上記ベース基板に電気的に接続された第1の電極と、
上記第1の電極から絶縁された状態で上記ケースと一体的に形成され、上記半導体素子の第2の主電流領域にボンディングワイヤを介して電気的に接続された第2の電極、
を有することを特徴とする半導体装置。 - 導電性のベース基板上に半導体素子を電気的に接触させる第1の工程と、
互いに絶縁された第1および第2の電極がインサートされているケースを接着剤を用いて上記ベース基板に固定する第2の工程と、
上記第2の工程と同時に、上記第1の電極を半田または導電性接着剤を用いて上記ベース基板に電気的に接触させる第3の工程と、
上記第2の電極をボンディングワイヤを介して上記半導体素子に電気的に接続する第4の工程、
を有することを特長とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003093177A JP2004303850A (ja) | 2003-03-31 | 2003-03-31 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003093177A JP2004303850A (ja) | 2003-03-31 | 2003-03-31 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004303850A true JP2004303850A (ja) | 2004-10-28 |
Family
ID=33406036
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003093177A Pending JP2004303850A (ja) | 2003-03-31 | 2003-03-31 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004303850A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024090278A1 (ja) * | 2022-10-27 | 2024-05-02 | 三菱電機株式会社 | 半導体装置、電力変換装置および半導体装置の製造方法 |
-
2003
- 2003-03-31 JP JP2003093177A patent/JP2004303850A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024090278A1 (ja) * | 2022-10-27 | 2024-05-02 | 三菱電機株式会社 | 半導体装置、電力変換装置および半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7898080B2 (en) | Power semiconductor device comprising a semiconductor chip stack and method for producing the same | |
US7687903B2 (en) | Power module and method of fabricating the same | |
JP3960230B2 (ja) | 半導体モジュールおよびその製造方法並びにスイッチング電源装置 | |
JP2002217363A (ja) | 電力制御系電子回路装置及びその製造方法 | |
JP2004319991A (ja) | パワー半導体モジュール | |
KR950024311A (ko) | 얇은 회로기판과 반도체 장치가 접합되어 있는 열전도성 지지부재를 갖춘 전자 패키지 | |
JP2004200677A (ja) | パワー半導体モジュールのためのケーシング | |
JPH1174433A (ja) | 半導体装置 | |
JP2012212712A (ja) | 半導体装置の実装構造及び半導体装置の実装方法 | |
JP2008294219A (ja) | 半導体装置及びその製造方法 | |
JP2011086821A (ja) | 半導体装置およびその製造方法 | |
US6664629B2 (en) | Semiconductor device | |
CN111354709B (zh) | 半导体装置及其制造方法 | |
JP2004303850A (ja) | 半導体装置およびその製造方法 | |
JP2004349300A (ja) | 半導体装置及びその製造方法 | |
JP2009224529A (ja) | 半導体装置およびその製造方法 | |
US20240194576A1 (en) | Power module for a vehicle | |
JP4150508B2 (ja) | 電力用半導体装置 | |
JP3048707B2 (ja) | 混成集積回路 | |
JP2879503B2 (ja) | 面実装型電子回路装置 | |
JP2000323646A (ja) | 絶縁材料ケース及び半導体装置 | |
US7601560B2 (en) | Method for producing an electronic circuit | |
US20220336429A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
JP2015005664A (ja) | 電子部品およびその製造方法 | |
JP2000261120A (ja) | 半導体装置の実装構造及びそれを用いた電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050830 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060403 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071127 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080123 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080304 |