WO2006050690A2 - Elektronisches bauteil und verfahren zur herstellung des elektronischen bauteils - Google Patents

Elektronisches bauteil und verfahren zur herstellung des elektronischen bauteils Download PDF

Info

Publication number
WO2006050690A2
WO2006050690A2 PCT/DE2005/001921 DE2005001921W WO2006050690A2 WO 2006050690 A2 WO2006050690 A2 WO 2006050690A2 DE 2005001921 W DE2005001921 W DE 2005001921W WO 2006050690 A2 WO2006050690 A2 WO 2006050690A2
Authority
WO
WIPO (PCT)
Prior art keywords
layer
electronic component
adhesion promoter
solder
thickness
Prior art date
Application number
PCT/DE2005/001921
Other languages
English (en)
French (fr)
Other versions
WO2006050690A3 (de
Inventor
Jochen Dangelmaier
Donald Fowlkes
Volker GÜNGERICH
Henrik Hoyer
Stefan Paulus
Martin Petz
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Publication of WO2006050690A2 publication Critical patent/WO2006050690A2/de
Publication of WO2006050690A3 publication Critical patent/WO2006050690A3/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/16315—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/166—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Definitions

  • the present invention relates to an electronic component, in particular a high-frequency power module, having a plastic walls and a metal frame having housing frame, wherein the plastic walls and the metal frame are connected via a solder joint.
  • the invention further relates to a method for producing a solder connection between a thermoset component and a metal part.
  • High-frequency power modules are often housed in cavity housings made of ceramic due to the high heat development and high-frequency properties.
  • ceramic cavity housings are expensive and expensive to manufacture.
  • Other materials which can also be used in conjunction with the high-frequency properties of the module to be accommodated in the housing would, as already mentioned, be plastic materials such as thermoplastics or thermosetting plastics. Duroplastics would be particularly suitable because they do not soften due to their stable after the curing process structure when heated in contrast to thermoplastics.
  • the cavity housing also metallic components, for. As metal frame in the foot area, which must be adherent and tightly connected to the plastic walls, and this connection must also withstand the loads that act on wire bonding with ultrasound on the component and thus also on the connection point.
  • an electronic component in particular a high-frequency power module, has the following features: a cavity housing with a housing frame with plastic walls, a metal housing bottom with at least one chip island, at least one semiconductor chip arranged on the chip island, wherein the
  • Plastic walls are made of a thermosetting plastic and have surfaces that are connected to surfaces of the metal housing bottom via a solder joint.
  • thermosets have, on account of their stable structure after curing, the properties desired for the high-frequency application and temperature ranges of the application.
  • thermoplastic In contrast to the thermoplastic They are temperature and dimensionally stable and generally withstand higher loads.
  • thermoplastic resins are inexpensive and easy to process or process.
  • the Duroplastwandept of the housing could be easily produced either as a molding compound or by injection molding.
  • solder joint according to the invention between the Duroplastwan ⁇ and the housing bottom of the electronic component generates a strong bond, which is more reliable than a conventional adhesive bond. Also, the solder joint, which is produced in particular by means of soft soldering, is stable over a relatively high temperature range and long-term reliable than the hinge connection known from the prior art between plastic part and metal part.
  • the surfaces of the plastic walls connected to the surfaces of the metal frame have a solderable layer structure with a first adhesion promoter layer, which comprises Cr.
  • the layer structure further comprises a second adhesion promoter layer which comprises Cu. It is particularly preferred if the soldered connection is produced by soft soldering.
  • the layer structure further comprises a diffusion barrier layer which comprises Ni or a Ni alloy.
  • the layer structure preferably has a solder layer comprising Sn.
  • solder layer can also have other materials; For example, it is also possible to use gold-tin solder.
  • the first adhesion promoter layer preferably has a thickness of 0.05 ⁇ m, and the second adhesion promoter layer has a thickness of 0.5-1 ⁇ m.
  • the diffusion barrier has a thickness of 1.0 ⁇ m and the solder layer has a thickness of 1.0 ⁇ m.
  • thermoset or the KunststoffStoffWandungen the Ge housing frame of the electronic component are made of at least one of these materials. But it can also be any Liehe other thermosets such.
  • KMC 180-7 molding compound from Shin-Etsu
  • the method according to the invention for producing a solder joint between a thermoset component and a metal part comprises the following steps: cleaning a surface of the thermoset component provided for the solder connection; Preparing the surface of the thermoset component for metallization by means of a plasma pretreatment; Metallizing the surface of the thermoset component, wherein a layer structure with at least one first adhesion promoter layer and at least one solder layer is produced.
  • the solderable layer structure on the thermoset component creates a tight and tight connection.
  • the solder joint is more reliable than an adhesive bond. It is also, as already mentioned, stable over a larger temperature range. Furthermore, so provided solder joint provides a stiff
  • the process time for producing the compound is in the range of seconds compared with up to 1.5 hours curing temperature of an adhesive.
  • the soldering process is identical to a chip mounting process, so that both assembly processes can be carried out in parallel and thus the assembly time and thus the costs can be reduced.
  • the surface of the thermoset component is cleaned in the cleaning step with alcohol.
  • thermosetting component is carried out by means of glow discharge.
  • the plasma pre-treatment of the surface of the thermoset component is carried out by means of metal ion treatment.
  • the metallization step is carried out by means of a highly active PVD process.
  • the solder layer is applied galvanically. This is off Cost reasons advantageous, especially when layer thicknesses of tens of microns are required.
  • Particularly preferred here is a vacuum arc process.
  • the first primer layer comprises Cr, and the first primer layer is applied in a thickness of 0.05 ⁇ m.
  • the solder layer comprises Sn and is applied in a thickness of 0.5-1 ⁇ m.
  • At least one diffusion barrier layer is applied over the first adhesion promoter layer and / or second adhesion promoter layer.
  • the second adhesion promoter layer preferably comprises Cu and is applied in a thickness of 0.5 to 1.0 ⁇ m.
  • FIG. 1 shows a schematic cross section through an electronic component with a cavity housing according to FIG.
  • FIG. 2 shows a schematic cross section through an electronic component with a cavity housing according to the invention
  • FIGS. 3 a, b, c show a schematic cross section through layer structures according to the invention.
  • Figure 4 shows a schematic cross section through the device construction, which is used for a vacuum arc process.
  • FIG. 1 shows a schematic cross section through an electronic component 1 with a cavity housing 3.
  • the cavity housing 3 has a housing frame 4 which is open at the top and at the bottom.
  • a cavity enclosed by the housing frame 4 is surrounded by plastic walls 5, wherein in the foot region of the plastic walls 5 a metal frame 6 is arranged, which adjoins the foot frame 22 of the housing frame 4 with its upper side 7.
  • the cavity housing 3 is closed at the bottom by a metallic housing bottom 9 which is formed here as a heat sink 16 Aus ⁇ .
  • the housing bottom 9 is connected via a Lötfuge 15 with the back 38 of the metal frame 6.
  • the metal frame 6 has anchoring elements 14, which are designed as a dovetail, so that a positive anchoring of the metal frame 6 in the foot region 22 of the plastic walls 5 is present.
  • the housing bottom 9 three chip islands 10 are arranged, which consist of a gold coating, while the Gerissause ⁇ bottom 9 is made of a copper alloy.
  • the silicon of the semiconductor chips 11 forms a eutectic alloy during application under correspondingly high temperatures, so that the semiconductor chips 11 are securely connected to the housing bottom 9 and when soldering the housing base 9 to the metal frame 6 on the chip islands 10 remain fixed.
  • the anchor elements 14 ensure that when soldering the housing bottom 9 to the metal frame 6, the metal frame 6 does not come off the plastic walls 5.
  • the housing bottom 9 has a metal base 17, which together with the thickness of the chip island 10 has a height h which is dimensioned such that the thickness d of the semiconductor chips 11 plus the height H of the metal base 17 reaches the level n of the flat conductor 18.
  • the electronic component 1 with the high-frequency power module 2 in the cavity 25 is closed off at the top by a housing cover 26 which is formed from a copper or nickel alloy or thermoplastic / or duroplastic / or ceramic and with a step-shaped projection 20 of the housing frame 4 is in intervention. Due to the metallic design of the housing cover 26 as well as of the housing bottom 9, the high-frequency power module 2 is shielded against electrical outer stray fields.
  • FIG. 2 shows a schematic cross section through an electronic component 1 with a cavity housing 3 according to the invention.
  • the housing frame 4 plastic walls 5, which are made of a thermosetting plastic.
  • the foot region 22 of the housing frame 4 is coated with a solderable layer structure 8, by way of which the metallic housing bottom 9 can be soldered to the foot region 22 in an adhesive and temperature-stable manner.
  • FIGS. 3 a to c show a schematic cross section through various layer structures according to the invention.
  • the first layer which is applied directly to the thermoset of the plastic wall 5 in the foot region 22 of the housing frame 4 (see FIG. 2), is a first adhesion promoter layer 13 of Cr.
  • the solder layer 30, which in this case consists of Sn, applied.
  • the thickness of the first adhesion promoter layer 13 is 0.05 ⁇ m and the thickness of the solder layer 30 is 1.0 ⁇ m.
  • the second example of a layer structure according to the invention as shown in FIG. 3 b, three layers 13, 28 and 30 are applied to the surface 36 of the foot region 22 of the housing frame 4 (see FIG. 2).
  • the first layer which in turn is in direct contact with the thermosetting plastic, is the first adhesion promoter layer 13.
  • Affixed thereto is a second adhesion promoter layer 28 made of Cu.
  • a solder layer 30 made of Sn is applied to this second adhesion promoter layer 28.
  • first adhesion promoter layer 13 which is in direct contact with the thermoplastic
  • second adhesion promoter layer 28 which is overlaid by a diffusion barrier layer 29.
  • solder layer 30 is then applied.
  • the first adhesion promoter layer 13 consists of Cr
  • the second adhesion promoter layer 28 consists
  • the Ni diffusion barrier layer 29 serves as a barrier for the Cu of the second adhesion promoter layer 28.
  • the solder layer 30 is again made of Sn.
  • the plastic so the thermoset, see ver ⁇ with a solderable layer structure.
  • the thermoset components 31 are subjected to a preprocessing, which is carried out as follows: First, the thermoset component surface is chemically cleaned. In particular, cleaning with alcohol is suitable. Then, the thermoset members 31 are installed in a vacuum chamber. When the working pressure is reached, a plasma pretreatment occurs. This takes place immediately before the start of the coating. For this purpose, primarily glow discharges (normal glow discharge or arc enhanced glow discharge (AEGD) with different plasma gases are used.) Another possibility is the metal ion treatment of the thermoset components 31. High-energy metal ions are used for cleaning and activating the substrate surface.
  • AEGD arc enhanced glow discharge
  • thermoset component surfaces are formed, which is carried out with metals according to the desired solderable layer structure 8.
  • the vacuum arc process verwen ⁇ be used.
  • FIG. 4 shows a schematic cross section through the device structure used for the vacuum arc process.
  • the device construction comprises: a gas inlet 32, an evaporator 33, a bias source 35 and a vacuum system 34.
  • the thermoplastic components 31 are inserted into a vapor deposition chamber in the sample chamber and vapor-deposited there.
  • the evaporator 33 cathode of the arc discharge
  • the cathode material is vaporized by an arc discharge and ionized.
  • the metal plasma produced in this way is used to coat the samples. Possible coating materials are: Cr, Cu, Ni, Sn, NiV7.
  • the advantage of this method is that the coating material is completely ionized. This can u. a. very dense layers with very good adhesion to the substrate, in this case on the Duroplastteil 31, are generated.
  • solder layer 30 which consists for example of tin, can then be enhanced by a galvanic Ver ⁇ drive.
  • thermoset components 31 provided with a layer structure produced according to the method described above are therefore readily solderable to metal parts, so that a permanently adherent bond is provided.

Abstract

Ein elektronisches Bauteil (1), insbesondere ein Hochfrequenz-Leistungsmodul (2) hat ein Hohlraumgehäuse (3) mit einem Gehäuserahmen (4) mit Kunststoffwandungen (5) und einem metallischen Gehäuseboden (9) mit mindestens einer Chipinsel (10) und mindestens einen auf der Chipinsel (10) angeordneten Halbleiterchip (11), wobei die Kunststoffwandungen (5) aus einem Duroplast hergestellt sind und Oberflächen (36) aufweisen, die mit Oberflächen (37) des metallischen Gehäusebodens (9) über eine Lötverbindung verbunden sind.

Description

Beschreibung
Elektronisches Bauteil und Verfahren zur Herstellung des e- lektronischen Bauteils
Die vorliegende Erfindung betrifft ein elektronisches Bau¬ teil, insbesondere ein Hochfrequenz-Leistungsmodul, mit einem Kunststoffwandungen und einen Metallrahmen aufweisenden Ge¬ häuserahmen, wobei die Kunststoffwandungen und der Metallrah- raen über eine Lötverbindung verbunden sind. Die vorliegende
Erfindung betrifft weiterhin ein Verfahren zum Herstellen ei¬ ner Lötverbindung zwischen einem Duroplastbauteil und einem Metallteil.
Elektronische Bauteile, insbesondere Hochfrequenz- Leistungsmodule werden aufgrund der hohen Wärmeentwicklung und der Hochfrequenz-Eigenschaften häufig in Hohlraumgehäusen aus Keramik untergebracht. Darüber hinaus ist es im Stand der Technik bekannt, Hochleistungsmodule vollständig in einer Kunststoffmasse einzubetten, wobei deren Hochleistungshalb¬ leiterchip auf einer Chipinsel angeordnet ist, von der min¬ destens eine Oberfläche eine Außenwand des Gehäuses bildet, die durch die Umgebung gekühlt werden kann.
Hohlraumgehäuse aus Keramik sind jedoch in der Fertigung auf¬ wendig und teuer. Andere Materialien, die auch in Verbindung mit den Hochfrequenz-Eigenschaften des in dem Gehäuse unter¬ zubringenden Moduls verwendet werden können, wären, wie be¬ reits erwähnt, Kunststoffmaterialien wie Thermoplaste oder Duroplaste. Duroplaste wären besonders geeignet, da sie auf¬ grund ihrer nach dem Aushärtungsprozess stabilen Struktur bei Erwärmung im Gegensatz zu Thermoplasten nicht aufweichen. Jedoch weisen die Hohlraumgehäuse auch metallische Bauteile auf, z. B. Metallrahmen in deren Fußbereich, die mit den Kunststoffwandungen haftfest und dicht verbunden werden müs¬ sen, wobei diese Verbindung auch den Belastungen standhalten muss, die beim Wire-Bonden mit Ultraschall auf das Bauteil und somit auch auf die Verbindungsstelle einwirken.
Daher ist es die Aufgabe der vorliegenden Erfindung, ein e- lektronisches Bauteil, welches ohne größeren herstellungs- technischen Aufwand sowie kostengünstig hergestellt werden kann und dabei den Anforderungen, die an ein Hochfrequenz- Leistungsmodul gestellt werden, standhält sowie ein entspre¬ chendes Verfahren vorzusehen.
Diese Aufgabe wird durch ein elektronischen Bauteil mit den Merkmalen gemäß Anspruch 1 sowie durch ein Verfahren mit den Merkmalen gemäß Anspruch 12 gelöst. Vorteilhafte Weiterbil¬ dungen sind in den abhängigen Ansprüchen definiert.
Erfindungsgemäß bereitgestellt wird demnach ein elektroni¬ sches Bauteil, insbesondere ein Hochfrequenz-Leistungsmodul, das folgende Merkmale aufweist: ein Hohlraumgehäuse mit einem Gehäuserahmen mit Kunststoffwandungen, einem metallischen Ge¬ häuseboden mit mindestens einer Chipinsel, mindestens einen auf der Chipinsel angeordneten Halbleiterchip, wobei die
Kunststoffwandungen aus einem Duroplast hergestellt sind und Oberflächen aufweisen, die mit Oberflächen des metallischen Gehäusebodens über eine LötVerbindung verbunden sind. •
Wie eingangs bereits erwähnt, weisen Duroplaste aufgrund ih¬ rer stabilen Struktur nach dem Aushärten die für die Hochfre¬ quenz-Anwendung und Temperaturbereiche der Anwendung ge¬ wünschten Eigenschaften auf. Im Gegensatz zu den Thermoplas- ten sind sie temperatur- und formstabil und halten im allge¬ meinen auch höheren Belastungen stand. Weiterhin sind Du¬ roplaste im Gegensatz zu Keramiken kostengünstig und einfach zu be- bzw. verarbeiten. Z. B. könnten die Duroplastwandungen des Gehäuses einfach entweder als Pressmassen oder auch im Spritzgießverfahren hergestellt werden.
Die erfindungsgemäße Lötverbindung zwischen den Duroplastwan¬ dungen und dem Gehäuseboden des elektronischen Bauteils er- zeugt eine haftfeste Verbindung, die zuverlässiger ist als eine herkömmliche Klebeverbindung. Auch ist die Lötverbin¬ dung, welche insbesondere mittels Weichlöten hergestellt wird, in einem größeren Temperaturbereich stabil und Langzeit zuverlässiger als die aus dem Stand der Technik bekannte KIe- beverbindung zwischen Kunststoffteil und Metallteil.
Gemäß einer bevorzugten Ausführungsform der Erfindung weisen die mit den Oberflächen des Metallrahmens verbundenen Ober¬ flächen der Kunststoffwandungen einen lötfähigen Schichtauf- bau mit einer ersten Haftvermittlerschicht, welche Cr um- fasst, auf.
Vorzugsweise weist der Schichtaufbau weiterhin eine zweite Haftvermittlerschicht, welche Cu umfasst, auf. Es ist beson- ders bevorzugt, wenn die Lötverbindung durch Weichlöten her¬ gestellt ist.
Es ist besonders vorteilhaft, wenn der Schichtaufbau weiter¬ hin eine Diffusionsbarriereschicht aufweist, welche Ni oder eine Ni-Legierung umfasst.
Darüber hinaus weist der Schichtaufbau vorzugsweise eine Lot¬ schicht auf, welche Sn umfasst. Die Lotschicht kann aber auch andere Materialien aufweisen; es kann beispielsweise auch Gold-Zinn-Lot eingesetzt werden.
In dem Fall, wo Cu als Haftvermittlerschicht verwendet wird, ist es jedoch auch möglich, die Cu-Schicht gleichzeitig als Lotschicht zu verwenden.
Vorzugsweise weist die erste Haftvermittlerschicht eine Dicke von 0,05 μm auf, und die zweite Haftvermittlerschicht weist eine Dicke von 0,5 - 1 μm auf.
Es ist vorteilhaft, wenn die Diffusionsbarriere eine Dicke von 1,0 μm und die Lotschicht eine Dicke von 1,0 μm aufweist.
Besonders bevorzugt sind die Ausführungsformen, bei denen als Duroplast Bakelit, Polyurethan, Melaminharz, Phenolharz oder Epoxidharz verwendet ist bzw. die KunstStoffWandungen des Ge¬ häuserahmens des elektronischen Bauteils aus zumindest einem dieser Materialien hergestellt sind. Es können aber auch jeg- liehe andere Duroplaste wie z. B. KMC 180-7 (= Pressmasse der Firma Shin-Etsu) verwendet werden.
Das erfindungsgemäße Verfahren zum Herstellen einer Lötver¬ bindung zwischen einem Duroplastbauteil und einem Metallteil umfasst die folgenden Schritte: Reinigen einer für die Löt¬ verbindung vorgesehenen Oberfläche des Duroplastbauteils; Vorbereiten der Oberfläche des Duroplastbauteils zur Metalli¬ sierung mittels einer Plasmavorbehandlung; Metallisieren der Oberfläche des Duroplastbauteils, wobei ein Schichtaufbau mit zumindest einer ersten Haftvermittlerschicht und zumindest einer Lotschicht erzeugt wird. Der lötfähige Schichtaufbau auf dem Duroplastbauteil erzeugt eine haftfeste und dichte Verbindung. Die Lötverbindung ist zuverlässiger als eine Klebeverbindung. Sie ist auch, wie be¬ reits erwähnt, über einen größeren Temperaturbereich stabil. Weiterhin bietet so vorgesehene Lötverbindung eine steife
Verbindung zwischen Kunststoff und Metall, wie sie beispiels¬ weise zum Wire-Bonden mit Ultraschall notwendig ist. Die Pro¬ zesszeit zur Herstellung der Verbindung liegt darüber hinaus im Sekundenbereich verglichen mit bis zu 1,5 Stunden Aushär- tetemperatur eines Klebers. Weiterhin ist der Lötprozess i- dentisch mit einem Chipmontageprozess, so dass beide Montage¬ prozesse parallel durchgeführt werden können und damit die Montagezeit und somit die Kosten reduziert werden können.
Gemäß einem bevorzugten Ausführungsbeispiels des Verfahrens wird die Oberfläche des Duroplastbauteils in dem Reinigungs¬ schritt mit Alkohol gereinigt.
Weiterhin ist es bevorzugt, wenn die Plasmavorbehandlung der Oberfläche des Duroplastbauteils mittels Glimmentladung durchgeführt wird.
In einem anderen bevorzugten Äusführungsbeispiel wird die Plasmavorbehandlung der Oberfläche des Duroplastbauteils mit- tels Metallionenbehandlung durchgeführt.
Darüber hinaus ist es vorteilhaft, wenn der Metallisierungs¬ schritt mittels eines hochaktiven PVD-Verfahrens durchgeführt wird.
Gemäß einer anderen bevorzugten Ausführungsform der Erfindung wird die Lotschicht galvanisch aufgebracht wird. Dies ist aus Kostengründen vorteilhaft, besonders wenn Schichtdicken von einigen zehn Mikrometer erforderlich sind.
Besonders bevorzugt ist hierbei ein Vakuumbogenverfahren.
Vorzugsweise umfasst die erste Haftvermittlerschicht Cr, und die erste HaftvermittlerSchicht wird in einer Dicke von 0,05 μm aufgebracht.
In einem weiteren bevorzugten Ausführungsbeispiel des Verfah¬ rens umfasst die Lotschicht Sn und wird in einer Dicke von 0,5 - 1 μm aufgebracht.
Es ist weiterhin vorteilhaft, wen über der ersten Haftver- mittlerschicht eine zweite Haftvermittlerschicht aufgebracht wird.
Besonders von Vorteil ist bei dem Verfahren, wenn über der ersten Haftvermittlerschicht und/oder zweiten Haftvermittler- schicht weiterhin zumindest eine Diffusionsbarriereschicht aufgebracht wird.
Vorzugsweise umfasst die zweite Haftvermittlerschicht Cu und wird in einer Dicke von 0,5 bis 1,0 μm aufgebracht.
Die Erfindung wird anhand der Zeichnung näher beschrieben. In der Zeichnung zeigt
Figur 1 einen schematischen Querschnitt durch ein elektro- nisches Bauteil mit einem Hohlraumgehäuse gemäß dem
Stand der Technik; Figur 2 einen schematischen Querschnitt durch ein elektro¬ nisches Bauteil mit einem Hohlraumgehäuse gemäß der Erfindung;
Figuren 3 a, b, c einen schematischen Querschnitt durch er¬ findungsgemäße Schichtaufbauten;
Figur 4 einen schematischen Querschnitt durch den Geräte¬ aufbau, der für ein Vakuumbogenverfahren verwendet wird.
Figur 1 zeigt einen schematischen Querschnitt durch ein e- lektronisches Bauteil 1 mit einem Hohlraumgehäuse 3. Das Hohlraumgehäuse 3 weist einen nach oben und unten offenen Ge- häuserahmen 4 auf. Ein von dem Gehäuserahmen 4 umschlossener Hohlraum wird von Kunststoffwandungen 5 umgeben, wobei in ei¬ nem Fußbereich der Kunststoffwandungen 5 ein Metallrahmen 6 angeordnet ist, der sich mit seiner Oberseite 7 an den Fußbe¬ reich 22 des Gehäuserahmens 4 anschließt.
Das Hohlraumgehäuse 3 wird nach unten von einem metallischen Gehäuseboden 9 abgeschlossen der hier als Wärmesenke 16 aus¬ gebildet ist. Der Gehäuseboden 9 ist über eine Lötfuge 15 mit der Rückseite 38 des Metallrahmens 6 verbunden. Der Metall- rahmen 6 weist Ankerelemente 14 auf, die als Schwalbenschwanz ausgestaltet sind, so dass eine formschlüssige Verankerung des Metallrahmens 6 im Fußbereich 22 der Kunststoffwandungen 5 vorhanden ist.
Flachleiter 18, die gleichzeitig mit den Ankerelementen 14 in den KunststoffWandungen 5 eingebettet sind, weisen jeweils einen Außenabschnitt 24, einen in den Kunststoff eingebette¬ ten Mittenabschnitt 21 und einen auf einem stufenförmigen An- satz 20 des Gehäuserahmens 4 angeordneten Innenabschnitt 19 auf.
Auf dem Gehäuseboden 9 sind drei Chipinseln 10 angeordnet, die aus einer Goldbeschichtung bestehen, während der Gehäuse¬ boden 9 aus einer Kupferlegierung hergestellt ist. Mit dieser Goldbeschichtung der Chipinseln 10 bildet das Silicium der Halbleiterchips 11 beim Aufbringen unter entsprechend hohen Temperaturen eine eutektische Legierung, so dass die Halblei- terchips 11 sicher mit dem Gehäuseboden 9 verbunden .sind und beim Anlöten des Gehäusebodens 9 an den Metallrahmen 6 auf den Chipinseln 10 fixiert bleiben. ■
Die Ankerelemente 14 sorgen dafür, dass beim Anlöten des Ge- häusebodens 9 an den Metallrahmen 6 sich der Metallrahmen 6 nicht von den KunststoffWandungen 5 löst.
Das Verbinden der Flachleiter 18 mit Kontaktflächen 27 auf aktiven Oberseiten 12 der Halbleiterchips 11 erfolgt über mehrere Hundert parallel geschaltete Bonddrähte einerseits zwischen den Innenabschnitten 19 der Flachleiter 18 und Kon¬ taktflächen 27 und andererseits zwischen Kontaktflächen 27 der Halbleiterchips 11 untereinander. Elektrische Verbindun¬ gen 23 werden auch durch gebondete Flachleiterbänder reali- siert.
Um ein Bonden auf möglichst gleichem Niveau n zu ermöglichen, weist der Gehäuseboden 9 einen Metallsockel 17 auf, der zu¬ sammen mit der Dicke der Chipinsel 10 eine Höhe h aufweist, die derart bemessen ist, dass die Dicke d der Halbleiterchips 11 plus der Höhe h des Metallsockels 17 das Niveau n der Flachleiter 18 erreicht. Damit lassen sich die elektrischen Verbindungen 23 in einer einzigen Bondebene durchführen. Das elektronische Bauteil 1 mit dem Hochfrequenz- Leistungsmodul 2 im Hohlraum 25 ist durch einen Gehäusedeckel 26 nach oben abgeschlossen, der aus einer Kupfer- oder Ni- ckellegierung oder Thermoplast/oder Duroplast/oder Keramik ausgebildet ist und mit einem stufenförmigen Ansatz 20 des Gehäuserahmens 4 in eingriff steht. Durch die metallische Ausführung des Gehäusedeckels 26 als auch des Gehäusebodens 9 wird das Hochfrequenz-Leistungsmodul 2 gegen elektrische äu- ßere Streufelder abgeschirmt.
Figur 2 zeigt einen schematischen Querschnitt durch ein e- lektronisches Bauteil 1 mit einem Hohlraumgehäuse 3 gemäß der Erfindung. Hier weist der Gehäuserahmen 4 KunststoffWandungen 5 auf, die aus einem Duroplast hergestellt sind. Der Fußbe¬ reich 22 des Gehäuserahmens 4 ist mit einem lötfähigen Schichtaufbau 8 beschichtet, über welchen der metallische Ge¬ häuseboden 9 mit dem Fußbereich 22 haftfest und temperatur¬ stabil verlötet werden kann.
Der im Stand der Technik vorgesehene Metallrahmen 6, der über Ankerelemente 14 mit den Kunststoffwandungen 5 verbunden ist (siehe Figur 1) , um wiederum mit dem metallischen Gehäusebo¬ den 9 verlötet zu werden kann entfallen. Es wäre jedoch auch möglich einen Metallrahmen 6 vorzusehen, der auf die gleiche Art und Weise wie der Gehäuseboden 9 mit dem Fußbereich 22 der Kunststoffwandungen 5 verlötet wird. Jegliche Ankerele¬ mente 14 wären dann überflüssig, da eine ausreichende Verbin¬ dung der Bauteile 9 und 4, bzw. einer Oberfläche 36 der Kunststoffwandungen 5 des Gehäuserahmens 4 mit einer Oberflä¬ che 37 des metallischen Gehäusebodens 9 über die Lötstelle erfolgt. Figuren 3 a bis c zeigen einen schematischen Querschnitt durch verschiedene erfindungsgemäße Schichtaufbauten. Figur 3 a zeigt einen Schichtaufbau 8 mit lediglich zwei Schichten, die auf der Oberfläche 36 des Fußbereichs 22 des Gehäuserah- mens 4 aufgebracht sind. Hierbei ist die erste Schicht, die direkt auf den Duroplast der Kunststoffwandung 5 im Fußbe¬ reich 22 des Gehäuserahmens 4 (siehe Figur 2) aufgebracht ist, eine erste Haftvermittlerschicht 13 aus Cr. Direkt auf der ersten Haftvermittlerschicht 13 ist die Lotschicht 30, welche in diesem Fall aus Sn besteht, aufgebracht.
Die Dicke der ersten Haftvermittlerschicht 13 beträgt 0,05 μm und die Dicke der Lotschicht 30 beträgt 1,0 μm.
Im zweiten Beispiel eines erfindungsgemäßen Schichtaufbaus, wie er in Figur 3 b dargestellt ist, sind drei Schichten 13, 28 und 30 auf der Oberfläche 36 des Fußbereichs 22 des Gehäu¬ serahmens 4 (siehe Figur 2) aufgebracht. Die erste Schicht, die wiederum in direktem Kontakt mit dem Duroplast steht, ist die erste Haftvermittlerschicht 13. Darauf aufgebracht befin¬ det sich eine zweite Haftvermittlerschicht 28 aus Cu. Auf dieser zweiten Haftvermittlerschicht 28 ist wiederum eine Lotschicht 30 aus Sn aufgetragen.
Im dritten Beispiel eines erfindungsgemäßen Schichtaufbaus, wie er in Figur 3 c dargestellt ist, sind vier Schichten ü- bereinander aufgetragen worden. Die unterste, mit dem Du¬ roplast in direktem Kontakt stehende Schicht ist wiederum ei¬ ne erste Haftvermittlerschicht 13. Darüber befindet sich eine zweite Haftvermittlerschicht 28, welche von einer Diffusions¬ barriereschicht 29 überlagert wird. Darüber ist dann noch die Lotschicht 30 aufgebracht. Die erste Haftvermittlerschicht 13 besteht aus Cr, die zweite Haftvermittlerschicht 28 besteht aus Cu und dient zur Adhäsion des darüber abgelagerten Ni der Diffusionsbarriereschicht 29. Die Ni-Diffusionsbarriere- schicht 29 dient als Barriere für das Cu der zweiten Haftver¬ mittlerschicht 28. Die Lotschicht 30 ist wiederum aus Sn her- gestellt.
Die besten Resultate bezüglich der Haftfestigkeit der Lötver¬ bindung zwischen Duroplast und Metall zeigen sich, wenn zu¬ mindest eine Schicht des lötfähigen Schichtaufbaus 8 aus Cu besteht. Weiterhin wird eine prozesssichere Lötbarkeit dann erzielt, wenn die Schichtdicke des lötfähigen Schichtaufbaus 8 einige zehn Mikrometer aufweist.
Gemäß dem erfindungsgemäßen Verfahren wird der Kunststoff, also der Duroplast, mit einem lötfähigen Schichtaufbau 8 ver¬ sehen. Die Duroplastbauteile 31 werden dabei einer Vorberei¬ tung unterzogen, die wie folgt ausgeführt wird: Zunächst wird die Duroplastbauteiloberfläche chemisch gereinigt. Insbeson¬ dere eignet sich eine Reinigung mit Alkohol. Dann werden die Duroplastbauteile 31 in eine Vakuumkammer eingebaut. Wenn der Arbeitsdruck erreicht ist, erfolgt eine Plasma-Vorbehandlung. Diese findet unmittelbar vor Beginn der Beschichtung statt. Hierzu werden vorwiegend Glimmentladungen (normale Glimment¬ ladung oder arc enhanced glow discharge (AEGD) mit verschie- denen Plasmagasen verwendet. Eine andere Möglichkeit ist die Metallionenbehandlung der Duroplastbauteile 31. Dabei werden hochenergetische Metallionen zur Reinigung und Aktivierung der Substratoberfläche genutzt.
Darauf folgend wird die Metallisierung der Duroplast Bauteil- Oberflächen vorgenommen, welche mit Metallen entsprechend dem gewünschten lötfähigen Schichtaufbau 8 durchgeführt wird. Als Beschichtungsverfahren kann das Vakuumbogenverfahren verwen¬ det werden.
Figur 4 zeigt einen schematischen Querschnitt durch den Gerä- teaufbau, der für das Vakuumbogenverfahren verwendet wird.
Der Geräteaufbau umfasst: einen Gaseinlass 32, einen Verdamp¬ fer 33, eine Bias-Quelle 35 und ein Vakuumsystem 34. Die Du¬ roplastbauteile 31 werden in einem dafür vorgesehenen Halter in die Probenkammer eingesetzt und dort bedampft. Am Verdamp- fer 33 (Kathode der Bogenentladung) wird durch eine Bogenent- ladung das Kathodenmaterial verdampft und ionisiert. Das so produzierte Metallplasma wird zur Beschichtung der Proben ge¬ nutzt. Mögliche Beschichtungsmaterialien sind: Cr, Cu, Ni, Sn, NiV7.
Der Vorteil dieses Verfahrens liegt darin, dass das Beschich- tungsmaterial vollständig ionisiert vorliegt. Dadurch können u. a. sehr dichte Schichten bei sehr guter Haftung auf dem Substrat, hier also auf dem Duroplastteil 31, erzeugt werden.
Das Aufbringen einer Lotschicht 30, welche beispielsweise aus Zinn besteht, kann anschließend durch ein galvanisches Ver¬ fahren verstärkt werden.
Die mit einem gemäß dem oben beschriebenen Verfahren herge¬ stellten Schichtaufbau versehenen Duroplastbauteile 31 sind dadurch gut mit Metallteilen verlötbar, so dass eine dauer¬ haft haftfeste Verbindung vorgesehen wird.

Claims

Patentansprüche
1. Elektronisches Bauteil (1), insbesondere Hochfrequenz- Leistungsmodul (2), das folgende Merkmale aufweist: - ein Hohlraumgehäuse (3) mit
- einem Gehäuserahmen (4) mit KunststoffWandungen (5),
- einem metallischen Gehäuseboden (9) mit mindes¬ tens einer Chipinsel (10) , - mindestens einen auf der Chipinsel (10) angeordneten Halbleiterchip (11), dadurch gekennzeichnet , dass die KunststoffWandungen (5) aus einem Duroplast herge¬ stellt sind und Oberflächen (36) aufweisen, die mit O- berflächen (37) des metallischen Gehäusebodens (9) über eine Lötverbindung verbunden sind.
2. Elektronisches Bauteil (1) nach Anspruch 1, dadurch gekennzeichnet , dass die mit den Oberflächen (37) des Gehäusebodens (9) ver¬ bundenen Oberflächen (36) der Kunststoffwandungen (5) einen lötfähigen Schichtaufbau (8) mit einer ersten Haftvermittlerschicht (13), welche Cr, NiCr, Ti und/oder Zn umfasst, aufweisen.
3. Elektronisches Bauteil (1) nach Anspruch 2, dadurch gekennzeichnet , dass der Schichtaufbau (8) eine zweite Haftvermittlerschicht (28), welche Cu, Pt und/oder Pd umfasst, aufweist.
4. Elektronisches Bauteil (1) nach Anspruch 3, dadurch gekennzeichnet , dass die Lötverbindung durch Weichlöten hergestellt ist.
5. Elektronisches Bauteil (1) nach einem der vorherigen An¬ sprüche, dadurch gekennzeichnet , dass der Schichtaufbau (8) weiterhin eine Diffusionsbarriere¬ schicht (29) aufweist, welche Ni oder eine Ni-Legierung (z.B. NiCr, NiPd, NiPt) und/oder Ti, TiN, TiO2 und/oder SiO2 umfasst.
6. Elektronisches Bauteil (1) nach einem der vorherigen An¬ sprüche, dadurch gekennzeichnet ,- dass der Schichtaufbau (8) weiterhin eine Lotschicht (30) aufweist, welche Sn bzw. Sn-Legierungen wie AnSn oder SnAg umfasst.
7. Elektronisches Bauteil (1) nach einem der Ansprüche 2 bis 6, dadurch gekennzeichnet , dass die erste Haftvermittlerschicht (13) eine Dicke von 0,02 - 0,2 μm aufweist.
8. Elektronisches Bauteil nach einem der Ansprüche 3 bis 7, dadurch gekennzeichnet, dass und die zweite Haftvermittlerschicht (28) eine Dicke von 0,02 - 1 μm aufweist.
9. Elektronisches Bauteil (1) nach einem der Ansprüche 5 bis 8, dadurch gekennzeichnet , dass die Diffusionsbarriereschicht (29) eine Dicke von 0,2 - 2 μm aufweist.
10. Elektronisches Bauteil (1) nach einem der Ansprüche 6 bis 9, dadurch gekennzeichnet , dass die Lotschicht (30) eine Dicke von 0,5 - 4 μm aufweist.
11. Elektronisches Bauteil (1) nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet , dass die Kunststoffwandungen (5) aus Bakelit, Polyurethan, Melaminharz, Phenolharz oder Epoxidharz aufweisen.
12. Verfahren zum Herstellen einer Lötverbindung zwischen einem Duroplastbauteil (31) und einem Metallteil, welches die folgenden Schritte umfasst: - Reinigen einer für die Lötverbindung vorgesehenen O- berfläche (36) des Duroplastbauteils (31) ; - Vorbereiten der Oberfläche (36) des Duroplastbauteils (31) zur Metallisierung mittels einer Plasmavorbehand¬ lung; - Metallisieren der Oberfläche (36) des Duroplastbau¬ teils (31), wobei ein Schichtaufbau mit zumindest einer ersten Haftvermittlerschicht (13) und zumindest einer Lotschicht (30) erzeugt wird.
13. Verfahren nach Anspruch 12, bei welchem die Oberfläche
(36) des Duroplastbauteils (31) in dem Reinigungsschritt mit Alkohol gereinigt wird.
14. Verfahren nach Anspruch 12 oder 13, bei welchem die Plasmavorbehandlung der Oberfläche (36) des Du¬ roplastbauteils (31) mittels Glimmentladung durchgeführt wird.
15. Verfahren nach Anspruch 12 oder 13, bei welchem die Plasmavorbehandlung der Oberfläche (36) des Du¬ roplastbauteils (31) mittels Metallionenbehandlung durchgeführt wird.
16. Verfahren nach einem der vorherigen Ansprüche, bei wel¬ chem der Metallisierungsschritt mittels eines hochakti¬ ven PVD-Verfahrens durchgeführt wird.
17. Verfahren nach einem der Ansprüche 12 bis 15, bei wel¬ chem die Lotschicht (30) galvanisch aufgebracht wird.
18. Verfahren nach Anspruch 16, bei welchem das PVD- Verfahren ein Vakuumbogenverfahren ist.
19. Verfahren nach einem der vorherigen Ansprüche, bei wel¬ chem die erste Haftvermittlerschicht (13) Cr umfasst, und bei welchem die erste Haftvermittlerschicht (13) in einer Dicke von 0,0 - 0,2 μm aufgebracht wird.
20. Verfahren nach einem der vorherigen Ansprüche, bei wel¬ chem die Lotschicht (30) Sn umfasst, und bei welchem die LotSchicht (30) in einer Dicke von 0,5 - 4 μm aufge¬ bracht wird.
21. Verfahren nach einem der vorherigen Ansprüche, bei wel¬ chem über der ersten Haftvermittlerschicht (13) eine zweite Haftvermittlerschicht (28) aufgebracht wird.
22. Verfahren nach Anspruch 21, bei welchem über der ersten Haftvermittlerschicht (13) und/oder zweiten Haftvermitt¬ lerschicht (28) weiterhin zumindest eine Diffusionsbar¬ riereschicht (29) aufgebracht wird.
23. Verfahren nach Anspruch 21 oder 22, bei welchem die zweite Haftvermittlerschicht (28) Cu umfasst, und bei welchem die zweite Haftvermittlerschicht (28) in einer Dicke von 0,02 bis 1,0 μm aufgebracht wird.
PCT/DE2005/001921 2004-11-11 2005-10-26 Elektronisches bauteil und verfahren zur herstellung des elektronischen bauteils WO2006050690A2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102004054597.9A DE102004054597B4 (de) 2004-11-11 2004-11-11 Elektronisches Bauteil und Verfahren zum Herstellen eines elektronischen Bauteils
DE102004054597.9 2004-11-11

Publications (2)

Publication Number Publication Date
WO2006050690A2 true WO2006050690A2 (de) 2006-05-18
WO2006050690A3 WO2006050690A3 (de) 2006-08-31

Family

ID=35559329

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2005/001921 WO2006050690A2 (de) 2004-11-11 2005-10-26 Elektronisches bauteil und verfahren zur herstellung des elektronischen bauteils

Country Status (2)

Country Link
DE (1) DE102004054597B4 (de)
WO (1) WO2006050690A2 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6107362B2 (ja) * 2013-04-18 2017-04-05 富士電機株式会社 半導体装置の製造方法及び半導体装置
US9768077B1 (en) 2016-06-02 2017-09-19 International Business Machines Corporation Low resistance dual liner contacts for Fin Field-Effect Transistors (FinFETs)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0215557A2 (de) * 1985-09-13 1987-03-25 Gould Inc. Kupfer-Chrom-Polyimid-Verbundwerkstoffe
EP0386458A1 (de) * 1989-03-04 1990-09-12 Oerlikon-Contraves AG Verfahren zum Herstellen von Dünnschichtschaltungen mit Zinnstrukturen
WO1996027282A1 (en) * 1995-03-02 1996-09-06 Circuit Components Incorporated A low cost, high performance package for microwave circuits in the up to 90 ghz frequency range using bga i/o rf port format and ceramic substrate technology
US20030178718A1 (en) * 2001-11-05 2003-09-25 Ehly Jonathan P. Hermetically enhanced plastic package for microelectronics and manufacturing process
WO2004073013A2 (de) * 2003-02-13 2004-08-26 Infineon Technologies Ag Elektronisches bauteil mit halbleiterchip und verfahren zur herstellung desselben

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3407480A1 (de) * 1984-02-29 1985-09-05 Siemens AG, 1000 Berlin und 8000 München Elektrisches oberflaechenwellenfilter
DE19718177A1 (de) * 1997-04-29 1998-11-05 Fraunhofer Ges Forschung Verfahren zur Aufrauhung von Kunststoffen
DE10060571A1 (de) * 2000-12-06 2002-06-20 Bosch Gmbh Robert Präpolymer und daraus hergestelltes dielektrisches Material

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0215557A2 (de) * 1985-09-13 1987-03-25 Gould Inc. Kupfer-Chrom-Polyimid-Verbundwerkstoffe
EP0386458A1 (de) * 1989-03-04 1990-09-12 Oerlikon-Contraves AG Verfahren zum Herstellen von Dünnschichtschaltungen mit Zinnstrukturen
WO1996027282A1 (en) * 1995-03-02 1996-09-06 Circuit Components Incorporated A low cost, high performance package for microwave circuits in the up to 90 ghz frequency range using bga i/o rf port format and ceramic substrate technology
US20030178718A1 (en) * 2001-11-05 2003-09-25 Ehly Jonathan P. Hermetically enhanced plastic package for microelectronics and manufacturing process
WO2004073013A2 (de) * 2003-02-13 2004-08-26 Infineon Technologies Ag Elektronisches bauteil mit halbleiterchip und verfahren zur herstellung desselben

Also Published As

Publication number Publication date
WO2006050690A3 (de) 2006-08-31
DE102004054597B4 (de) 2019-07-25
DE102004054597A1 (de) 2006-05-24

Similar Documents

Publication Publication Date Title
DE10164502B4 (de) Verfahren zur hermetischen Verkapselung eines Bauelements
DE102005047856B4 (de) Halbleiterbauteil mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten, Systemträger zur Aufnahme der Halbleiterbauteilkomponenten und Verfahren zur Herstellung des Systemträgers und von Halbleiterbauteilen
DE10223035A1 (de) Elektronisches Bauteil mit Hohlraumgehäuse, insbesondere Hochfrequenz-Leistungsmodul
DE60131712T2 (de) Radiofrequenzmodul mit elastische Oberflächenwellenelemente enhaltenden Bauelementen und Verfahren zur Herstellung derselben
DE102011076886A1 (de) Leistungshalbleitervorrichtung
DE10031204A1 (de) Systemträger für Halbleiterchips und elektronische Bauteile sowie Herstellungsverfahren für einen Systemträger und für elektronische Bauteile
DE102007025992A1 (de) Verfahren zur Herstellung eines MEMS-Packages
WO2010048926A1 (de) Trägerkörper für ein halbleiterbauelement, halbleiterbauelement und verfahren zur herstellung eines trägerkörpers
DE102013102541A1 (de) Elektronisches Bauteil, Verfahren zu dessen Herstellung und Leiterplatte mit elektronischem Bauteil
WO2017016953A1 (de) Verfahren zur herstellung eines bauelements und ein bauelement
DE102016212506A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102019100896A1 (de) Halbleitervorrichtungen mit haftvermittelnden Strukturen und Verfahren zu ihrer Herstellung
EP0868779A1 (de) Elektronisches bauelement, insbesondere mit akustischen oberflächenwellen arbeitendes bauelement - ofw-bauelement
WO2017016945A1 (de) Halbleiterbauelement und dessen herstellungsverfahren
DE102005006281B4 (de) Hochfrequenzleistungsbauteil mit Goldbeschichtungen und Verfahren zur Herstellung desselben
EP1595287B1 (de) Elektronisches bauteil mit halbleiterchip und verfahren zur herstellung desselben
WO2006050690A2 (de) Elektronisches bauteil und verfahren zur herstellung des elektronischen bauteils
DE4338706A1 (de) Mehrschicht-Substrat
DE102012206362A1 (de) Schaltungsanordnung zur thermisch leitfähigen Chipmontage und Herstellungsverfahren
DE19731424C1 (de) Verfahren zum Einbetten von metallischen Leitern mikroelektronischer Bauelemente in eine Kunststoffmasse
EP2327095B1 (de) Halbleiteranordnung sowie verfahren zum herstellen einer halbleiteranordnung
WO1997023949A1 (de) Elektrisches bauelement, insbesondere mit akustischen oberflächenwellen arbeitendes bauelement - ofw-bauelement - sowie ein verfahren zu dessen herstellung
DE19749987A1 (de) Gehäuse für Halbleiterbauelemente, insbesondere für Leistungsbauelemente
DE19729677B4 (de) Gehäuse für Halbleiterbauelemente, insbesondere für Leistungshalbleiterbauelemente
WO2003100854A2 (de) Elektronisches bauelement-modul und verfahren zu dessen herstellung

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KM KP KR KZ LC LK LR LS LT LU LV LY MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 05814174

Country of ref document: EP

Kind code of ref document: A2

122 Ep: pct application non-entry in european phase

Ref document number: 05814174

Country of ref document: EP

Kind code of ref document: A2