DE102019100896A1 - Halbleitervorrichtungen mit haftvermittelnden Strukturen und Verfahren zu ihrer Herstellung - Google Patents

Halbleitervorrichtungen mit haftvermittelnden Strukturen und Verfahren zu ihrer Herstellung Download PDF

Info

Publication number
DE102019100896A1
DE102019100896A1 DE102019100896.4A DE102019100896A DE102019100896A1 DE 102019100896 A1 DE102019100896 A1 DE 102019100896A1 DE 102019100896 A DE102019100896 A DE 102019100896A DE 102019100896 A1 DE102019100896 A1 DE 102019100896A1
Authority
DE
Germany
Prior art keywords
electrically conductive
recess
encapsulation material
adhesion
conductive material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102019100896.4A
Other languages
English (en)
Inventor
Irmgard Escher-Pöppel
Thorsten Scharf
Catharina Wille
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102019100896.4A priority Critical patent/DE102019100896A1/de
Priority to US16/690,984 priority patent/US20200227312A1/en
Publication of DE102019100896A1 publication Critical patent/DE102019100896A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Ein Verfahren beinhaltet ein Ausbilden einer Aussparung in einem elektrisch isolierenden Verkapselungsmaterial, wobei das Verkapselungsmaterial einen Halbleiterchip mindestens teilweise verkapselt. Das Verfahren beinhaltet ferner ein Ausbilden einer haftvermittelnden Struktur in der Aussparung. Das Verfahren beinhaltet ferner ein Spritzen eines elektrisch leitfähigen Materials in die Aussparung, wobei die haftvermittelnde Struktur dazu ausgelegt ist, eine Haftung zwischen dem gespritzten elektrisch leitfähigen Material und dem Verkapselungsmaterial bereitzustellen.

Description

  • TECHNISCHES FELD
  • Die vorliegende Offenbarung betrifft im Allgemeinen Halbleitertechnologie. Insbesondere betrifft die vorliegende Offenbarung Halbleitervorrichtungen mit haftvermittelnden Strukturen und Verfahren zu ihrer Herstellung.
  • HINTERGRUND
  • Die Größe von Halbleitervorrichtungen wird kontinuierlich verringert, um wettbewerbsfähige Kosten- und Leistungsziele zu erreichen. Für Leistungsvorrichtungen kann es bestimmte Einschränkungen geben, da hohe Ströme bei immer kleineren Abmessungen verarbeitet werden müssen. So kann beispielsweise eine Drain-Elektrode einer Leistungschip-Rückseite an einen Leiterrahmen gelötet sein, während eine Source-Elektrode einer Leistungschip-Vorderseite an einen Metallclip gelötet sein kann. Eine solche Anordnung kann zu langen Leitungspfaden und hohen elektrischen Widerständen sowie zu einem erhöhten Aufwand zur Kühlung der Vorrichtung führen. Die Hersteller von Halbleitervorrichtungen sind ständig bestrebt, ihre Produkte und Verfahren zu deren Herstellung zu verbessern. Daher kann es wünschenswert sein, Verfahren zur Herstellung von Halbleitervorrichtungen zu entwickeln, die eine verbesserte und kosteneffiziente Herstellung der Vorrichtungen ermöglichen und die sich insbesondere für die Herstellung von Leistungsvorrichtungen eignen.
  • KURZDARSTELLUNG
  • Ein Aspekt der vorliegenden Offenbarung betrifft ein Verfahren. Das Verfahren umfasst ein Ausbilden einer Aussparung in einem elektrisch isolierenden Verkapselungsmaterial, wobei das Verkapselungsmaterial einen Halbleiterchip mindestens teilweise verkapselt. Das Verfahren umfasst ferner ein Ausbilden einer haftvermittelnden Struktur in der Aussparung. Das Verfahren umfasst ferner ein Spritzen (oder Sprühen) eines elektrisch leitfähigen Materials in die Aussparung, wobei die haftvermittelnde Struktur dazu ausgelegt ist, eine Haftung zwischen dem gespritzten elektrisch leitfähigen Material und dem Verkapselungsmaterial bereitzustellen.
  • Ein weiterer Aspekt der vorliegenden Offenbarung betrifft eine Halbleitervorrichtung. Die Halbleitervorrichtung umfasst einen Halbleiterchip. Die Halbleitervorrichtung umfasst ferner ein elektrisch isolierendes Verkapselungsmaterial, das den Halbleiterchip mindestens teilweise verkapselt. Die Halbleitervorrichtung umfasst ferner eine in dem Verkapselungsmaterial angeordnete Aussparung. Die Halbleitervorrichtung umfasst ferner ein gespritztes elektrisch leitfähiges Material, das in der Aussparung angeordnet ist. Das Verfahren umfasst ferner eine haftvermittelnde Struktur, die in der Aussparung angeordnet und dazu ausgelegt ist, eine Haftung zwischen dem gespritzten elektrisch leitfähigen Material und dem Verkapselungsmaterial bereitzustellen.
  • Figurenliste
  • Die beigefügten Zeichnungen dienen dem besseren Verständnis der Aspekte und sind in diese Beschreibung integriert und bilden einen Teil davon. Die Zeichnungen veranschaulichen Aspekte und dienen zusammen mit der Beschreibung dazu, Prinzipien von Aspekten zu erklären. Andere Aspekte und viele der beabsichtigten Vorteile von Aspekten werden leicht erkannt, da sie durch Bezugnahme auf die folgende detaillierte Beschreibung besser verstanden werden. Die Elemente der Zeichnungen müssen nicht notwendigerweise relativ zueinander skaliert sein. Gleiche Bezugszeichen können entsprechende ähnliche Teile bezeichnen.
    • 1 enthält die 1A bis 1C, die schematisch eine Querschnittsseitenansicht eines Verfahrens zur Herstellung einer Halbleitervorrichtung 100 gemäß der Offenbarung darstellen.
    • 2 veranschaulicht schematisch eine Querschnittsseitenansicht einer Halbleitervorrichtung 200 gemäß der Offenbarung.
    • 3 veranschaulicht schematisch eine Querschnittsseitenansicht einer haftvermittelnden Struktur einer Halbleitervorrichtung 300 gemäß der Offenbarung.
    • 4 veranschaulicht schematisch eine Querschnittsseitenansicht einer haftvermittelnden Struktur einer Halbleitervorrichtung 400 gemäß der Offenbarung.
    • 5 veranschaulicht schematisch eine Querschnittsseitenansicht einer haftvermittelnden Struktur einer Halbleitervorrichtung 500 gemäß der Offenbarung.
    • 6 enthält die 6A bis 6C, die schematisch eine Querschnittsseitenansicht eines Verfahrens zur Herstellung einer Halbleitervorrichtung 600 gemäß der Offenbarung darstellen.
    • 7 veranschaulicht schematisch eine Querschnittsseitenansicht einer Halbleitervorrichtung 700 gemäß der Offenbarung.
    • 8 veranschaulicht schematisch eine Querschnittsseitenansicht einer Halbleitervorrichtung 800 gemäß der Offenbarung.
    • 9 veranschaulicht schematisch eine Querschnittsseitenansicht einer Halbleitervorrichtung 900 gemäß der Offenbarung.
    • 10 veranschaulicht ein Flussdiagramm eines Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß der Offenbarung.
    • 11 veranschaulicht schematisch eine Anordnung 1100 zur Anwendung einer Kaltgasspritztechnik.
    • 12 veranschaulicht schematisch eine Überschalldüse 1200, die einen Gasstrom mit Teilchen bereitstellt, die auf einem Ziel abgeschieden werden sollen.
    • 13 ist ein Spannungs-Temperatur-Diagramm, das eine Temperaturabhängigkeit einer Spannung veranschaulicht, die in Kupferschichten auftreten kann, die nach verschiedenen Abscheideverfahren hergestellt werden.
  • BESCHREIBUNG VON AUSFÜHRUNGSFORMEN
  • In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen verwiesen, in denen zur Veranschaulichung bestimmte Aspekte dargestellt sind, in denen die Offenbarung praktiziert werden kann. In diesem Zusammenhang kann Richtungsterminologie wie „oben“, „unten“, „vorne“, „hinten“, usw. in Bezug auf die Ausrichtung der beschriebenen Figuren verwendet werden. Da Komponenten der beschriebenen Vorrichtungen in verschiedenen Ausrichtungen angeordnet sein können, kann die Richtungsterminologie zur Veranschaulichung verwendet werden und ist in keiner Weise einschränkend. Andere Aspekte können genutzt werden und strukturelle oder logische Änderungen können vorgenommen werden, ohne vom Konzept der vorliegenden Offenbarung abzuweichen. Die folgende detaillierte Beschreibung ist daher nicht in einem einschränkenden Sinne zu verstehen, und das Konzept der vorliegenden Offenbarung wird durch die beigefügten Ansprüche definiert.
  • 1 enthält die 1A bis 1C, die schematisch eine Querschnittsseitenansicht eines Verfahrens zur Herstellung einer Halbleitervorrichtung 100 gemäß der Offenbarung darstellen. Das Verfahren der 1 ist allgemein dargestellt, um Aspekte der Offenbarung qualitativ zu beschreiben. Das Verfahren kann weitere Aspekte beinhalten, die aus Gründen der Einfachheit nicht dargestellt sind. So kann beispielsweise das Verfahren um jeden der Aspekte erweitert werden, die in Verbindung mit anderen Verfahren und Vorrichtungen gemäß der Offenbarung beschrieben sind.
  • In 1A wird in einem elektrisch isolierenden Verkapselungsmaterial 4 eine Aussparung 2 ausgebildet, wobei das Verkapselungsmaterial 4 einen Halbleiterchip 6 mindestens teilweise verkapselt. Im Beispiel der 1A kann das Verkapselungsmaterial 4 die Unterseite und die Seitenflächen des Halbleiterchips 6 bedecken. In weiteren Beispielen kann das Verkapselungsmaterial 4 nur die Seitenflächen des Halbleiterchips 6 oder zusätzlich die Oberseite des Halbleiterchips 6 bedecken. Im Beispiel der 1A kann die Aussparung 2 einen beispielhaften rechteckigen Querschnitt aufweisen. In weiteren Beispielen kann die Form der Aussparung 2 unterschiedlich sein (siehe z.B. 3 und 4).
  • In 1B wird in der Aussparung 2 eine haftvermittelnde Struktur 8 ausgebildet. Im Beispiel der 1B kann die haftvermittelnde Struktur 8 an den Seitenwänden der Aussparung 2 angeordnet sein. In weiteren Beispielen kann die haftvermittelnde Struktur 8 zusätzlich oder ausschließlich den Boden der Aussparung 2 bedecken. Die haftvermittelnde Struktur 8 kann einer bestimmtem Oberflächenstruktur einer oder mehrerer Oberflächen der Aussparung 2 entsprechen (siehe z.B. 3 und 4). Alternativ oder zusätzlich kann die haftvermittelnde Struktur 8 einer Materialstruktur entsprechen, wie z.B. einer haftvermittelnden Materialschicht (siehe z.B. 5).
  • In 1C wird ein elektrisch leitfähiges Material 10 in die Aussparung 2 gespritzt (oder gesprüht) (siehe Pfeile), wobei die haftvermittelnde Struktur 8 dazu ausgelegt ist, eine Haftung zwischen dem gespritzten elektrisch leitfähigen Material 10 und dem Verkapselungsmaterial 4 bereitzustellen. Die haftvermittelnde Struktur 8 kann somit eine adhäsive Funktion aufweisen, ähnlich z.B. einem Dübel oder adhäsivem Material.
  • Das Beispiel der 1 veranschaulicht nur einen Halbleiterchip 6, der in das Verkapselungsmaterial 4 eingebettet ist. Es ist zu beachten, dass das Verfahren der 1 in Bezug auf mehrere solcher Anordnungen parallel durchgeführt werden kann. So können beispielsweise die Handlungen eines Verfahrens gemäß der Offenbarung auf Waferebene durchgeführt werden. Insbesondere können die hergestellten Halbleitervorrichtungen Teil eines rekonfigurierten Wafers sein und basierend auf einer eWLB (embedded wafer level ball grid array)-Technik hergestellt werden. Durch Anwenden einer zusätzlichen Dicing-Handlung kann der rekonfigurierte Wafer in mehreren Halbleitervorrichtungen gemäß der Offenbarung vereinzelt werden.
  • Der Halbleiterchip 6 kann integrierte Schaltungen, passive elektronische Komponenten, aktive elektronische Komponenten, usw. beinhalten. Im Allgemeinen können die integrierten Schaltungen als logisch integrierte Schaltungen, analoge integrierte Schaltungen, „mixed-signal“ integrierte Schaltungen, leistungsintegrierte Schaltungen, usw. designed sein. In einem Beispiel kann der Halbleiterchip 6 aus einem elementaren Halbleitermaterial, zum Beispiel Si, usw. hergestellt werden. In einem weiteren Beispiel kann der Halbleiterchip 6 aus einem Verbindungshalbleitermaterial hergestellt werden, zum Beispiel GaN, SiC, SiGe, GaAs, usw. Insbesondere kann der Halbleiterchip 6 einen oder mehrere Leistungshalbleiter beinhalten. Leistungshalbleiterchips können als Dioden, Leistungs-MOSFETs (Metal Oxide Semiconductor Field Effect Transistors), IGBTs (Insulated Gate Bipolar Transistors), JFETs (Junction Gate Field Effect Transistors), HEMTs (High Electron Mobility Transistors), Super-Junction-Vorrichtungen, Leistungs-Bipolartransistoren, usw. ausgelegt werden. Leistungshalbleiterchips können von vertikalem oder lateralem Typ sein.
  • Das Verkapselungsmaterial 4 kann mindestens eines von einem Epoxid, einem gefüllten Epoxid, einem glasfasergefüllten Epoxid, einem glasfasergefüllten Polymer, einem Imid, einem gefüllten oder ungefüllten thermoplastischen Polymermaterial, einem gefüllten oder ungefüllten duroplastischen Polymermaterial, einer gefüllten oder ungefüllten Polymermischung, einem wärmehärtbaren Material, einem Thermoplastmaterial, einer Moldverbindung, einem Laminatmaterial, usw. beinhalten oder daraus bestehen. Zur Herstellung des Verkapselungsmaterials 4 können verschiedene Techniken verwendet werden, zum Beispiel mindestens eines von Formpressen (compression molding), Spritzgießen (injection molding), Pulverformen (powder molding), Flüssigformen (liquid molding), Laminieren, usw. Ein „gefülltes“ Verkapselungsmaterial kann mindestens eines von Füllstoffteilchen und Füllstofffasern beinhalten wie unten diskutiert.
  • Gemäß einer Ausführungsform kann das Spritzen des elektrisch leitfähigen Materials 10 mindestens eines von Kaltgasspritzen (cold gas spraying) und Plasmastaubspritzen (plasma dust spraying) des elektrisch leitfähigen Materials 10 beinhalten. Kaltgasspritzen und Plasmastaubspritzen können Beschichtungsverfahren entsprechen, bei denen feste (Pulver-)Teilchen des elektrisch leitfähigen Materials 10 beschleunigt werden können. Die beschleunigten Teilchen können auf Oberflächen der Aussparung 2 treffen, wodurch sie sich plastisch verformen und an den Zieloberflächen haften. Eine beispielhafte Anordnung zum Anwenden einer Kaltgasspritztechnik und ihre Funktionsweise werden im Zusammenhang mit den 11 und 12 diskutiert.
  • Gemäß einer Ausführungsform kann das gespritzte Material 10 mindestens eines von Kupfer, Aluminium, Eisen, Nickel, Legierungen davon, Bronze, Messing beinhalten. Allgemeiner gesagt, kann das gespritzte Material 10 ein Metall oder eine Metalllegierung beinhalten oder daraus hergestellt sein, die die gewünschten Materialeigenschaften bereitstellt. Insbesondere kann das gespritzte Material 10 dazu ausgelegt sein, mindestens eines von einer verbesserten elektrischen und thermischen Leitfähigkeit bereitzustellen. Darüber hinaus kann das gespritzte Material 10 dazu ausgelegt sein, bestimmte magnetische Eigenschaften bereitzustellen, wie z.B. ein ferromagnetisches Material.
  • Gemäß einer Ausführungsform kann das Ausbilden der Aussparung 2 ein Anwenden von mindestens einem von einem Ätzprozess und einem Laserprozess auf das Verkapselungsmaterial 4 beinhalten. Darüber hinaus kann das Ausbilden der haftvermittelnden Struktur 8 ein Aufrauen einer Seitenwand der Aussparung 2 durch das mindestens eine von dem Ätzprozess und dem Laserprozess beinhalten. Der Ätzprozess kann auf einer Nassätztechnik oder einer Trockenätztechnik basieren. Ein Trockenätzprozess kann insbesondere auf einem Plasmaätzverfahren unter Verwendung eines Plasmas basieren, wie z.B. Reaktives Ionenätzen, Tiefreaktives Ionenätzen, Ionenstrahlätzen, usw. Der Laserprozess kann z.B. auf einer Laserbohrtechnik basieren. Nach dem Durchführen des Ätzprozesses und/oder des Laserprozesses können eine oder mehrere Oberflächen der Aussparung 2 eine aufgeraute Oberflächenstruktur erhalten haben.
  • Gemäß einer Ausführungsform kann das Aufrauen der Seitenwand ein Ausbilden von mindestens einem von Rundzacken (scallops) und Hinterschneidungen (undercuts) an der Seitenwand beinhalten. Ein Beispiel für eine aufgeraute Seitenwand mit einer rundgezackten (oder wellenförmigen) (scalloped) Struktur ist in Verbindung mit 4 gezeigt und diskutiert. Eine Seitenwand mit Rundzacken (oder Wellen) kann beispielsweise durch Anwenden eines Laserbohrprozesses auf ein Substrat mit Füllstofffasern, insbesondere Glasfasern, erhalten werden. Ein Beispiel für eine aufgeraute Seitenwand mit Hinterschneidungen ist in Verbindung mit 3 dargestellt und diskutiert. Eine Seitenwand mit Hinterschneidungen kann z.B. durch Anwenden eines Ätzprozesses auf eine Moldverbindung mit Siliziumoxid-Füllstoffteilchen erhalten werden.
  • Gemäß einer Ausführungsform kann das Verkapselungsmaterial 4 mindestens eines von Füllstoffteilchen und Füllstofffasern beinhalten. Darüber hinaus kann das Aufrauen der Seitenwand ein Herausbrechen des mindestens einen der Füllstoffteilchen und der Füllstofffasern aus dem Verkapselungsmaterial 4 während des mindestens einen des Ätzprozesses und des Laserprozesses beinhalten. Die Füllstoffe können physikalische Eigenschaften des Verkapselungsmaterials 4 lokal oder über einen größeren Maßstab verändern und anpassen. In einem Beispiel können die Füllstoffe mindestens eines von Siliziumnitrid, Siliziumoxid, Glas, Kohlenstoff, Polyimiden, Polyestern, Polyamiden, usw. beinhalten. Solche Füllstoffe können die mechanische Härte des gefüllten Verkapselungsmaterials 4 erhöhen. In einem weiteren Beispiel können die Füllstoffe mindestens eines von Bornitrid, Aluminiumnitrid, Metallen, usw. beinhalten. Solche Füllstoffe können die Wärmeleitfähigkeit des gefüllten Verkapselungsmaterials erhöhen. In noch einem weiteren Beispiel können die Füllstoffe ein Metall und/oder eine Metalllegierung beinhalten, insbesondere mindestens eines von Cu, Ni, Fe, Ag, Al, Legierungen besagter Metalle, usw. Solche Füllstoffe können die elektrische Leitfähigkeit und die elektromagnetische Abschirmfähigkeit des gefüllten Verkapselungsmaterials 4 erhöhen.
  • Die Füllstoffe können im Wesentlichen kugelförmige Füllstoffteilchen sein, die einen Durchmesser in einem Bereich von etwa 10 Mikrometer bis etwa 100 Mikrometer aufweisen können. Alternativ können die Füllstoffe auch die Form von Fasern, wie z.B. Glasfasern, haben. Insbesondere können Faserfüllstoffe zugesetzt werden, um dem Verkapselungsmaterial 4 Festigkeit oder mechanische Härte zu verleihen. Faserfüllstoffe können insbesondere Glas, Kohlenstoff, Polyimide, Polyester, Polyamide, usw. beinhalten oder daraus bestehen. Bei der Anwendung eines Ätzprozesses oder eines Laserprozesses auf das Verkapselungsmaterial 4 können Teile der Füllstoffteilchen oder Füllstofffasern aus dem die Füllstoffe einbettenden Basismaterial herausbrechen. Das Herausbrechen der Füllstoffe kann in aufgerauten Oberflächen der Aussparung 2 resultieren, wie z.B. in Verbindung mit den 3 und 4 dargestellt und diskutiert.
  • Gemäß einer Ausführungsform kann das Ausbilden der Aussparung 2 ein Ausbilden eines Via-Lochs beinhalten, wobei sich das Via-Loch durch das Verkapselungsmaterial 4 von einer ersten Oberfläche des Verkapselungsmaterials 4 zu einer zweiten Oberfläche des Verkapselungsmaterials 4 erstrecken kann. Unter Bezugnahme auf 1A kann eine Tiefe der Aussparung 2 weiter vergrößert werden, indem mindestens eines von einem Ätzprozess und einem Laserprozess angewendet wird, bis ein Via-Loch ausgebildet ist.
  • Gemäß einer Ausführungsform kann das Spritzen des elektrisch leitfähigen Materials 10 ein Ausbilden einer elektrischen Via-Verbindung durch das Verkapselungsmaterial 4 beinhalten, wobei die elektrische Via-Verbindung elektrisch mit dem Halbleiterchip 6 gekoppelt sein kann. So kann beispielsweise die Aussparung 2 ein Via-Loch sein, das sich von der Oberseite bis zur Unterseite des Verkapselungsmaterials 4 erstreckt. Das mit dem elektrisch leitfähigen Material 10 gefüllte Via-Loch kann ein „Through Encapsulation Via“ (TEV) ausbilden, das dazu ausgelegt ist, einen auf der Oberseite des Halbleiterchips 6 angeordneten elektrischen Kontakt auf der Unterseite des Verkapselungsmaterials 4 zugänglich zu machen.
  • Gemäß einer Ausführungsform kann das Ausbilden der haftvermittelnden Struktur 8 ein Ausbilden einer haftvermittelnden Schicht in der Aussparung beinhalten. Eine beispielhafte haftvermittelnde Schicht, die am Boden einer Aussparung ausgebildet ist, ist in Verbindung mit 5 dargestellt und diskutiert.
  • Gemäß einer Ausführungsform kann das Ausbilden der haftvermittelnden Schicht ein Ausbilden der Aussparung 2 in einer ersten Oberfläche des Verkapselungsmaterials 4 beinhalten, bis eine elektrisch leitfähige Struktur, die auf einer zweiten Oberfläche des Verkapselungsmaterials 4 angeordnet ist, von dem Verkapselungsmaterial 4 am Boden der Aussparung freigelegt werden kann. Insbesondere kann die elektrisch leitfähige Struktur eine Leiterbahn sein. Eine haftvermittelnde Schicht mit einer Leiterbahn auf dem Boden der Aussparung 2 ist in Verbindung mit 5 dargestellt und diskutiert.
  • Gemäß einer Ausführungsform können, nach dem Spritzen des elektrisch leitfähigen Materials 10, Seitenwände der Aussparung 2 von der haftvermittelnden Schicht unbedeckt sein. So kann beispielsweise die haftvermittelnde Struktur 8 ausschließlich durch eine Leiterbahn ausgebildet sein, die einen Boden der Aussparung 2 ausbildet. In diesem Fall muss die haftvermittelnde Struktur 8 nicht notwendigerweise die Seitenwände der Aussparung 2 bedecken.
  • Gemäß einer Ausführungsform kann die haftvermittelnde Schicht ein weiches Metall, insbesondere Aluminium, beinhalten. Eine Härte eines Materials kann in Einheiten von Mohs gemessen werden. So kann beispielsweise Aluminium einen Mohs-Härtewert von etwa 2,75 haben, Kupfer einen Mohs-Härtewert von etwa 3,0 haben, und Gold einen Mohs-Härtewert von etwa 2,5 haben. Die Härte des weichen Metalls, das in der haftvermittelnden Schicht enthalten ist oder diese ausbildet, kann einen Mohs-Härtewert von kleiner als etwa 3,1 haben, insbesondere kleiner als etwa 3,0, insbesondere kleiner als etwa 2,8, insbesondere kleiner als etwa 2,6, und noch spezieller kleiner als etwa 2,5. Das weiche Metall kann dazu ausgelegt sein, sich zu verformen, wenn Teilchen des elektrisch leitfähigen Materials 10 darauf gespritzt werden. Die Verformung des weichen Metalls kann zu einer Haftung zwischen den abgeschiedenen Teilchen des gespritzten Materials 10 und der haftvermittelnden Schicht beitragen.
  • Gemäß einer Ausführungsform kann das Verfahren der 1 ferner ein Spritzen des elektrisch leitfähigen Materials 10 über mindestens eines von einer Oberfläche des Verkapselungsmaterials 4 und einer Oberfläche des Halbleiterchips 6 beinhalten. In diesem Fall kann das elektrisch leitfähige Material 10 nicht nur in die Aussparung 2 gespritzt werden, sondern kann auch eine Boden- oder Oberseite der zu fertigenden Halbleitervorrichtung bedecken. In einem Beispiel kann das zusätzlich abgeschiedene Material ein oder mehrere Kontaktpads der Vorrichtung ausbilden. In einem weiteren Beispiel kann das zusätzlich abgeschiedene Material einen Kühlkörper ausbilden. In noch einem weiteren Beispiel kann das zusätzlich abgeschiedene Material eine oder mehrere Leiterbahnen der Vorrichtung ausbilden.
  • 2 veranschaulicht schematisch eine Querschnittsseitenansicht einer Halbleitervorrichtung 200 gemäß der Offenbarung. Die Halbleitervorrichtung 200 ist allgemein dargestellt, um Aspekte der Offenbarung qualitativ zu beschreiben. Die Halbleitervorrichtung 200 kann weitere Komponenten beinhalten, die aus Gründen der Einfachheit nicht dargestellt sind. So kann beispielsweise die Halbleitervorrichtung 200 um einen der Aspekte erweitert werden, die in Verbindung mit anderen Vorrichtungen und Verfahren gemäß der Offenbarung beschrieben sind.
  • Die Halbleitervorrichtung 200 beinhaltet einen Halbleiterchip 6. Die Halbleitervorrichtung 200 beinhaltet ferner ein elektrisch isolierendes Verkapselungsmaterial 4, das den Halbleiterchip 6 mindestens teilweise verkapselt. Die Halbleitervorrichtung 200 beinhaltet ferner eine Aussparung 2, die im Verkapselungsmaterial 4 angeordnet ist. Die Halbleitervorrichtung 200 beinhaltet ferner ein gespritztes elektrisch leitfähiges Material 10, das in der Aussparung 2 angeordnet ist. Die Halbleitervorrichtung 200 beinhaltet ferner eine haftvermittelnde Struktur 8, die in der Aussparung 2 angeordnet und dazu ausgelegt ist, eine Haftung zwischen dem gespritzten elektrisch leitfähigen Material 10 und dem Verkapselungsmaterial 4 bereitzustellen. Beispielsweise kann die Halbleitervorrichtung 200 gemäß dem Verfahren der 1 hergestellt werden.
  • Gemäß einer Ausführungsform kann die haftvermittelnde Struktur 8 mindestens eines von Rundzacken und Hinterschneidungen beinhalten, die an einer Seitenwand der Aussparung 2 ausgebildet sind, wobei das gespritzte Material 10 und die Seitenwand durch das mindestens eine der Rundzacken und Hinterschneidungen verriegelt sein können. Ein Beispiel für eine Verriegelung zwischen dem gespritzten Material 10 und einer Seitenwand mittels Hinterschneidungen ist in Verbindung mit 3 dargestellt und diskutiert. Ein Beispiel für eine Verriegelung zwischen dem gespritzten Material 10 und einer Seitenwand mittels Rundzacken ist in Verbindung mit 4 dargestellt und diskutiert.
  • Gemäß einer Ausführungsform kann die Aussparung 2 in einer ersten Oberfläche des Verkapselungsmaterials 4 angeordnet sein. Darüber hinaus kann eine elektrisch leitfähige Struktur auf einer zweiten Oberfläche des Verkapselungsmaterials 4 angeordnet sein. Ferner kann die elektrisch leitfähige Struktur einen Boden der Aussparung 2 ausbilden. Darüber hinaus kann die haftvermittelnde Struktur 8 die elektrisch leitfähige Struktur beinhalten. Eine haftvermittelnde Schicht, die eine elektrisch leitfähige Struktur in Form einer Leiterbahn auf dem Boden einer Aussparung aufweist, ist in Verbindung mit 5 dargestellt und diskutiert.
  • Gemäß einer Ausführungsform kann eine Porosität des gespritzten Materials 10 in einem Bereich von 10% bis 50% liegen. Die Porosität des gespritzten Materials 10 kann durch Prozess- und Hardwareparameter gesteuert werden. Die Porosität kann dimensionslos sein und kann dem Verhältnis des Hohlraumvolumens zum Gesamtvolumen des porösen Materials oder des aus dem porösen Material ausgebildeten Körpers entsprechen. In diesem Zusammenhang ist zu beachten, dass ein durch Kaltgasspritzen hergestelltes Metall- oder Metalllegierungsmaterial von z.B. einer Bulkmaterialschicht des gleichen Materials unterschieden werden kann.
  • Gemäß einer Ausführungsform kann das Verkapselungsmaterial 4 mindestens eines von Füllstoffteilchen und Füllstofffasern beinhalten, wie oben diskutiert.
  • Gemäß einer Ausführungsform kann das gespritzte Material 10 eine elektrische Via-Verbindung zwischen einer ersten Oberfläche und einer zweiten Oberfläche des Verkapselungsmaterials 4 ausbilden. Unter Bezugnahme auf 1A kann ein mit einem gespritzten elektrisch leitfähigen Material gefülltes Via-Loch ein Through Encapsulation Via (TEV) ausbilden, das eine elektrische Verbindung zwischen der oberen und unteren Hauptfläche des Verkapselungsmaterials 4 bereitstellt.
  • Gemäß einer Ausführungsform kann das gespritzte Material 10 ferner über mindestens einem von einer Oberfläche des Verkapselungsmaterials 4 und einer Oberfläche des Halbleiterchips 6 angeordnet sein. Darüber hinaus kann das gespritzte Material 10 mindestens eines von einer Leiterbahn und einem Kühlkörper ausbilden.
  • 3 veranschaulicht schematisch eine Querschnittsseitenansicht einer haftvermittelnden Struktur einer Halbleitervorrichtung 300 gemäß der Offenbarung. 3 kann als eine detailliertere Darstellung der entsprechenden Komponenten der 1 und 2 angesehen werden. Die Halbleitervorrichtung 300 kann unter anderem ein Verkapselungsmaterial 4 und ein Durchgangsloch 12 beinhalten, das sich von der Oberseite des Verkapselungsmaterials 4 bis zur Unterseite des Verkapselungsmaterials 4 erstreckt. Das Durchgangsloch 12 kann der Aussparung 2 der 1 entsprechen, sich aber vollständig durch das Verkapselungsmaterial 4 erstrecken. Im Beispiel der 3 können die Seitenwände des Durchgangslochs 12 im Wesentlichen V-förmig sein. In weiteren Beispielen können die Seitenwände im Wesentlichen parallel zueinander sein. Ein elektrisch leitfähiges Material 10 kann in das Durchgangsloch 12 und über die Oberseite des Verkapselungsmaterials 4 durch Anwendung einer Spritztechnik gespritzt werden. So kann beispielsweise das elektrisch leitfähige Material 10 eine elektrische Verbindung durch das Verkapselungsmaterial 4 bereitstellen, aber auch eine Wärmedissipation durch das Verkapselungsmaterial 4 bereitstellen, die eine Kühlung der Halbleitervorrichtung 300 unterstützt.
  • Im Beispiel der 3 kann eine haftvermittelnde Struktur 8 durch eine Oberflächenstruktur der Seitenwände des Durchgangslochs 12 bereitgestellt sein. Die Seitenwände des Durchgangslochs 12 können eine beliebige Anzahl von Hinterschneidungen 14 beinhalten. So kann beispielsweise eine Seitenwand mit Hinterschneidungen durch Anwenden eines Ätzprozesses auf ein Verkapselungsmaterial in Form einer Moldverbindung mit Siliziumoxid-Füllstoffteilchen erhalten werden. In einem Beispiel kann ein Winkel α einer Hinterschneidung 14 größer oder gleich 90° sein. In einem weiteren Beispiel kann der Winkel α kleiner oder gleich 90° sein. Eine Haftung zwischen dem elektrisch leitfähigen Material 10 und dem Verkapselungsmaterial 4 kann durch eine Verriegelung zwischen dem elektrisch leitfähigen Material 10 und den Hinterschneidungen 14 der aufgerauten Seitenwände des Durchgangslochs 12 bereitgestellt werden.
  • 4 veranschaulicht schematisch eine Querschnittsseitenansicht einer haftvermittelnden Struktur einer Halbleitervorrichtung 400 gemäß der Offenbarung. 4 kann als eine detailliertere Darstellung der entsprechenden Komponenten der 1 und 2 angesehen werden. Die Komponenten der 4 können mindestens teilweise den Komponenten der 3 ähnlich sein. Im Gegensatz zu 3 können die Seitenwände des Durchgangslochs 12 eine beliebige Anzahl von Rundzacken (oder Wellen) 16 beinhalten und somit eine rundgezackte (oder wellenförmige) Struktur aufweisen. So kann beispielsweise eine Seitenwand mit einer rundgezackten Struktur durch Anwenden von Laserbohren auf ein Substrat mit Glasfasern oder Glasteilchen erhalten werden. Ähnlich wie in 3 kann eine Haftung zwischen dem elektrisch leitfähigen Material 10 und dem Verkapselungsmaterial 4 durch eine Verriegelung zwischen dem elektrisch leitfähigen Material 10 und den Rundzacken 16 der aufgerauten Seitenwände des Durchgangslochs 12 bereitgestellt werden.
  • 5 veranschaulicht schematisch eine Querschnittsseitenansicht einer haftvermittelnden Struktur einer Halbleitervorrichtung 500 gemäß der Offenbarung. 5 kann als eine detailliertere Darstellung der entsprechenden Komponenten der 1 und 2 angesehen werden. Die Halbleitervorrichtung 500 kann unter anderem ein Verkapselungsmaterial 4 und eine Aussparung 2 beinhalten, die sich in die Unterseite des Verkapselungsmaterials 4 erstreckt. Ein elektrisch leitfähiges Material 10 kann in die Aussparung 2 und über die Unterseite des Verkapselungsmaterials 4 durch Anwenden einer Spritztechnik abgeschieden sein. Auf dem Boden der Aussparung 2 kann eine haftvermittelnde Schicht 18 angeordnet sein. Darüber hinaus kann eine elektrisch leitfähige Struktur 20, wie z.B. eine Leiterbahn, über der Oberseite des Verkapselungsmaterials 4 angeordnet sein. Im Beispiel der 5 kann eine haftvermittelnde Struktur 8 durch die haftvermittelnde Schicht 18 bereitgestellt werden, die z.B. ein weiches Metall, wie z.B. Aluminium, beinhalten oder aus diesem bestehen kann.
  • In 5 kann die haftvermittelnde Schicht 18 von der elektrisch leitfähigen Struktur 20 getrennt sein. In einem weiteren Beispiel kann die haftvermittelnde Struktur 8 durch den über der Aussparung 2 angeordneten Abschnitt der elektrisch leitfähigen Struktur 20 ausgebildet sein. Das heißt, die haftvermittelnde Schicht 18 kann weggelassen werden, und der Boden der Aussparung 2 kann durch die elektrisch leitfähige Struktur 20 ausgebildet sein. In diesem weiteren Beispiel kann die Tiefe der Aussparung 2 erhöht werden, bis die auf der Oberseite des Verkapselungsmaterials 4 angeordnete elektrisch leitfähige Struktur 20 vom Verkapselungsmaterial 4 freigelegt werden kann, so dass der Boden der Aussparung 2 durch die elektrisch leitfähige Struktur 20 ausgebildet werden kann. Das heißt, die elektrisch leitfähige Struktur 20 kann z.B. als Leiterbahn fungieren und kann zusätzlich die Funktionalität einer haftvermittelnden Struktur 8 bereitstellen, die eine Haftung zwischen dem Verkapselungsmaterial 4 und dem gespritzten Material 10 erhöht. In einem solchen Fall können die Seitenwände der Aussparung 2 frei von dem haftvermittelnden Material bleiben.
  • 6 enthält die 6A bis 6C, die schematisch eine Querschnittsseitenansicht eines Verfahrens zur Herstellung einer Halbleitervorrichtung 600 gemäß der Offenbarung darstellen.
  • In 6A kann eine Anordnung bereitgestellt werden, die einen Halbleiterchip 6 beinhaltet, der teilweise in ein Verkapselungsmaterial 4 eingebettet ist. In einer vorausgehenden Handlung (nicht dargestellt) kann Material von mindestens einem von dem Verkapselungsmaterial 4 und dem Halbleiterchip 6 von der Unterseite (oder Rückseite) der Anordnung entfernt werden, um die Rückseite des Halbleiterchips 6 vom Verkapselungsmaterial 4 freizulegen. So kann beispielsweise das Material durch Anwenden von mindestens einem von Schleifen, chemisch-mechanisches Polieren, Ätzen, usw. entfernt werden. Eine Umverteilungsschicht 22 kann über der Oberseite (oder der Vorderseite) des Halbleiterchips 6 angeordnet sein. Die Umverteilungsschicht 22 kann eine oder mehrere dielektrische Schichten 24 beinhalten, die eine oder mehrere darin eingebettete Metallisierungsschichten 26 elektrisch isolieren. Die Metallisierungsschichten 26 können als Leiterbahnen ausgebildet sein, die dazu ausgelegt sind, elektrische Kontakte des Halbleiterchips 6 an anderen Positionen der Anordnung verfügbar zu machen. So können beispielsweise auf der Oberseite des Halbleiterchips 6 angeordnete elektrische Kontakte mit externen Kontaktelementen 28, wie z.B. Lotkugeln, die auf der Oberseite der Anordnung angeordnet sind, elektrisch verbunden werden. Die Anordnung kann ferner eine elektrisch isolierende Schicht 30 beinhalten, die über der Umverteilungsschicht 22 angeordnet ist.
  • In 6B können in dem Verkapselungsmaterial 4 Durchgangslöcher 12 ausgebildet werden durch z.B. Anwenden eines Laserstrahls 32 in einem Laserbohrprozess. Der Laserbohrprozess kann durch oder an den Metallisierungsschichten 26 gestoppt werden. Die Durchgangslöcher 12 können sich somit vollständig durch das Verkapselungsmaterial 4 und mindestens teilweise durch die dielektrischen Schichten 24 erstrecken, wobei am Boden des jeweiligen Durchgangslochs 12 die Metallisierungsschichten 26 von dem Verkapselungsmaterial 4 freigelegt werden können.
  • In 6C kann ein elektrisch (und thermisch) leitfähiges Material 10 in die Durchgangslöcher 12 und über die Unterseiten des Verkapselungsmaterials 4 und des Halbleiterchips 6 gespritzt werden. Eine Haftung zwischen dem gespritzten Material 10 und dem Verkapselungsmaterial 4 kann durch eine oder mehrere haftvermittelnde Strukturen, wie sie z.B. in Verbindung mit den 3 bis 5 diskutiert sind, bereitgestellt werden. In einer weiteren optionalen Handlung (nicht dargestellt) kann vor der Spritzhandlung eine Keimschicht über den Unterseiten des Verkapselungsmaterials 4 und des Halbleiterchips 6 abgeschieden werden, z.B. durch Anwenden von mindestens einem von Sputtern und galvanischen Abscheiden. In diesem Zusammenhang ist anzumerken, dass die Halbleitervorrichtung 600 zusätzliche elektrisch isolierende Strukturen beinhalten kann (der Einfachheit halber nicht dargestellt), die dazu ausgelegt sind, Kurzschlüsse zwischen den in 6 dargestellten Komponenten zu verhindern.
  • Das gespritzte Material 10 kann dazu ausgelegt sein, die Halbleitervorrichtung 600 an der Unterseite zu kühlen. Darüber hinaus kann Wärme von der Oberseite zur Unterseite der Halbleitervorrichtung 600 über die gefüllten „Through Encapsulation Vias“ dissipiert werden. Das heißt, das gespritzte Material 10 kann eine beidseitige Kühlung der Halbleitervorrichtung 600 bereitstellen. Um den Kühleffekt noch weiter zu verbessern, kann das gespritzte Material 10 zusätzlich mit einem Kühlkörper (nicht dargestellt) verbunden werden, der über der Unterseite der Halbleitervorrichtung 600 angeordnet sein kann.
  • 7 veranschaulicht schematisch eine Querschnittsseitenansicht einer Halbleitervorrichtung 700 gemäß der Offenbarung. Die Halbleitervorrichtung 700 kann mindestens teilweise ähnliche Komponenten beinhalten, wie in 6 dargestellt. Ein erstes gespritztes elektrisch leitfähiges Material 10A kann in Durchgangslöchern 12 und auf der Unterseite der Halbleitervorrichtung 700 angeordnet sein. Eine Haftung zwischen dem ersten gespritzten Material 10A und dem Verkapselungsmaterial 4 kann durch eine haftvermittelnde Struktur bereitgestellt werden, wie sie z.B. in Verbindung mit den 3 bis 5 diskutiert ist. Im Gegensatz zu 6 kann das erste gespritzte Material 10A eine elektrische Umverteilung der über der Oberseite des Halbleiterchips 6 angeordneten elektrischen Kontakte auf die Unterseite der Halbleitervorrichtung 700 über die „Through Encapsulation Vias“ bereitstellen. So kann beispielsweise das erste gespritzte Material 10A Landepads („landing pads“) 34 ausbilden, d.h. Kontaktpads, die dazu ausgelegt sind, die Halbleitervorrichtung 700 später mit einer Leiterplatte zu verbinden. Die beiden in 7 dargestellten beispielhaften Landepads 34 können durch ein elektrisch isolierendes Material 36 elektrisch voneinander isoliert sein, um Kurzschlüsse zu vermeiden.
  • Eine elektrisch isolierende Schicht 30, die z.B. ein Imid beinhalten oder daraus bestehen kann, kann über der Umverteilungsschicht 22 angeordnet sein. Ein zweites elektrisch (und thermisch) leitfähiges Material 10B kann über der elektrisch isolierenden Schicht 30 angeordnet sein. Die elektrisch isolierende Schicht 30 kann eine beliebige Anzahl von Aussparungen 2 beinhalten, so dass eine Haftung zwischen dem zweiten gespritzten Material 10B und der Schicht 30 durch eine haftvermittelnde Struktur bereitgestellt sein kann, wie sie z.B. in Verbindung mit 1 diskutiert ist. Das zweite gespritzte Material 10B kann eine isolierte Wärmedissipation zum Kühlen der Halbleitervorrichtung 700 während des Betriebs bereitstellen.
  • 8 veranschaulicht schematisch eine Querschnittsseitenansicht einer Halbleitervorrichtung 800 gemäß der Offenbarung. Die Halbleitervorrichtung 800 kann mindestens teilweise ähnliche Komponenten beinhalten, wie in den 6 und 7 dargestellt. Insbesondere kann die Halbleitervorrichtung 800 unter anderem zwei gespritzte elektrisch leitfähige Materialien 10A und 10B beinhalten. Das erste gespritzte Material 10A kann eine elektrische Umverteilung eines elektrischen Kontakts, der über der Oberseite des Halbleiterchips 6 angeordnet ist, auf die Unterseite der Halbleitervorrichtung 800 über eine oder mehrere „Through Encapsulation Vias“ bereitstellen. Eine Haftung zwischen dem ersten gespritzten Material 10A und dem Verkapselungsmaterial 4 kann durch eine haftvermittelnde Struktur bereitgestellt werden, wie sie z.B. in Verbindung mit den 3 bis 5 diskutiert wird.
  • Das zweite gespritzte Material 10B kann eine elektrische Umverteilung eines über der Oberseite des Halbleiterchips 6 angeordneten elektrischen Kontakts auf die Oberseite der Halbleitervorrichtung 800 bereitstellen. Insbesondere kann das zweite gespritzte Material 10B eine Schicht ausbilden, die elektrisch mit einer Via-Verbindung der Umverteilungsschicht 22 gekoppelt ist. Eine Haftung zwischen dem zweiten gespritzten Material 10B und dem elektrisch isolierenden Material 30 kann z.B. durch in Aussparungen 2 angeordnete haftvermittelnde Strukturen bereitgestellt werden.
  • 9 veranschaulicht schematisch eine Querschnittsseitenansicht einer Halbleitervorrichtung 900 gemäß der Offenbarung. Die Halbleitervorrichtung 900 kann mindestens teilweise ähnliche Komponenten beinhalten, wie in den 6 bis 8 dargestellt. Insbesondere kann die Halbleitervorrichtung 900 unter anderem ein gespritztes elektrisch leitfähiges Material 10 beinhalten, das über den Unterseiten des Verkapselungsmaterials 4 und des Halbleiterchips 6 angeordnet ist. Eine Haftung zwischen dem gespritzten Material 10 und dem Verkapselungsmaterial 4 kann durch in Aussparungen 2 angeordnete haftvermittelnde Strukturen bereitgestellt werden. In einem Beispiel kann die Halbleitervorrichtung 900 optional eine Diffusionssperrschicht (nicht dargestellt) beinhalten, die zwischen dem Verkapselungsmaterial 4 und dem gespritzten Material 10 angeordnet ist. So kann beispielsweise die Diffusionssperrschicht TiW beinhalten oder daraus bestehen. Das gespritzte Material 10 kann einen Kühlkörper ausbilden, der dazu ausgelegt ist, eine Wärmedissipation und eine Kühlung der Halbleitervorrichtung 900 bereitzustellen. Das heißt, das gespritzte Material 10 kann mindestens teilweise die Funktionalitäten eines Leiterrahmens bereitstellen. Dementsprechend, im Vergleich zu herkömmlichen Halbleitervorrichtungen, muss die Anordnung der 9 nicht notwendigerweise einen Leiterrahmen enthalten.
  • 10 veranschaulicht ein Flussdiagramm eines Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß der Offenbarung. Das Verfahren kann dem Verfahren der 1 ähnlich sein und kann in Verbindung damit gelesen werden.
  • Bei 38 wird eine Aussparung in einem elektrisch isolierenden Verkapselungsmaterial ausgebildet, wobei das Verkapselungsmaterial mindestens teilweise einen Halbleiterchip verkapselt. Bei 40 wird in der Aussparung eine haftvermittelnde Struktur ausgebildet. Bei 42 wird ein elektrisch leitfähiges Material in die Aussparung gespritzt, wobei die haftvermittelnde Struktur dazu ausgelegt ist, eine Haftung zwischen dem gespritzten Material und dem Verkapselungsmaterial bereitzustellen.
  • 11 veranschaulicht schematisch eine Anordnung 1100 zum Anwenden einer Kaltgasspritztechnik. Die Anordnung 1100 kann ein Gassteuermodul 44, eine elektrische Heizung 46, eine Pulverzuführung 48, und eine Ultraschalldüse 50 beinhalten. Ein Arbeitsgas, wie z.B. N2 oder He, kann an einem Einlass in die Anordnung 1100 eintreten. In einem oberen Verarbeitungspfad kann das Gassteuermodul 44 kontrollierte Mengen des Arbeitsgases an die elektrische Heizung 46 weiterleiten, wo das Gas erwärmt werden kann. Der erwärmte Arbeitsgasstrom kann dann an die Ultraschalldüse 50 weitergeleitet werden. In einem unteren Verarbeitungspfad kann die Pulverzuführung 48 feste Pulverteilchen eines Abscheidungsmaterials an die Ultraschalldüse 50 abgeben. So können beispielsweise die Pulverteilchen einen Durchmesser von etwa 1 Mikrometer bis etwa 50 Mikrometer aufweisen. Die Pulverteilchen können unter hohem Druck am Düseneingang eingebracht und in einem Überschallgasstrahl auf Geschwindigkeiten bis zu etwa 500m/s bis etwa 1000m/s beschleunigt werden. Ein Gasstrom 52 mit den Pulverteilchen, die aus der Überschalldüse 50 austreten, kann eine Temperatur in einem Bereich von etwa 100°C bis etwa 500°C aufweisen. Der Teilchenstrom 52 kann auf ein Ziel 54 treffen, das auf einem Substrat 56 angeordnet sein kann.
  • Plasmastaubspritztechniken können den Kaltgasspritztechniken ähnlich sein. Beim Plasmastaubspritzen kann das abzuscheidende Material nicht mit einem Überschallgasstrahl beschleunigt werden, sondern kann die für eine Beschleunigung erforderliche kinetische Energie aus einem Hochtemperaturplasma erhalten. In ähnlicher Weise kann das beschleunigte Abscheidungsmaterial durch eine „Plasmadüse“ bereitgestellt werden.
  • 12 veranschaulicht schematisch eine Überschalldüse 1200, die einen Gasstrom mit Teilchen 58 bereitstellt, die auf einem Ziel 54 abgeschieden werden sollen. Während des Aufpralls auf das Ziel 54 können die Teilchen 58 eine plastische Verformung erfahren und an einer Oberfläche des Ziels 54 haften. Im Allgemeinen können Metalle, Polymere, Keramiken, Verbundwerkstoffe, und nanokristalline Pulver durch Kaltgasspritzen abgeschieden werden. Die beim Kaltgasspritzen verwendeten Pulver müssen während des Spritzprozesses nicht notwendigerweise geschmolzen werden. Insbesondere kann die Oberfläche eines durch Kaltgasspritzen abgeschiedenen Materials eine einbeulte Oberflächenstruktur aufweisen, wie in der Querschnittsseitenansicht der 12 beispielhaft dargestellt.
  • 13 ist ein Spannungs-Temperatur-Diagramm, das eine Temperaturabhängigkeit der Spannung veranschaulicht, die in Kupferschichten auftreten kann, die durch verschiedene Abscheideverfahren hergestellt werden. Die horizontale Achse des Diagramms zeigt die Temperatur in Einheiten von °C, während die vertikale Achse des Diagramms die Spannung in Einheiten von MPa anzeigt. Ein positiver Wert der Spannung kann sich auf einen Verzug („warpage“) des abgeschiedenen Materials beziehen, der in einer ersten Richtung auftritt, während ein negativer Wert der Spannung sich auf einen Verzug beziehen kann, der in einer entgegengesetzten zweiten Richtung auftritt. Die durchgezogene Linie bezieht sich auf eine Kupferschicht, die durch eine physikalische Dampfabscheidung (PVD) abgeschieden wurde. Die gestrichelte Linie bezieht sich auf eine Kupferschicht, die mit Hilfe einer elektrochemischen Abscheidungstechnik (ECD) abgeschieden wurde. Die gepunktete Linie bezieht sich auf eine Kupferschicht, die durch eine Plasmastaub-(PD)-Spritztechnik abgeschieden wurde.
  • Der untere Teil jeder Kurve zeigt im Wesentlichen, dass die auftretende Spannung beim Erhöhen der Temperatur verringert wird (siehe „Erwärmen“). Der obere Teil jeder Kurve zeigt im Wesentlichen, dass die auftretende Spannung beim Absenken der Temperatur erhöht wird (siehe „Kühlen“). Beim Vergleich der drei Kurven der 13 ist zu sehen, dass insgesamt gesehen die in einer abgeschiedenen Kupferschicht auftretende Spannung verringert werden kann, wenn eine Plasmastaubspritztechnik zum Abscheiden der Kupferschicht gewählt wird.
  • Zusätzlich zu den in Verbindung mit 13 diskutierten mechanischen Eigenschaften können Metalle oder Metalllegierungen, die durch Anwenden einer Kaltgasspritztechnik abgeschieden werden, die folgenden Eigenschaften aufweisen. Die im Folgenden diskutierten Werte können sich insbesondere auf kaltgasgespritztes Kupfer beziehen.
  • Ein elektrischer Widerstand eines kaltgespritzten Metalls oder einer Metalllegierung kann in einem Bereich von etwa 6µΩ·cm bis etwa 150µΩ·cm liegen, wie abgeschieden, d.h. direkt nach der Abscheidung. Nach Anwenden einer Formiergas-(FG)-Glühtechnik (forming gas annealing) kann der elektrische Widerstand in einem Bereich von etwa 3µΩ·cm bis etwa 15µΩ·cm liegen. Hierbei kann der elektrische Widerstand des geglühten kaltgespritzten Metalls das 1,5-fache des elektrischen Widerstandes eines entsprechenden Bulkmaterials betragen. Insbesondere können Werte unter 5µΩ·cm durch Anwenden eines FG-Glühens bei einer Temperatur von etwa 400°C erreicht werden. In einem konkreten Beispiel zeigt eine plasmastaubgespritzte Kupferschicht mit einer Dicke von etwa 100 Mikrometern nach einem Glühprozess bei einer Temperatur von etwa 240°C einen elektrischen Widerstand von etwa 10µΩ·cm.
  • Eine Dicke einer kaltgespritzten Metall- oder Metalllegierungsschicht kann in einem Bereich von etwa 15 Mikrometer bis etwa 450 Mikrometer liegen. Insbesondere kann die Dicke größer als etwa 100 Mikrometer, insbesondere größer als etwa 200 Mikrometer, insbesondere größer als etwa 300 Mikrometer, und noch spezieller größer als etwa 400 Mikrometer sein.
  • Eine Spannung, die in einer kaltgespritzten Metall- oder Metalllegierungsschicht auftritt, kann in einem Bereich von etwa 10MPa bis etwa 150MPa liegen.
  • Eine Haftung eines kaltgespritzten Metalls oder einer Metalllegierung, wie abgeschieden, d.h. direkt nach der Abscheidung, kann größer als etwa 600kg/cm2 sein, insbesondere bei einer Abscheidungstemperatur von mehr als etwa 180°C. Nach Anwenden einer FG-Glühtechnik kann die Haftung des geglühten kaltgasgespritzten Materials größer als etwa 600kg/cm2 sein, insbesondere bei einer Glühtemperatur größer als etwa 400°C. In einem konkreten Beispiel bestand Kupfer kaltgasgespritzt auf Kupfer, Silizium, Siliziumoxid, Moldverbindung, und Lötstopplack mehrere Hafttests. Es ist anzumerken, dass die Haftung des Materials von einer verwendeten Keimschicht abhängen kann. Eine Keimschicht, die Kupfer oder Silber oder Aluminium beinhaltet oder daraus besteht, kann geeignet sein, gute Haftungswerte bereitzustellen. Eine Keimschicht mit oder aus Gold kann geeignet sein, noch bessere und sehr gute Haftungswerte bereitzustellen.
  • BEISPIELE
  • Im Folgenden werden Halbleitervorrichtungen mit haftvermittelnden Strukturen und Verfahren zu ihrer Herstellung anhand von Beispielen erläutert.
  • Beispiel 1 ist ein Verfahren, umfassend: Ausbilden einer Aussparung in einem elektrisch isolierenden Verkapselungsmaterial, wobei das Verkapselungsmaterial einen Halbleiterchip mindestens teilweise verkapselt; Ausbilden einer haftvermittelnden Struktur in der Aussparung; und Spritzen eines elektrisch leitfähigen Materials in die Aussparung, wobei die haftvermittelnde Struktur dazu ausgelegt ist, eine Haftung zwischen dem gespritzten elektrisch leitfähigen Material und dem Verkapselungsmaterial bereitzustellen.
  • Beispiel 2 ist ein Verfahren gemäß Beispiel 1, wobei das Spritzen des elektrisch leitfähigen Materials mindestens eines von Kaltgasspritzen und Plasmaststaubspritzen des elektrisch leitfähigen Materials umfasst.
  • Beispiel 3 ist ein Verfahren gemäß Beispiel 1 oder 2, wobei das gespritzte elektrisch leitfähige Material mindestens eines von Kupfer, Aluminium, Eisen, Nickel, Legierungen davon, Bronze, Messing umfasst.
  • Beispiel 4 ist ein Verfahren gemäß einem der vorhergehenden Beispiele, wobei das Ausbilden der Aussparung ein Anwenden von mindestens einem von einem Ätzprozess und einem Laserprozess auf das Verkapselungsmaterial umfasst, und das Ausbilden der haftvermittelnden Struktur ein Aufrauen einer Seitenwand der Aussparung durch mindestens eines von dem Ätzprozess und dem Laserprozess umfasst.
  • Beispiel 5 ist ein Verfahren gemäß Beispiel 4, wobei das Aufrauen der Seitenwand ein Ausbilden von mindestens einem von Rundzacken und Hinterschneidungen an der Seitenwand umfasst.
  • Beispiel 6 ist ein Verfahren gemäß Beispiel 4 oder 5, wobei das Verkapselungsmaterial mindestens eines von Füllstoffteilchen und Füllstofffasern umfasst, und das Aufrauen der Seitenwand ein Herausbrechen des mindestens einem der Füllstoffteilchen und der Füllstofffasern aus dem Verkapselungsmaterial während des mindestens einem des Ätzprozesses und des Laserprozesses umfasst.
  • Beispiel 7 ist ein Verfahren gemäß einem der vorhergehenden Beispiele, wobei das Ausbilden der Aussparung ein Ausbilden eines Via-Lochs umfasst, wobei sich das Via-Loch durch das Verkapselungsmaterial von einer ersten Oberfläche des Verkapselungsmaterials zu einer zweiten Oberfläche des Verkapselungsmaterials erstreckt.
  • Beispiel 8 ist ein Verfahren gemäß Beispiel 7, wobei das Spritzen des elektrisch leitfähigen Materials ein Ausbilden einer elektrischen Via-Verbindung durch das Verkapselungsmaterial umfasst, wobei die elektrische Via-Verbindung elektrisch mit dem Halbleiterchip gekoppelt ist.
  • Beispiel 9 ist ein Verfahren gemäß einem der vorhergehenden Beispiele, wobei das Ausbilden der haftvermittelnden Struktur ein Ausbilden einer haftvermittelnden Schicht in der Aussparung umfasst.
  • Beispiel 10 ist ein Verfahren gemäß Beispiel 9, wobei das Ausbilden der haftvermittelnden Schicht ein Ausbilden der Aussparung in einer ersten Oberfläche des Verkapselungsmaterials umfasst, bis eine elektrisch leitfähige Struktur, insbesondere eine Leiterbahn, die auf einer zweiten Oberfläche des Verkapselungsmaterials angeordnet ist, von dem Verkapselungsmaterial am Boden der Aussparung freigelegt wird.
  • Beispiel 11 ist ein Verfahren gemäß Beispiel 9 oder 10, wobei, nach dem Spritzen des elektrisch leitfähigen Materials, Seitenwände der Aussparung von der haftvermittelnden Schicht unbedeckt sind.
  • Beispiel 12 ist ein Verfahren gemäß einem der Beispiele 9 bis 11, wobei die haftvermittelnde Schicht ein weiches Metall, insbesondere Aluminium, umfasst.
  • Beispiel 13 ist ein Verfahren gemäß einem der vorhergehenden Beispiele, ferner umfassend ein Spritzen des elektrisch leitfähigen Materials über mindestens einem von einer Oberfläche des Verkapselungsmaterials und einer Oberfläche des Halbleiterchips.
  • Beispiel 14 ist eine Halbleitervorrichtung, umfassend: einen Halbleiterchip; ein elektrisch isolierendes Verkapselungsmaterial, das den Halbleiterchip mindestens teilweise verkapselt; eine in dem Verkapselungsmaterial angeordnete Aussparung; ein gespritztes elektrisch leitfähiges Material, das in der Aussparung angeordnet ist; und eine haftvermittelnde Struktur, die in der Aussparung angeordnet und dazu ausgelegt ist, eine Haftung zwischen dem gespritzten elektrisch leitfähigen Material und dem Verkapselungsmaterial bereitzustellen.
  • Beispiel 15 ist eine Halbleitervorrichtung gemäß Beispiel 14, wobei die haftvermittelnde Struktur mindestens eines von Rundzacken und Hinterschneidungen umfasst, die an einer Seitenwand der Aussparung ausgebildet sind, wobei das gespritzte elektrisch leitfähige Material und die Seitenwand durch das mindestens eine von Rundzacken und Hinterschneidungen verriegelt sind.
  • Beispiel 16 ist eine Halbleitervorrichtung gemäß Beispiel 14 oder 15, wobei die Aussparung in einer ersten Oberfläche des Verkapselungsmaterials angeordnet ist, eine elektrisch leitfähige Struktur auf einer zweiten Oberfläche des Verkapselungsmaterials angeordnet ist, die elektrisch leitfähige Struktur einen Boden der Aussparung ausbildet, und die haftvermittelnde Struktur die elektrisch leitfähige Struktur umfasst.
  • Beispiel 17 ist eine Halbleitervorrichtung gemäß einem der Beispiele 14 bis 16, wobei eine Porosität des gespritzten elektrisch leitfähigen Materials in einem Bereich von 10% bis 50% liegt.
  • Beispiel 18 ist eine Halbleitervorrichtung gemäß einem der Beispiele 14 bis 17, wobei das Verkapselungsmaterial mindestens eines von Füllstoffteilchen und Füllstofffasern umfasst.
  • Beispiel 19 ist eine Halbleitervorrichtung gemäß einem der Beispiele 14 bis 18, wobei das gespritzte elektrisch leitfähige Material eine elektrische Via-Verbindung zwischen einer ersten Oberfläche und einer zweiten Oberfläche des Verkapselungsmaterials ausbildet.
  • Beispiel 20 ist eine Halbleitervorrichtung gemäß einem der Beispiele 14 bis 19, wobei das gespritzte elektrisch leitfähige Material ferner über mindestens einem von einer Oberfläche des Verkapselungsmaterials und einer Oberfläche des Halbleiterchips angeordnet ist, und das gespritzte elektrisch leitfähige Material mindestens eines von einer Leiterbahn und einem Kühlkörper ausbildet.
  • Beispiel 21 ist eine Halbleitervorrichtung gemäß einem der Beispiele 14 bis 20, wobei das gespritzte elektrisch leitfähige Material ferner über mindestens einem von einer Oberfläche des Verkapselungsmaterials und einer Oberfläche des Halbleiterchips angeordnet ist, und das gespritzte elektrisch leitfähige Material eine Abschirmung ausbildet. Die Abschirmung kann dazu ausgelegt sein, eine Anwendung und/oder einen oder mehrere Teile der Halbleitervorrichtung gegen mindestens eines von Strahlung und Materialdiffusion zu schützen. In einem Beispiel kann die Abschirmung dazu ausgelegt sein, eine HF (Hochfrequenz)-Anwendung gegen Strahlung zu schützen. In einem weiteren Beispiel kann die Abschirmung dazu ausgelegt sein, eine Sensoranwendung gegen Materialdiffusion, wie z.B. Feuchtigkeitsdiffusion und/oder Gasdiffusion, zu schützen.
  • Wie in dieser Beschreibung verwendet, bedeuten die Begriffe „verbunden“, „gekoppelt“, „elektrisch verbunden“ und/oder „elektrisch gekoppelt“ nicht unbedingt, dass Elemente direkt miteinander verbunden oder gekoppelt sein müssen. Zwischen den „verbundenen“, „gekoppelten“, „elektrisch verbundenen“ oder „elektrisch gekoppelten“ Elementen können Zwischenelemente bereitgestellt werden.
  • Weiterhin kann das Wort „über“, das in Bezug auf z.B. eine Materialschicht verwendet wird, die „über“ einer Oberfläche eines Objekts ausgebildet oder angeordnet ist, hierin verwendet werden, um zu bedeuten, dass die Materialschicht „direkt auf“, z.B. in direktem Kontakt mit der implizierten Oberfläche, angeordnet werden kann (z.B. ausgebildet, abgeschieden usw.). Das Wort „über“, das in Bezug auf z.B. eine Materialschicht verwendet wird, die „über“ einer Oberfläche ausgebildet oder angeordnet ist, kann hierin auch verwendet werden, um zu bedeuten, dass die Materialschicht „indirekt“ auf der implizierten Oberfläche angeordnet sein kann (z.B. ausgebildet, abgeschieden usw.), wobei z.B. eine oder mehrere zusätzliche Schichten zwischen der implizierten Oberfläche und der Materialschicht angeordnet sind.
  • Soweit die Begriffe „haben“, „enthaltend“, „aufweisend“, „mit“ oder Varianten davon entweder in der detaillierten Beschreibung oder in den Ansprüchen verwendet werden, sollen diese Begriffe in ähnlicher Weise wie der Begriff „umfassend“ umfassend sein. Das heißt, wie hierin verwendet, sind die Begriffe „haben“, „enthaltend“, „aufweisend“, „mit“, „umfassend“ und dergleichen offene Begriffe, die auf das Vorhandensein angegebener Elemente oder Merkmale hinweisen, aber zusätzliche Elemente oder Merkmale nicht ausschließen.
  • Darüber hinaus wird das Wort „beispielhaft“ hierin verwendet, um als Beispiel, Instanz oder Darstellung zu dienen. Jeder Aspekt oder jede Gestaltung, die hierin als „beispielhaft“ beschrieben wird, ist nicht unbedingt als vorteilhaft gegenüber anderen Aspekten oder Gestaltungen auszulegen. Vielmehr soll die Verwendung des Wortes beispielhaft dazu dienen, Konzepte konkret darzustellen.
  • Vorrichtungen und Verfahren zur Herstellung von Vorrichtungen werden hierin beschrieben. Kommentare, die im Zusammenhang mit einer beschriebenen Vorrichtung abgegeben werden, können auch für ein entsprechendes Verfahren gelten und umgekehrt. Wenn beispielsweise eine bestimmte Komponente einer Vorrichtung beschrieben wird, kann ein entsprechendes Verfahren zur Herstellung der Vorrichtung eine Handlung des Bereitstellens der Komponente in geeigneter Weise beinhalten, auch wenn diese Handlung nicht ausdrücklich beschrieben oder in den Figuren dargestellt ist.
  • Obwohl diese Offenbarung mit Bezug auf veranschaulichende Ausführungsformen beschrieben wurde, ist diese Beschreibung nicht als Einschränkung zu verstehen. Verschiedene Modifikationen und Kombinationen der illustrativen Ausführungsformen sowie andere Ausführungsformen der Offenbarung werden für den Fachmann unter Bezugnahme auf die Beschreibung ersichtlich sein. Es ist daher beabsichtigt, dass die beigefügten Ansprüche solche Änderungen oder Ausführungsformen umfassen.

Claims (20)

  1. Verfahren, umfassend: Ausbilden einer Aussparung in einem elektrisch isolierenden Verkapselungsmaterial, wobei das Verkapselungsmaterial mindestens teilweise einen Halbleiterchip verkapselt; Ausbilden einer haftvermittelnden Struktur in der Aussparung; und Spritzen eines elektrisch leitfähigen Materials in die Aussparung, wobei die haftvermittelnde Struktur dazu ausgelegt ist, eine Haftung zwischen dem gespritzten elektrisch leitfähigen Material und dem Verkapselungsmaterial bereitzustellen.
  2. Verfahren nach Anspruch 1, wobei das Spritzen des elektrisch leitfähigen Materials mindestens eines von Kaltgasspritzen und Plasmastaubspritzen des elektrisch leitfähigen Materials umfasst.
  3. Verfahren nach Anspruch 1 oder 2, wobei das gespritzte elektrisch leitfähige Material mindestens eines von Kupfer, Aluminium, Eisen, Nickel, Legierungen davon, Bronze, Messing umfasst.
  4. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Ausbilden der Aussparung ein Anwenden von mindestens einem von einem Ätzprozess und einem Laserprozess auf das Verkapselungsmaterial umfasst, und das Ausbilden der haftvermittelnden Struktur ein Aufrauen einer Seitenwand der Aussparung durch mindestens eines von dem Ätzprozesse und dem Laserprozess umfasst.
  5. Verfahren nach Anspruch 4, wobei das Aufrauen der Seitenwand ein Ausbilden von mindestens einem von Rundzacken und Hinterschneidungen an der Seitenwand umfasst.
  6. Verfahren nach Anspruch 4 oder 5, wobei das Verkapselungsmaterial mindestens eines von Füllstoffteilchen und Füllstofffasern umfasst, und das Aufrauen der Seitenwand ein Herausbrechen des mindestens einen der Füllstoffteilchen und Füllstofffasern aus dem Verkapselungsmaterial während des mindestens einen des Ätzprozesses und des Laserprozesses umfasst.
  7. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Ausbilden der Aussparung ein Ausbilden eines Via-Lochs umfasst, wobei sich das Via-Loch durch das Verkapselungsmaterial von einer ersten Oberfläche des Verkapselungsmaterials zu einer zweiten Oberfläche des Verkapselungsmaterials erstreckt.
  8. Verfahren nach Anspruch 7, wobei das Spritzen des elektrisch leitfähigen Materials ein Ausbilden einer elektrischen Via-Verbindung durch das Verkapselungsmaterial umfasst, wobei die elektrische Via-Verbindung elektrisch mit dem Halbleiterchip gekoppelt ist.
  9. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Ausbilden der haftvermittelnden Struktur ein Ausbilden einer haftvermittelnden Schicht in der Aussparung umfasst.
  10. Verfahren nach Anspruch 9, wobei das Ausbilden der haftvermittelnden Schicht ein Ausbilden der Aussparung in einer ersten Oberfläche des Verkapselungsmaterials umfasst, bis eine elektrisch leitfähige Struktur, insbesondere eine Leiterbahn, die auf einer zweiten Oberfläche des Verkapselungsmaterials angeordnet ist, von dem Verkapselungsmaterial am Boden der Aussparung freigelegt wird.
  11. Verfahren nach Anspruch 9 oder 10, wobei, nach dem Spritzen des elektrisch leitfähigen Materials, Seitenwände der Aussparung von der haftvermittelnden Schicht unbedeckt sind.
  12. Verfahren nach einem der Ansprüche 9 bis 11, wobei die haftvermittelnde Schicht ein weiches Metall, insbesondere Aluminium, umfasst.
  13. Verfahren nach einem der vorhergehenden Ansprüche, ferner umfassend ein Spritzen des elektrisch leitfähigen Materials über mindestens eines von einer Oberfläche des Verkapselungsmaterials und einer Oberfläche des Halbleiterchips.
  14. Halbleitervorrichtung, umfassend: einen Halbleiterchip; ein elektrisch isolierendes Verkapselungsmaterial, das den Halbleiterchip mindestens teilweise verkapselt; eine in dem Verkapselungsmaterial angeordnete Aussparung; ein gespritztes elektrisch leitfähiges Material, das in der Aussparung angeordnet ist; und eine haftvermittelnde Struktur, die in der Aussparung angeordnet und dazu ausgelegt ist, eine Haftung zwischen dem gespritzten elektrisch leitfähigen Material und dem Verkapselungsmaterial bereitzustellen.
  15. Halbleitervorrichtung nach Anspruch 14, wobei die haftvermittelnde Struktur mindestens eines von Rundzacken und Hinterschneidungen umfasst, die an einer Seitenwand der Aussparung ausgebildet sind, wobei das gespritzte elektrisch leitfähige Material und die Seitenwand durch das mindestens eine der Rundzacken und der Hinterschneidungen verriegelt sind.
  16. Halbleitervorrichtung nach Anspruch 14 oder 15, wobei die Aussparung in einer ersten Oberfläche des Verkapselungsmaterials angeordnet ist, eine elektrisch leitfähige Struktur auf einer zweiten Oberfläche des Verkapselungsmaterials angeordnet ist, die elektrisch leitfähige Struktur einen Boden der Aussparung ausbildet, und die haftvermittelnde Struktur die elektrisch leitfähige Struktur umfasst.
  17. Halbleitervorrichtung nach einem der Ansprüche 14 bis 16, wobei eine Porosität des gespritzten elektrisch leitfähigen Materials in einem Bereich von 10% bis 50% liegt.
  18. Halbleitervorrichtung nach einem der Ansprüche 14 bis 17, wobei das Verkapselungsmaterial mindestens eines von Füllstoffteilchen und Füllstofffasern umfasst.
  19. Halbleitervorrichtung nach einem der Ansprüche 14 bis 18, wobei das gespritzte elektrisch leitfähige Material eine elektrische Via-Verbindung zwischen einer ersten Oberfläche und einer zweiten Oberfläche des Verkapselungsmaterials ausbildet.
  20. Halbleitervorrichtung nach einem der Ansprüche 14 bis 19, wobei das gespritzte elektrisch leitfähige Material ferner über mindestens einem von einer Oberfläche des Verkapselungsmaterials und einer Oberfläche des Halbleiterchips angeordnet ist, und das gespritzte elektrisch leitfähige Material mindestens eines von einer Leiterbahn und einem Kühlkörper ausbildet.
DE102019100896.4A 2019-01-15 2019-01-15 Halbleitervorrichtungen mit haftvermittelnden Strukturen und Verfahren zu ihrer Herstellung Withdrawn DE102019100896A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102019100896.4A DE102019100896A1 (de) 2019-01-15 2019-01-15 Halbleitervorrichtungen mit haftvermittelnden Strukturen und Verfahren zu ihrer Herstellung
US16/690,984 US20200227312A1 (en) 2019-01-15 2019-11-21 Semiconductor devices including adhesion promoting structures and methods for manufacturing thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102019100896.4A DE102019100896A1 (de) 2019-01-15 2019-01-15 Halbleitervorrichtungen mit haftvermittelnden Strukturen und Verfahren zu ihrer Herstellung

Publications (1)

Publication Number Publication Date
DE102019100896A1 true DE102019100896A1 (de) 2020-07-16

Family

ID=71131854

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019100896.4A Withdrawn DE102019100896A1 (de) 2019-01-15 2019-01-15 Halbleitervorrichtungen mit haftvermittelnden Strukturen und Verfahren zu ihrer Herstellung

Country Status (2)

Country Link
US (1) US20200227312A1 (de)
DE (1) DE102019100896A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112221671A (zh) * 2020-12-11 2021-01-15 适新科技（苏州）有限公司 一种棒料连接件的连续挤出包胶送料机构

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9335296B2 (en) 2012-10-10 2016-05-10 Westinghouse Electric Company Llc Systems and methods for steam generator tube analysis for detection of tube degradation
US11935662B2 (en) 2019-07-02 2024-03-19 Westinghouse Electric Company Llc Elongate SiC fuel elements
US11662300B2 (en) 2019-09-19 2023-05-30 Westinghouse Electric Company Llc Apparatus for performing in-situ adhesion test of cold spray deposits and method of employing

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007041926A1 (de) * 2007-09-04 2009-03-05 Siemens Ag Verfahren zur elektrischen Isolierung beziehungsweise elektrischen Kontaktierung von ungehäusten elektronischen Bauelementen bei strukturierter Verkapselung
DE102010055266A1 (de) * 2010-12-20 2012-06-21 Epcos Ag Elektrisches Bauelement mit Halterung eines Chips
DE102014114520A1 (de) * 2014-10-07 2016-04-07 Infineon Technologies Austria Ag Ein elektronisches Modul mit mehreren Einkapselungsschichten und ein Verfahren zu dessen Herstellung
DE102016105243A1 (de) * 2016-03-21 2017-09-21 Infineon Technologies Ag Räumlich Selektives Aufrauen von Verkapselungsmasse, um eine Haftung mit einer Funktionsstruktur zu Fördern

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007041926A1 (de) * 2007-09-04 2009-03-05 Siemens Ag Verfahren zur elektrischen Isolierung beziehungsweise elektrischen Kontaktierung von ungehäusten elektronischen Bauelementen bei strukturierter Verkapselung
DE102010055266A1 (de) * 2010-12-20 2012-06-21 Epcos Ag Elektrisches Bauelement mit Halterung eines Chips
DE102014114520A1 (de) * 2014-10-07 2016-04-07 Infineon Technologies Austria Ag Ein elektronisches Modul mit mehreren Einkapselungsschichten und ein Verfahren zu dessen Herstellung
DE102016105243A1 (de) * 2016-03-21 2017-09-21 Infineon Technologies Ag Räumlich Selektives Aufrauen von Verkapselungsmasse, um eine Haftung mit einer Funktionsstruktur zu Fördern

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112221671A (zh) * 2020-12-11 2021-01-15 适新科技（苏州）有限公司 一种棒料连接件的连续挤出包胶送料机构
CN112221671B (zh) * 2020-12-11 2021-03-09 适新科技（苏州）有限公司 一种棒料连接件的连续挤出包胶送料机构

Also Published As

Publication number Publication date
US20200227312A1 (en) 2020-07-16

Similar Documents

Publication Publication Date Title
DE102019100896A1 (de) Halbleitervorrichtungen mit haftvermittelnden Strukturen und Verfahren zu ihrer Herstellung
DE102014109909B4 (de) Chipbaugruppe mit eingebetteter passiver Komponente und Verfahren zur Herstellung
DE102008023127B4 (de) Halbleiterbauelement und Verfahren zur Herstellung
DE102015121044B4 (de) Anschlussblock mit zwei Arten von Durchkontaktierungen und elektronische Vorrichtung, einen Anschlussblock umfassend
DE102010036978B4 (de) Bauelement mit einer ringförmigen Metallstruktur und Verfahren
DE102009039227B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102007041926B4 (de) Verfahren zur elektrischen Isolierung beziehungsweise elektrischen Kontaktierung von ungehäusten elektronischen Bauelementen bei strukturierter Verkapselung
DE102015115999B4 (de) Elektronische Komponente
DE102011050228B9 (de) Halbleiter-Package und Verfahren zur Herstellung eines Halbleiter-Packages mit Induktionsspule
DE102016106137B4 (de) Elektronikvorrichtungsgehäuse umfassend eine dielektrische Schicht und ein Kapselungsmaterial
DE102014118080B4 (de) Elektronisches Modul mit einem Wärmespreizer und Verfahren zur Herstellung davon
DE102008039389A1 (de) Halbleiterbauelement
DE102015118664B4 (de) Verfahren zur herstellung eines leistungshalbleitermoduls
DE102013103920B4 (de) Herstellungsverfahren für eine Halbleitervorrichtung und Halbleitervorrichtung und Verfahren zum Verwenden eines B-Zustand härtbaren Polymers
DE102014112411A1 (de) Eingekapselte Halbleitervorrichtung
DE102014117594A1 (de) Halbleiter-Package und Verfahren zu seiner Herstellung
DE102015101561B4 (de) Halbleiterpaket und verfahren zur herstellung eines halbleiterpakets
DE102011053362A1 (de) Leistungs-halbleiterchip-verkapselung
DE102015109186A1 (de) Halbleiteranordnung, Halbleitersystem und Verfahren zur Ausbildung einer Halbleiteranordnung
DE102012104304A1 (de) Verfahren zur Herstellung einer Metallschicht auf einem Substrat und Bauelement
DE102012113012B4 (de) Verfahren zum Herstellen einer elektronischen Vorrichtung
DE102015107109B4 (de) Elektronische Vorrichtung mit einem Metallsubstrat und einem in einem Laminat eingebetteten Halbleitermodul
DE102015122294B4 (de) Isolierter Die
DE102017215797B4 (de) Verfahren zur Herstellung von gehäusten Halbleitervorrichtungen
DE102016117826B4 (de) Elektronikmodul und herstellungsverfahren dafür

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee