DE10353676A1 - Raue Kontakte - Google Patents

Raue Kontakte Download PDF

Info

Publication number
DE10353676A1
DE10353676A1 DE10353676A DE10353676A DE10353676A1 DE 10353676 A1 DE10353676 A1 DE 10353676A1 DE 10353676 A DE10353676 A DE 10353676A DE 10353676 A DE10353676 A DE 10353676A DE 10353676 A1 DE10353676 A1 DE 10353676A1
Authority
DE
Germany
Prior art keywords
contact point
elevations
contact
rough surface
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10353676A
Other languages
English (en)
Other versions
DE10353676B4 (de
Inventor
Karl Weidner
Jörg ZAPF
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE10353676A priority Critical patent/DE10353676B4/de
Priority to PCT/EP2004/052671 priority patent/WO2005051059A1/de
Publication of DE10353676A1 publication Critical patent/DE10353676A1/de
Application granted granted Critical
Publication of DE10353676B4 publication Critical patent/DE10353676B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • H05K3/326—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor the printed circuit having integral resilient or deformable parts, e.g. tabs or parts of flexible circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/2402—Laminated, e.g. MCM-L type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0307—Providing micro- or nanometer scale roughness on a metal surface, e.g. by plating of nodules or dendrites
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189—Pressing leads, bumps or a die through an insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

Eine Kontaktstelle für ein elektrisches Bauelement ist mit einer rauen Oberfläche mit Erhebungen ausgebildet, die eine isolierende Schicht durchdringen und dadurch einen Leiter mit dem Bauelement kontaktieren können.

Description

  • Durch das Einbringen von elektronischen Modulen in Smart Cards, Reisepässe oder in Dokumente kann die Fälschungssicherheit erheblich erhöht werden. Diese Module müssen sehr dünn, also unter 100 μm dick, sein. Darüber hinaus wird gefordert, dass sie sehr kostengünstig, ultradünn, flexibel, Raum sparend und eventuell auch mit selbstgenerierender Energieversorgung in einer Fertigungslinie integrierbar bei niedrigen Material- und Herstellungskosten produziert werden können. Aus dem Bereich der RF-ID-Antennenfertigung sind Verfahren bekannt, strukturierte metallische Strukturen kostengünstig herzustellen. Der darüber hinaus notwendige, aber kostenrelevante Prozessschritt ist das Kontaktieren von Bauelementen. Diese Bauelemente können Halbleiter-ICs, passive Komponenten, aber auch Sensoren oder Displays sein.
  • Zur Herstellung von miniaturisierten, ultradünnen Modulen kommt überwiegend eine Verarbeitung von nackten, also ungehäusten Bauelementen in Frage.
  • Vor der Kontaktierung der Bauelemente wird eine Folie oder ein fester Träger hergestellt, der eine oder mehrere strukturierte Metallebenen aufweist.
  • Übliche Kontaktierverfahren sind nun:
    • – Platzieren der Bauelemente in einen Klebstoff (Diebonden), Kontaktieren durch Drahtbonden.
    • – Aufbringen von Lot/Lotpaste oder Leitklebstoff auf Substrat und/oder Bauelement. Kontaktierung durch Flip-Chip-Platzierung und Reflowlöten bzw. Kleberhärtung.
    • – Aufbringen von anisotrop leitfähigen Klebstoffen oder Folien. Kontaktierung durch Flip-Chip-Platzierung und Heißsiegeln, also unter Druck und Temperatur.
    • – Ein ebenfalls bekanntes Verfahren ist eine Durchkontaktierung unter Verwendung eines nicht leitenden Klebers. Hierbei werden die Pads der Bauelemente erhöht, das heißt so genannte Bumps erzeugt. Von der Firma Nanopierce werden separate, harte, spitze, leitfähige Partikel auf den Oberflächen der Bumps fixiert, die den elektrischen Kontakt verbessern sollen. Die Bauelemente werden in den nicht leitenden Klebstoff gesetzt und unter Temperatur und Druck einzeln kontaktiert.
  • Davon ausgehend liegt der Erfindung die Aufgabe zugrunde, eine Möglichkeit des kostengünstigen Kontaktierens von Bauelementen zur Herstellung von ultradünnen Modulen anzugeben.
    •
  • Diese Aufgabe wird durch die in den unabhängigen Ansprüchen angegebenen Erfindungen gelöst. Vorteilhafte Ausgestaltungen ergeben sich aus den abhängigen Ansprüchen.
  • Dementsprechend weist eine Kontaktstelle für ein elektrisches Bauelement eine raue Oberfläche mit Erhebungen auf. Die Erhebungen sind also nicht durch nachträglich an der Oberfläche fixierte Partikel geschaffen, sondern die Kontaktstelle selbst ist mit einer rauen Oberfläche hergestellt bzw. ausgebildet. Dadurch erübrigt sich der zusätzliche Fertigungsschritt des separaten Anordnens von Partikeln.
  • Die Erhebungen der rauen Oberfläche sind insbesondere Warzen, Nadeln, Spitzen und/oder Whisker.
  • Die Erhebungen sind vorzugsweise größer als 1 μm, insbesondere größer als 5 μm aber kleiner als 50 μm, insbesondere kleiner als 20 μm.
  • Um eine leitfähige, gut kontaktierbare und korrosionsfeste Oberfläche zu bilden, können die Erhebungen beispielsweise mit einer Goldschicht überzogen sein.
  • Durch geeignete Materialwahl wird erreicht, dass die raue Oberfläche eine mechanische Stabilität aufweist, also nicht bereits durch geringen Druck eingeebnet werden kann. Dies kann beispielsweise durch die Verwendung von Nickel, Palladium und ähnlichem oder einer Nickel-Kobalt-Legierung als Basismaterial oder als Abdeckschicht der Kontaktstelle geschehen. Die Kontaktstelle ist insbesondere ein Kontaktpad und/oder ein Bump.
  • Gemäß der Aufgabe der Erfindung übernimmt die Kontaktstelle in einem Erzeugnis, das ein Bauelement mit der Kontaktstelle, eine isolierende Schicht und einen Leiter aufweist, folgende Funktion: Die Kontaktstelle ist mit einer rauen Oberfläche mit Erhebungen ausgebildet, die die isolierende Schicht durchdringen und dadurch den Leiter elektrisch kontaktieren. Dabei müssen die Vertiefungen der rauen Oberfläche in der Regel bzw. Mehrzahl nicht in Kontakt mit dem Leiter stehen, können dies aber.
  • Die isolierende Schicht ist insbesondere durch eine Folie, Lack und/oder eine Polymerschicht gebildet. Der Leiter kann beispielsweise eine leitende Schicht sein, die an der isolierenden Schicht angeordnet ist. Vorzugsweise sind isolierende Schichten und Leiter, eine mit einer Metallschicht kaschierte Folie, die auf das Bauelement mit seiner Kontaktstelle auflaminiert wird, wobei die Erhebungen der rauen Oberfläche der Kontaktstelle die Folie durchdringen und in Kontakt mit der Metallschicht geraten bzw. in diese eindringen.
  • In einem Verfahren zur Herstellung einer Kontaktstelle einer der oben genannten Arten wird die Kontaktstelle mit einer rauen Oberfläche mit Erhebungen hergestellt. Dies kann beispielsweise durch außenstromlose Abscheidung, galvanische Abscheidung und/oder Drucken geschehen. Vorteilhafte Ausgestaltungen des Verfahrens zur Herstellung der Kontaktstelle ergeben sich aus den vorteilhaften Ausgestaltungen der Kontaktstelle und umgekehrt.
  • In einem Verfahren zum Herstellen eines Erzeugnisses aufweisend ein Bauelement mit einer Kontaktstelle, eine isolierende Schicht und einen Leiter wird eine Kontaktstelle mit einer rauen Oberfläche mit Erhebungen verwendet, welche die isolierende Schicht durchdringen und dadurch einen elektrischen Kontakt zum Leiter bilden. Beim Herstellen des Erzeugnisses kann die Schicht insbesondere aus einem nichtflüssigen Material hergestellt werden, wie beispielsweise einer Folie. Vorteilhafte Ausgestaltungen des Verfahrens zum Herstellen des Erzeugnisses ergeben sich analog zu den vorteilhaften Ausgestaltungen des Erzeugnisses und der Kontaktstelle und umgekehrt.
  • Weitere Vorteile und Merkmale der Erfindung ergeben sich aus der Beschreibung eines Ausführungsbeispiels anhand der Zeichnung. Dabei zeigt die Figur ein Erzeugnis aufweisend ein Bauelement mit einer Kontaktstelle, eine isolierende Schicht und einen Leiter.
  • In der Regel werden in miniaturisierten Modulen sehr kleine Bauelemente mit bis zu 100 μm × 100 μm Kantenlänge und bis zu in 10 μm Dicke eingesetzt. Das bedeutet, dass pro Wafer oder Substrat sehr viele Bauelemente enthalten sind und dadurch Prozesse auf Wafer- und Substratebene umgerechnet auf das Bauelement sehr kostengünstig sind.
  • Mit geeigneten Prozessen werden im Wafer- oder Substratverbund auf den Kontaktpads der Bauelemente sehr raue, leitfähige Oberflächen erzeugt. Die Prozesse können außenstromlose oder galvanische Abscheideverfahren (Oxid-Treatment) oder Druckprozesse, vorwiegend Schablonendruck, sein oder auch eine Kombination dieser Verfahren.
  • Die Prozessparameter werden bei diesen Verfahren so gewählt, dass entgegen der üblichen Zielsetzung eine raue Oberfläche mit Warzen, Whiskern, Nadeln und/oder gedruckten Spitzen entsteht. Durch geeignete Materialwahl wird erreicht, dass diese raue Oberfläche eine mechanische Stabilität aufweist, also nicht bereits durch einen geringen Druck eingeebnet werden kann. Dies kann beispielsweise durch die Verwendung von Nickel, Palladium und ähnlichem oder Nickel-Kobalt-Legierungen als Basismaterial oder als Abdeckschicht des Pads geschehen. Auch ein Temperschritt kann durch das Wachstum von Whiskern dazu beitragen, die Oberflächen des Pads deutlich rauer zu machen.
  • Nach Erzeugung der rauen leitfähigen Padoberfläche wird der Wafer bzw. das Substrat von der Rückseite her mechanisch dünngeschliffen und poliert.
  • Ein vorteilhafter, kostengünstiger Roll-to-Roll-Prozessablauf zur Herstellung der ultradünnen Module ist wie folgt:
    • – Aufsetzen der gedünnten, ungehäusten Bauelemente in einer vorgegebenen geometrischen Anordnung auf eine einseitig klebende Trägerfolie. Die Kontaktstellen in Form von Kontaktpads mit der besonders rauen Oberfläche sind hierbei von der Klebefolie abgekehrt.
    • – Eine Kunststofffolie mit Metallkaschierung wird auf die Bauelemente und die einseitig klebende Trägerfolie so laminiert, dass die Bauelemente allseitig mit der Folie umhüllt werden. Das Metall der Metallkaschierung ist vorzugsweise Aluminium oder Kupfer. Dieses Laminieren kann beispielsweise in einem Rollenlaminator, einem Autoklaven oder einer Heißpresse erfolgen. Temperatur und Druck werden hierbei so gewählt, dass die Kunststofffolie erweicht und so die erhabenen, rauen, härteren Pads in die Metallkaschierung eindringen. Dieser Kontaktierschritt kann durch einen nachfolgenden Roll-to-Roll-Pressprozess durch Ultraschall unterstützt werden.
    • – Das Metall auf der Kunststofffolie wird nun mit bekannten kostengünstigen Verfahren strukturiert. Hierbei wird das Muster auf die Bauelemente justiert. Beispielsweise wird ein Ätzresist auf dieses Metall partiell gedruckt und dann die Metallschicht in den frei gebliebenen Bereichen durch Ätzen entfernt. Der Ätzresist kann als Schutz verbleiben oder auch anschließend entfernt werden.
    • – Um die Dicke der Module weiter zu minimieren, kann nun die Trägerfolie mechanisch abgezogen werden. Es kommen hier aber auch Trägerfolien in Frage, bei denen das Ablösen thermisch erfolgt. Das Ablösen der Trägerfolie kann jedoch auch vor der Metallstrukturierung stattfinden. Die Trägerfolie kann allerdings als Bestandteil des Moduls auch als rückseitiger Schutz der ungehäusten Bauelemente dienen.
  • Denkbar ist es auch, die Strukturierung des auf kaschierten Metalls vor dem Laminierprozess durchzuführen. Diese vorgefertigte Kunststofffolie mit Metallstrukturen wird nun auf die Bauelemente justiert aufgelegt und wie oben beschrieben laminiert.
  • Die Verbindung kann durch Einsatz von vorgeformten Presswerkzeugen in handelsüblichen Pressen erfolgen.
  • Das kostengünstige Kontaktieren von Bauelementen durch eine besonders raue Oberfläche der Kontaktstellen in Form von Kontaktpads weist also beispielsweise folgende Prozessschritte auf:
  • – Die Aluminium-Kontaktpads von Chips werden im Waferverbund außenstromlos beschichtet. Hierbei wird die Aluminiumoberfläche gereinigt, eine dünne Zinkatschicht in einer Austauschreaktion mit Aluminium abgeschieden und eine Erhöhung der Pads über die Abscheidung von Nickel erreicht. Durch geeignete Wahl der Prozessparameter wird nun, ebenfalls außenstromlos, eine harte Nickel-Kobalt-Legierung sehr ungleichmäßig abgeschieden. Eine solche geeignete Wahl besteht beispielsweise darin, dass der Einsatz von Netzmitteln im Nickel-Kobalt-Elektrolyt reduziert oder auf diese vollständig verzichtet wird. Alternativ oder ergänzend kann beim Abscheiden mit hohen Stromdichten gearbeitet werden. Eine weitere mögliche Alternative oder Ergänzung besteht darin, dass die Nickeloberfläche bereits vor dem Abscheiden der Nickel-Kobalt-Legierung beispielsweise durch einen Temperschritt oxidiert wird. Durch die genannten Vorgehensweisen bilden sich Warzen, nadelartige Gebilde und/oder Whisker. Eine ca. 100 nm dicke Goldschicht schließt den Padaufbau ab.
    • – Der Wafer wird mechanisch gedünnt und poliergeätzt, so dass eine Bauelementdicke von unter 50 μm erreicht wird.
    • – Die Bauelemente werden in mit einem Pick- und Place-Gerät justiert auf eine Silikonklebstoff-beschichtete Polyimidfolie gesetzt.
    • – Eine mit ca. 10 μm Aluminium beschichtete Kunststofffolie aus PET wird unter Druck und Temperatur und eventuell Ultraschall so auflaminiert, dass die erhöhten Pads das Aluminium berühren und sogar in das weichere Aluminium eingepresst werden.
    • – Das Aluminium wird durch Siebdruck eines Ätzresists und Ätzen des freien Aluminiums mit beispielsweise Salzsäure strukturiert.
    • – Die Polyimidklebefolie wird mechanisch abgezogen.
  • In 1 erkennt man einen Substratverbund mit derartig hergestellten Erzeugnissen bzw. ein solches Erzeugnis 1 in einer Vergrößerung. Das Erzeugnis 1 weist ein Bauelement 2 mit einer Kontaktstelle 3, 4 mit einer rauen Oberfläche auf. Die Kontaktstelle 3, 4 enthält ein Kontaktpad 3 und einen Bump 4. Die raue Oberfläche der Kontaktstelle 3, 4 hat eine isolierende Schicht 5 in Form einer Folie durchdrungen und ist in einen Leiter 6 in Form einer Metallkaschierung der Folie 5 eingedrungen. Dadurch stellen Erhebungen der rauen Oberfläche der Kontaktstelle 3, 4, aber aufgrund des tiefen Eindringens in diesem Ausführungsbeispiel auch gleichzeitig Vertiefungen der rauen Oberfläche der Kontaktstelle 3, 4, einen elektrischen Kontakt zwischen dem Leiter 6 in Form der Metallkaschierung und dem Bauelement 2 her.
  • Das Kontaktierverfahren durch die besonders rauen Padoberflächen weist folgende Vorteile auf:
    • – Kostengünstiges Erzeugen von rauen, leitfähigen Padoberflächen im Wafer- oder Substratverbund.
    • – Vollflächige Verklebung von Bauelement und Kunststofffolie durch das Erweichen der Folie im Laminierprozess. Dadurch wird eine mechanisch robuste Verbindung von Bauelementen und Folie erreicht.
    • – Simultane und damit äußerst kostengünstige Kontaktierung aller Bauelemente.
    • – Durch die Verwendung von gedünnten Bauelementen kann eine metallkaschierte Folie beim Laminieren eingesetzt werden. Ein teueres Metallisieren beispielsweise durch Sputtern oder Galvanik entfällt.
    • – Für die elektrische Kontaktierung ist kein teuerer leitfähiger Klebstoff oder ein zusätzlicher Lötprozess notwendig.
    • – Das so hergestellte Modul ist in der Bauhöhe absolut minimiert. Zur Bauhöhe tragen nur die Bauelementdicke, die Dicke der isolierenden Schicht und die Dicke der Metallkaschierung bei.

Claims (13)

  1. Kontaktstelle für ein elektrisches Bauelement (2), dadurch gekennzeichnet, dass die Kontaktstelle (3, 4) mit einer rauen Oberfläche mit Erhebungen ausgebildet ist.
  2. Kontaktstelle nach Anspruch 1, dadurch gekennzeichnet, dass die Erhebungen Warzen, Nadeln, Spitzen und/oder Whisker sind.
  3. Kontaktstelle nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Erhebungen größer als 1 μm sind, insbesondere größer als 5 μm.
  4. Kontaktstelle nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Erhebungen kleiner als 50 μm sind, insbesondere kleiner als 25 μm.
  5. Kontaktstelle nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Erhebungen mit einer Goldschicht überzogen sind.
  6. Kontaktstelle nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Erhebungen Nickel, Palladium und/oder Nickel-Kobalt-Legierungen enthalten.
  7. Kontaktstelle nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Kontaktstelle ein Kontaktpad und/oder ein Bump ist.
  8. Erzeugnis aufweisend – ein Bauelement (2) mit einer Kontaktstelle (3, 4), – eine isolierende Schicht (5), – einen Leiter (6), dadurch gekennzeichnet, dass die Kontaktstelle (3, 4) mit einer rauen Oberfläche mit Erhebungen ausgebildet ist und dass die Erhebungen die isolierende Schicht (5) durchdringen und dadurch den Leiter (6) elektrisch kontaktieren.
  9. Erzeugnis nach Anspruch 8, dadurch gekennzeichnet, dass die isolierende Schicht durch eine Folie, Lack und/oder eine Polymerschicht gebildet ist.
  10. Erzeugnis nach Anspruch 8 oder 9, dadurch gekennzeichnet, dass der Leiter (6) eine leitende Schicht ist, die an der isolierenden Schicht (5) angeordnet ist.
  11. Verfahren zur Herstellung einer Kontaktstelle (3, 4) nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die Kontaktstelle (3, 4) mit einer rauen Oberfläche mit Erhebungen hergestellt wird.
  12. Verfahren nach Anspruch 11, bei dem auf der Kontaktstelle (3, 4) eine raue Oberfläche mit einem der folgenden Verfahren erzeugt wird: – Außenstromlose Abscheidung, – galvanische Abscheidung und/oder – Drucken.
  13. Verfahren zum Herstellen eines Erzeugnisses nach einem der Ansprüche 8 bis 10 aufweisend ein Bauelement (2) mit einer Kontaktstelle (3, 4), eine isolierende Schicht (5) und einen Leiter (6), – bei dem eine Kontaktstelle mit einer rauen Oberfläche mit Erhebungen erzeugt und/oder verwendet wird, – bei dem die Erhebungen die isolierende Schicht (5) durchdringen und – bei dem die Erhebungen dadurch den Leiter (6) elektrisch kontaktieren.
DE10353676A 2003-11-17 2003-11-17 Verfahren zur Herstellung eines ultradünnen Moduls mit rauen Kontakten Expired - Fee Related DE10353676B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10353676A DE10353676B4 (de) 2003-11-17 2003-11-17 Verfahren zur Herstellung eines ultradünnen Moduls mit rauen Kontakten
PCT/EP2004/052671 WO2005051059A1 (de) 2003-11-17 2004-10-27 Raue kontakte

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10353676A DE10353676B4 (de) 2003-11-17 2003-11-17 Verfahren zur Herstellung eines ultradünnen Moduls mit rauen Kontakten

Publications (2)

Publication Number Publication Date
DE10353676A1 true DE10353676A1 (de) 2005-06-30
DE10353676B4 DE10353676B4 (de) 2007-11-29

Family

ID=34609045

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10353676A Expired - Fee Related DE10353676B4 (de) 2003-11-17 2003-11-17 Verfahren zur Herstellung eines ultradünnen Moduls mit rauen Kontakten

Country Status (2)

Country Link
DE (1) DE10353676B4 (de)
WO (1) WO2005051059A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005013323A1 (de) * 2005-03-22 2006-10-05 Infineon Technologies Ag Kontaktierungsvorrichtung zum Kontaktieren einer integrierten Schaltung, insbesondere eines Chips oder eines Wafers, mit einer Testervorrichtung, entsprechendes Testverfahren und entsprechendes Herstellungsverfahren
DE102015218842A1 (de) 2015-09-30 2017-03-30 Siemens Aktiengesellschaft Verfahren zur Kontaktierung einer Kontaktfläche eines Halbleiterbauteils und Elektronikmodul

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008000842A1 (de) * 2008-03-27 2009-10-01 Robert Bosch Gmbh Verfahren zur Herstellung einer elektronischen Baugruppe

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4122297A1 (de) * 1991-07-05 1993-01-07 Messerschmitt Boelkow Blohm Elektronische oder optronische anordnung, insbesondere halbleiter-anordnuung
US5185073A (en) * 1988-06-21 1993-02-09 International Business Machines Corporation Method of fabricating nendritic materials
US5487999A (en) * 1991-06-04 1996-01-30 Micron Technology, Inc. Method for fabricating a penetration limited contact having a rough textured surface
US5876580A (en) * 1996-01-12 1999-03-02 Micromodule Systems Rough electrical contact surface
EP0930645A2 (de) * 1997-12-29 1999-07-21 Ford Motor Company Lotlöser Flip-Chip-Zusammenbau und Verfahren und Material dafür
JP2000269269A (ja) * 1999-03-15 2000-09-29 Toshiba Corp 半導体実装用基板と半導体装置および半導体装置の製造方法
JP2001148401A (ja) * 1999-11-18 2001-05-29 Seiko Epson Corp 半導体装置およびその製造方法
WO2002025825A2 (en) * 2000-09-19 2002-03-28 Nanopierce Technologies, Inc. Method for assembling components and antennae in radio frequency identification devices
US20030127750A1 (en) * 2000-07-17 2003-07-10 Hans-Jurgen Hacke Electronic chip component with an integrated circuit and fabrication method

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5977642A (en) * 1997-08-25 1999-11-02 International Business Machines Corporation Dendrite interconnect for planarization and method for producing same
JPH11145176A (ja) * 1997-11-11 1999-05-28 Fujitsu Ltd ハンダバンプの形成方法及び予備ハンダの形成方法
US6306750B1 (en) * 2000-01-18 2001-10-23 Taiwan Semiconductor Manufacturing Company Bonding pad structure to prevent inter-metal dielectric cracking and to improve bondability
DE10214314A1 (de) * 2002-03-28 2003-10-23 Nedcard B V Chipmodul

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5185073A (en) * 1988-06-21 1993-02-09 International Business Machines Corporation Method of fabricating nendritic materials
US5487999A (en) * 1991-06-04 1996-01-30 Micron Technology, Inc. Method for fabricating a penetration limited contact having a rough textured surface
DE4122297A1 (de) * 1991-07-05 1993-01-07 Messerschmitt Boelkow Blohm Elektronische oder optronische anordnung, insbesondere halbleiter-anordnuung
US5876580A (en) * 1996-01-12 1999-03-02 Micromodule Systems Rough electrical contact surface
EP0930645A2 (de) * 1997-12-29 1999-07-21 Ford Motor Company Lotlöser Flip-Chip-Zusammenbau und Verfahren und Material dafür
JP2000269269A (ja) * 1999-03-15 2000-09-29 Toshiba Corp 半導体実装用基板と半導体装置および半導体装置の製造方法
JP2001148401A (ja) * 1999-11-18 2001-05-29 Seiko Epson Corp 半導体装置およびその製造方法
US20030127750A1 (en) * 2000-07-17 2003-07-10 Hans-Jurgen Hacke Electronic chip component with an integrated circuit and fabrication method
WO2002025825A2 (en) * 2000-09-19 2002-03-28 Nanopierce Technologies, Inc. Method for assembling components and antennae in radio frequency identification devices

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005013323A1 (de) * 2005-03-22 2006-10-05 Infineon Technologies Ag Kontaktierungsvorrichtung zum Kontaktieren einer integrierten Schaltung, insbesondere eines Chips oder eines Wafers, mit einer Testervorrichtung, entsprechendes Testverfahren und entsprechendes Herstellungsverfahren
US7274102B2 (en) 2005-03-22 2007-09-25 Infineon Technologies Ag Contacting device, testing method and corresponding production method
DE102015218842A1 (de) 2015-09-30 2017-03-30 Siemens Aktiengesellschaft Verfahren zur Kontaktierung einer Kontaktfläche eines Halbleiterbauteils und Elektronikmodul

Also Published As

Publication number Publication date
WO2005051059A1 (de) 2005-06-02
DE10353676B4 (de) 2007-11-29

Similar Documents

Publication Publication Date Title
EP3401950B1 (de) Verfahren zur herstellung eines leistungshalbleitermoduls
EP2390904A2 (de) Verfahren zur Niedertemperatur Drucksinterverbindung zweier Verbindungspartner und hiermit hergestellte Anordnung
WO2013013964A1 (de) Trägervorrichtung, elektrische vorrichtung mit einer trägervorrichtung und verfahren zur herstellung dieser
DE102007022337A1 (de) Gesintertes Leistungshalbleitersubstrat sowie Herstellungsverfahren hierzu
DE112018005713T5 (de) Leistungshalbleitereinheit und herstellungsverfahren für eine leistungshalbleitereinheit
DE19522338B4 (de) Chipträgeranordnung mit einer Durchkontaktierung
DE10353676B4 (de) Verfahren zur Herstellung eines ultradünnen Moduls mit rauen Kontakten
TW201110836A (en) Substrate with embedded device and fabrication method thereof
EP1301942A1 (de) Elektronisches chipbauteil mit einer integrierten schaltung und verfahren zur herstellung
DE102005044510A1 (de) Halbleiterbauteil mit Vorderseitenmetallisierung sowie Verfahren zu dessen Herstellung
DE102015114645B4 (de) Chipkarte, vorrichtung und verfahren
EP2502471A1 (de) Herstellung von leiterstrukturen auf kunststoff-folien mittels nanotinten
DE102013113917B4 (de) Verfahren zum Fertigen eines Schichtstapels, elektronisches Bauelement und Schichtstapel
EP2067390B1 (de) Verfahren zur herstellung einer anordnung optoelektronischer bauelemente und anordnung optoelektronischer bauelemente
DE19845296A1 (de) Verfahren zur Kontaktierung eines Schaltungschips
JP2020053524A (ja) 回路基板及び部品実装基板、並びに、それらの製造方法
DE102008034616A1 (de) Prägefolie und deren Verwendung sowie Verfahren zur Herstellung von Strukturelementen aus Kupfer
DE102015121775B3 (de) Verfahren zum Verbinden eines Halbleiterchips mit einer metallischen Oberfläche eines Substrats mittels zweier Kontaktmetallisierungsschichten und Verfahren zur Herstellung einer Elektronikbaugruppe
WO2005050739A1 (de) Aussenstromlose kontaktierung
DE102011088431B4 (de) Bondverbindung, Verfahren zum Herstellen einer Bondverbindung und Bondwerkzeug
EP0771472B1 (de) Verfahren zum verbinden eines elektrischen anschlusses eines unverpackten ic-bauelements mit einer leiterbahn auf einem substrat
WO2015067792A1 (de) Leadframe und dessen verwendung
EP1515595B1 (de) Schaltungsträger
DE102013226759A1 (de) Kompaktes elektrisches Widerstandsbauteil
EP2248401A2 (de) Verfahren zur herstellung von leiterplatten mit bestückten bauelementen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee