JP2001148401A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2001148401A
JP2001148401A JP32846799A JP32846799A JP2001148401A JP 2001148401 A JP2001148401 A JP 2001148401A JP 32846799 A JP32846799 A JP 32846799A JP 32846799 A JP32846799 A JP 32846799A JP 2001148401 A JP2001148401 A JP 2001148401A
Authority
JP
Japan
Prior art keywords
bump
semiconductor device
semiconductor chip
bumps
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP32846799A
Other languages
English (en)
Inventor
Michiyoshi Takano
道義 高野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP32846799A priority Critical patent/JP2001148401A/ja
Publication of JP2001148401A publication Critical patent/JP2001148401A/ja
Priority to US10/445,188 priority patent/US6872651B2/en
Priority to US10/988,553 priority patent/US7233067B2/en
Priority to US11/798,506 priority patent/US20070267744A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 加熱ツールにより半導体チップのバンプとフ
ィルムテープキャリアのインナーリードとを熱圧着する
際に、両者を確実に接続することが可能な半導体装置お
よびその製造方法を提供すること。 【解決手段】 半導体ウェハ５０をヨウ化カリウムまた
はヨウ化アンモニウムの溶液を用いてエッチングする。
このエッチングにより、バリアメタル層４８が除去され
るのと同時に、バンプ１０の上面が荒れて多数の突起１
２が形成される。突起１２が形成されることにより、バ
ンプ１０の上面の表面積が増大し、半導体チップのバン
プ１０とフィルムテープキャリアのリードとの接続性が
向上する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に係り、特に半導体チップをテープ基板に
実装したものに関する。
【０００２】
【従来の技術】半導体装置の分野においては、ベアチッ
プを実装したパッケージの一種として、ＴＣＰ（Tape C
arrier package）が良く知られている。図５は、フィル
ムテープキャリアの説明図である。図５に示すように、
フィルムテープキャリア３０は、一般的にポリイミド樹
脂製のフィルムに、銅箔を貼り付け、回路を形成後、Ｓ
ｎメッキまたはＡｕメッキを施したものであり、半導体
装置と加工される前においては長尺物として形成されて
いる。また、リードは、半導体チップの電極パッド上に
形成されたＡｕで形成されたバンプに接続されるインナ
ーリード２０と、およびインナーリード２０と一体に形
成されて外部への接続に供されるアウターリード３６と
から形成されている。
【０００３】以下に、すべてのバンプとインナーリード
とを同時に接続するギャングボンディング方式によるＴ
ＣＰの製造方法について図６を参照しながら説明する。
まず、図示しないステージ上において、デバイスホール
３２に囲まれる位置に半導体チップを配し、半導体チッ
プのバンプと、それぞれのバンプに接続されるインナー
リードとが正しく接続されるように位置合わせを行う。
次に、図６（１）に示すように、位置合わせをした半導
体チップ４０のバンプおよびインナーリード２０に対し
て、予め５００℃前後に加熱した加熱ツール５２を降下
させる。インナーリード２０上に降下した加熱ツール５
２は、ステージとの間にバンプおよびインナーリード２
０を挟み込むようにして押圧する。
【０００４】さらに、加熱ツールから加わる熱によりＡ
ｕとインナーリード２０のＳｎメッキとにより、図６
（２）に示すＡｕ／Ｓｎの共晶合金４６が形成される。
この共晶合金４６によりバンプとインナーリード２０と
が接続されると、フィルムテープキャリア３０への半導
体チップ４０の実装が完了する。半導体チップの実装を
終えたら、フィルムテープキャリア３０をパンチングし
て、フィルムテープキャリア３０の不要部分を除去する
ことにより、ＴＣＰが完成する。
【０００５】
【発明が解決しようとする課題】ところが、上述のよう
に、加熱ツールを使用して半導体チップのバンプとイン
ナーリードとを接続する際に以下に述べるような問題が
発生していた。
【０００６】図４は、従来技術を用いた場合における半
導体チップの実装時に発生する問題点の説明図である。
図４に示すように、半導体チップ４０に形成されるバン
プ１０は、電極パッド４２上に形成される。電極パッド
４２の周辺部は、パッシベーション膜４４で覆われて盛
り上がっているので、その上に形成されるバンプ１０
も、周辺部が高くなり、中央寄りの部分はやや凹陥した
平坦面となる。よって、バンプ１０にインナーリード２
０を当接させた場合、この段差によりバンプ１０とイン
ナーリード２０との間に間隙１８ができる。よって、こ
のままではバンプ１０の中央寄りの部分が両者の接続に
寄与しないことになる。
【０００７】そこで、従来においては、バンプ１０とイ
ンナーリード２０との熱圧着時には、加熱ツールによっ
て高荷重、高温を加えることにより、バンプ１０の中央
寄りの部分にもＡｕ−Ｓｎの共晶合金４６が形成される
ようにしていた。
【０００８】しかしながら、高荷重、高温を加えること
は、インナーリードに変形やクラックを発生させたり、
パッシベーション膜にクラックを発生させる原因とな
る。このような事態が発生すると、結果として製造され
る半導体装置の信頼性を損なうことになる。さらに、フ
ィルムテープキャリアからアウトガスが発生したり、加
熱ツールの製品寿命を短くするなどの問題も発生してい
た。
【０００９】そこで、本発明は、加熱ツールにより半導
体チップのバンプとテープ基板のリードとを熱圧着する
際に、両者を確実に接続することが可能な半導体装置お
よびその製造方法を提供することを目的としている。
【００１０】
【課題を解決するための手段】本発明は、上述の課題を
解決するために、リードが形成されてなるテープ基板
と、能動面に形成されたバンプを前記リードに熱圧着す
ることにより前記テープ基板に実装されてなる半導体チ
ップと、を少なくとも有する半導体装置において、前記
バンプの上面を粗化してなることを特徴とするものとし
た。
【００１１】このように構成した本発明においては、バ
ンプの上面を粗化することにより、バンプの上面を平坦
に形成した場合よりもその表面積を大きくすることがで
きるので、Ａｕ−Ｓｎの共晶合金の形成に寄与する部分
の面積が増大するとともに、突起同士の間に毛細管現象
により溶融状態の共晶合金が入り込み、バンプとリード
とを確実に接続することが可能となる。よって、ボンデ
ィング時に高荷重、高温を加える必要がなく、インナー
リードクラック等の発生を防止することが可能となる。
【００１２】また、上記の半導体装置において、前記バ
ンプは、その上面に１ないし５μｍの高さを有する突起
が連続的に形成されてなることを特徴とするものとし
た。
【００１３】このように構成した本発明においては、バ
ンプの上面を粗化することにより形成される突起の高さ
を、Ａｕ−Ｓｎの共晶合金の形成に寄与する程度にバン
プの上面の表面積を増大させ、かつ、バンプとリードと
の接続強度が必要十分に確保できる範囲としたので、バ
ンプとリードとを確実に熱圧着することができる。
【００１４】なお、バンプの上面の突起は、各突起とリ
ードとの間にＡｕ−Ｓｎの共晶合金が形成されることを
促進するために、各突起とリードとが確実に当接するよ
うに、それらの高さを同じものとすることが好ましい。
【００１５】そして、リードが形成されてなるテープ基
板と、能動面に形成されたバンプを前記リードに熱圧着
することにより前記テープ基板に実装されてなる半導体
チップと、を少なくとも有する半導体装置の製造方法に
おいて、前記バンプの上面を粗化処理する工程と、前記
バンプを前記リードに熱圧着する工程と、を少なくとも
有することを特徴とするものとした。
【００１６】このように構成した本発明においては、バ
ンプの上面を粗化処理した上で、バンプとリードとを熱
圧着するので、バンプの上面を平坦に形成した場合より
もその表面積を大きくすることができ、バンプとリード
との接続の信頼性を高めることができる。
【００１７】また、上記の半導体装置の製造方法におい
て、前記粗化処理する工程を、前記半導体チップが形成
された半導体ウェハの表面に形成したバリアメタルを除
去しつつ行うことを特徴とするものとした。
【００１８】このように構成した本発明においては、粗
化処理の工程をウェハプロセスにおけるバリアメタル除
去の工程と一体に行うので、粗化処理のための工程を別
個に設ける必要がない。
【００１９】また、上記の半導体装置の製造方法におい
て、前記バンプの上面をヨウ素化合物でエッチングして
粗化処理することを特徴とするものとした。
【００２０】このように構成した本発明においては、バ
ンプの上面をソフトエッチングすることが容易にでき
る。
【００２１】また、上記の半導体装置の製造方法におい
て、前記ヨウ素化合物は、ヨウ化カリウムまたはヨウ化
アンモニウムであることを特徴とするものとした。
【００２２】このように構成した本発明においては、バ
ンプの上面に所望の突起を形成することが容易にでき
る。
【００２３】
【発明の実施の形態】以下に、本発明に係る半導体装置
およびその製造方法関する好適な実施の形態について添
付図面を参照しながら詳細に説明する。なお、前記従来
技術において説明した部分に対応する部分については、
同一の符号を付してその説明を省略する。また、従来の
技術の欄において説明した内容と同一となるものについ
ては、その説明を簡略化する。
【００２４】図１は、本発明の実施の形態に係る半導体
装置の製造方法の説明図であり、（１）は半導体チップ
のバンプの粗化処理前の状態を示す説明図であり、
（２）は粗化処理後の状態を示す説明図である。また、
図２は、粗化処理を施したバンプの説明図である。図３
は、突起の高さとバンプおよびインナーリードの接続強
度との関係を示す説明図である。
【００２５】本発明の実施の形態においては、ギャング
ボンディング装置で熱圧着する際に、Ａｕ−Ｓｎの共晶
合金の形成が好適に行われるように、バンプの上面に突
起を形成して当該面の表面積を大きくするようにしたも
のである。
【００２６】図１（１）は、ウェハプロセスの途中の段
階を示すものである。すなわち、半導体チップが形成さ
れた半導体ウェハ５０上には、まず電極パッド４２が形
成された領域を除いてパッシベーション膜４４を形成し
ている。また、パッシベーション膜４４の上には、半導
体ウェハ５０の全面にわたってバリアメタル層４８が形
成されている。このバリアメタル層４８は２層からな
り、パッシベーション膜４４の上にＴｉＷ層４８ａをス
パッタにより形成し、さらに、ＴｉＷ層４８ａ上にＡｕ
層４８ｂをメッキにより形成したものである。
【００２７】くわえて、電極パッド４２の上方にはバン
プ１０を形成している。バンプ１０は、半導体ウェハ５
０の全面にフォトレジストを塗布し、次に露光、現像を
行ってバンプ形成領域の部分を除去して開口部を設け、
次に、この開口部にＡｕメッキを施すことにより形成し
たものである。なお、この段階におけるバンプ１０の上
面は、発明が解決しようとする課題の欄において図３に
基づいて説明したように、中央寄りの部分がやや凹陥し
た平坦面に形成されている。
【００２８】ここで、本発明の実施の形態においては、
半導体ウェハ５０にヨウ化カリウムまたはヨウ化アンモ
ニウムの溶液を用いてエッチングを施す。このエッチン
グにより、図１（２）に示すように、バリアメタル層４
８が除去されるとともに、バンプ１０の上面が荒れて多
数の突起１２が形成される。よって、バンプ１０の上面
の表面積は、エッチングを施す前のものと比較して著し
く増加する。また、バンプ１０の上面の周辺部分と中央
寄りの部分との段差は、突起１２が多数形成されること
により相当程度低減される。
【００２９】したがって、図６（１）に示したように、
バンプ１０とインナーリード２０を加熱ツール５２で熱
圧着する際に、Ａｕ−Ｓｎの共晶合金の形成に寄与する
部分の面積が著しく増えて、共晶合金の形成が促進され
ることになる。くわえて、突起１２の隙間には毛細管現
象により溶融状態の共晶合金が入り込んで、突起１２の
周囲の傾斜面１４に付着し、バンプ１０とインナーリー
ド２０との接続を強固なものにする。よって、加熱ツー
ル５２の温度を従来の場合よりも低く設定しても、バン
プ１０とインナーリード２０との接続を確実に行うこと
ができる。また、バンプ１０の上面の段差も相当程度解
消するので、加熱ツール５２の圧力を従来の場合よりも
小さくすることができる。
【００３０】なお、エッチング溶液は、ヨウ化カリウム
またはヨウ化アンモニウムと同様にエッチングできるも
のであれば、他のヨウ素系化合物またはその他の化合物
であっても良い。また、バンプ１０は、Ａｕで形成され
るもののほかに、Ｎｉ等Ａｕ以外の材質で形成された突
起の表面にＡｕを付着したものであっても良い。また、
バンプ１０の上面に多数の突起１２を形成することが可
能であるならば、例えば、表面に凹凸を形成したツール
をバンプ１０の上面に押し当てて突起を形成する、ある
いはこのようなツールでバンプ１０の上面を研削して突
起を形成するなど機械的な方法によって形成しても良
い。機械的な方法によれば、突起１２の高さを所定の範
囲に揃えることが容易にできるので、後述する理由によ
りＡｕ−Ｓｎの共晶合金の形成がさらに促進される。
【００３１】ところで、突起１２の高さは、使用するエ
ッチング溶液の種類やエッチング時間によって異なって
くる。また、図２に示すように、それぞれの高さにばら
つきが生じる。すなわち、最も低い突起１２ａ、最も高
い突起１２ｂに示すような差が生じる。この高さのばら
つきは、なるべく小さくすることが好ましい。なぜなら
ば、バンプとインナーリードとの熱圧着時に、両者が接
触している面積に比例してＡｕ−Ｓｎの共晶合金の形成
が促進されるからである。よって、突起１２の高さのば
らつきが大きいと、加熱ツールからインナーリードに押
圧力が加わっている時点においても、高さの低いものは
インナーリードから離れたままの状態になり、Ａｕ−Ｓ
ｎの共晶合金の形成にあまり寄与しなくなる。
【００３２】また、突起１２の高さは、後述する実験結
果から、図２に示した最も低い突起１２ａの高さＡを１
μｍ以上とし、最も高い突起１２ｂの高さＢを５μｍ未
満とすることが好適であることが分かった。以下にその
結果について説明する。
【００３３】
【実施例】本件の発明者において、突起の高さとバンプ
およびインナーリードの接続強度との関係について実験
を行うことにより、その効果を確認するデータを得てい
るので、以下にその結果について図３に基づいて説明す
る。
【００３４】表中の項目１は、バンプ表面の荒れ、つま
りバンプ上面の突起の高さを示している。表中の「a以
上〜ｂ未満」の記載は、すべての突起の高さがａからｂ
の範囲にあることを示している。また、項目２は、Ａｕ
−Ｓｎの共晶合金の形成状況を示しており、○は形成状
況が良好なこと、△は形成状況があまり良好でないこ
と、×は形成状況が不良であったこと、を示している。
また、項目３は、バンプとインナーリードとの接続強度
を示しており、○は信頼できる強度が得られたこと、△
は強度がやや不十分であること、×は強度が不足してい
ること、を示している。そして、項目４は、総合判定結
果であり、○は半導体装置としての信頼性を確保できる
との結果、△は半導体装置としての信頼性にやや欠けて
いること、×は半導体装置としての信頼性を確保できな
いとの結果、を示している。
【００３５】表から分かるように、実験の結果、最も好
ましい突起の高さは、１（μｍ）以上〜５（μｍ）未満
の範囲であることが分かった。その理由は、突起の高さ
が０（μｍ）以上〜１（μｍ）未満であると、バンプ上
面が平坦である場合とさほど違いがなく、突起を設けた
作用効果が十分得られない。逆に、突起の高さが５（μ
ｍ）以上であると、突起の基端部とインナーリードとの
距離が大きすぎて、突起の基端部近傍に溶融状態のＡｕ
−Ｓｎの共晶合金が付着せず、接続強度の向上に寄与し
なくなるためであると推測される。
【００３６】以上のように、本発明の実施の形態に係る
半導体装置およびその製造方法においては、半導体チッ
プのバンプの上面を荒らして突起を形成したので、加熱
ツールの温度、圧力を従来の場合よりも低く設定して
も、バンプとインナーリードとの十分な接続強度を得る
ことができる。また、ウェハプロセスにおいて、バリア
メタルの除去と同時にバンプの上面を荒らすので、新た
な工程を設ける必要がない。
【００３７】
【発明の効果】以上に説明したように、本発明によれ
ば、リードが形成されてなるテープ基板と、能動面に形
成されたバンプを前記リードに熱圧着することにより前
記テープ基板に実装されてなる半導体チップと、を少な
くとも有する構成としているため、ウェハプロセスにお
ける簡便な処理により半導体チップとテープ基板との接
続の信頼性を大幅に向上することができる。ひいては、
半導体装置の製造コストの低減化を図ることができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態に係る半導体装置の製造
方法の説明図であり、（１）は半導体チップのバンプの
粗化処理前の状態を示す説明図であり、（２）は粗化処
理後の状態を示す説明図である。
【図２】 粗化処理を施したバンプの説明図である。
【図３】 突起の高さとバンプおよびインナーリードの
接続強度との関係を示す説明図である。
【図４】 従来技術を用いた場合における半導体チップ
の実装時に発生する問題点の説明図である。
【図５】 フィルムテープキャリアの説明図である。
【図６】 半導体チップのバンプとフィルムテープキャ
リアのインナーリードとの熱圧着方法の説明図であり、
（１）は熱圧着前のバンプおよびインナーリードの状態
を示す説明図であり、（２）は熱圧着後のバンプおよび
インナーリードの状態を示す説明図である。
【符号の説明】
１０ バンプ １２ 突起 １２ａ 最も低い突起 １２ｂ 最も高い突起 １４ 傾斜面 １８ 間隙 ２０ インナーリード ３０ フィルムテープキャリア ３２ デバイスホール ３４ スプロケットホール ３６ アウターリード ４０ 半導体チップ ４２ 電極パッド ４４ パッシベーション膜 ４６ 共晶合金 ４８ バリアメタル層 ４８ａ ＴｉＷ層 ４８ｂ Ａｕ層 ５０ 半導体ウェハ ５２ 加熱ツール

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 リードが形成されてなるテープ基板と、
    能動面に形成されたバンプを前記リードに熱圧着するこ
    とにより前記テープ基板に実装されてなる半導体チップ
    と、を少なくとも有する半導体装置において、 前記バンプの上面を粗化してなることを特徴とする半導
    体装置。
  2. 【請求項２】 前記バンプは、その上面に１ないし５μ
    ｍの高さを有する突起が連続的に形成されてなることを
    特徴とする請求項１に記載の半導体装置。
  3. 【請求項３】 リードが形成されてなるテープ基板と、
    能動面に形成されたバンプを前記リードに熱圧着するこ
    とにより前記テープ基板に実装されてなる半導体チップ
    と、を少なくとも有する半導体装置の製造方法におい
    て、 前記バンプの上面を粗化処理する工程と、前記バンプを
    前記リードに熱圧着する工程と、を少なくとも有するこ
    とを特徴とする半導体装置の製造方法。
  4. 【請求項４】 前記粗化処理する工程を、前記半導体チ
    ップが形成された半導体ウェハの表面に形成したバリア
    メタルを除去しつつ行うことを特徴とする請求項３に記
    載の半導体装置の製造方法。
  5. 【請求項５】 前記バンプの上面をヨウ素化合物でエッ
    チングして粗化処理することを特徴とする請求項３また
    は請求項４に記載の半導体装置の製造方法。
  6. 【請求項６】 前記ヨウ素化合物は、ヨウ化カリウムま
    たはヨウ化アンモニウムであることを特徴とする請求項
    ５に記載の半導体装置の製造方法。
JP32846799A 1999-11-18 1999-11-18 半導体装置およびその製造方法 Withdrawn JP2001148401A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP32846799A JP2001148401A (ja) 1999-11-18 1999-11-18 半導体装置およびその製造方法
US10/445,188 US6872651B2 (en) 1999-11-18 2003-05-27 Manufacturing a bump electrode with roughened face
US10/988,553 US7233067B2 (en) 1999-11-18 2004-11-16 Manufacturing a bump electrode with roughened face
US11/798,506 US20070267744A1 (en) 1999-11-18 2007-05-14 Manufacturing a bump electrode with roughened face

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32846799A JP2001148401A (ja) 1999-11-18 1999-11-18 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2001148401A true JP2001148401A (ja) 2001-05-29

Family

ID=18210604

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32846799A Withdrawn JP2001148401A (ja) 1999-11-18 1999-11-18 半導体装置およびその製造方法

Country Status (2)

Country Link
US (3) US6872651B2 (ja)
JP (1) JP2001148401A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10353676A1 (de) * 2003-11-17 2005-06-30 Siemens Ag Raue Kontakte
JP2015532780A (ja) * 2012-08-10 2015-11-12 スマートラック・テクノロジー・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツングＳｍａｒｔｒａｃ Ｔｅｃｈｎｏｌｏｇｙ Ｇｍｂｈ コンタクトバンプ接続、コンタクトバンプ、およびコンタクトバンプ接続を作るための方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001148401A (ja) * 1999-11-18 2001-05-29 Seiko Epson Corp 半導体装置およびその製造方法
US7361581B2 (en) * 2004-11-23 2008-04-22 International Business Machines Corporation High surface area aluminum bond pad for through-wafer connections to an electronic package
DE102010005465B4 (de) * 2009-01-26 2014-11-20 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Elektrisches oder elektronisches Bauelement und Verfahren zum Herstellen eines Anschlusses
US7863743B1 (en) * 2009-06-30 2011-01-04 Oracle America, Inc. Capactive connectors with enhanced capacitive coupling
US8409979B2 (en) * 2011-05-31 2013-04-02 Stats Chippac, Ltd. Semiconductor device and method of forming interconnect structure with conductive pads having expanded interconnect surface area for enhanced interconnection properties
CN104169766B (zh) * 2012-02-13 2016-09-28 康宁光电通信有限责任公司 光纤电缆子组件和用于制作所述子组件的方法
US20160233188A1 (en) * 2013-12-02 2016-08-11 Smartrac Technology Gmbh Contact bumps methods of making contact bumps
US9984987B2 (en) * 2016-08-05 2018-05-29 Nanya Technology Corporation Semiconductor structure and manufacturing method thereof

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4786545A (en) * 1986-02-28 1988-11-22 Seiko Epson Corporation Circuit substrate and method for forming bumps on the circuit substrate
KR910006967B1 (ko) * 1987-11-18 1991-09-14 가시오 게이상기 가부시기가이샤 반도체 장치의 범프 전극 구조 및 그 형성 방법
JPH0793309B2 (ja) 1987-11-24 1995-10-09 カシオ計算機株式会社 半導体装置の接続方法
US5487999A (en) * 1991-06-04 1996-01-30 Micron Technology, Inc. Method for fabricating a penetration limited contact having a rough textured surface
US5545589A (en) * 1993-01-28 1996-08-13 Matsushita Electric Industrial Co., Ltd. Method of forming a bump having a rugged side, a semiconductor device having the bump, and a method of mounting a semiconductor unit and a semiconductor device
JPH0870019A (ja) 1994-08-30 1996-03-12 Casio Comput Co Ltd 電子部品の接続構造および接続方法
US5904499A (en) * 1994-12-22 1999-05-18 Pace; Benedict G Package for power semiconductor chips
US5707902A (en) * 1995-02-13 1998-01-13 Industrial Technology Research Institute Composite bump structure and methods of fabrication
US5931685A (en) * 1997-06-02 1999-08-03 Micron Technology, Inc. Interconnect for making temporary electrical connections with bumped semiconductor components
JPH11111761A (ja) 1997-10-08 1999-04-23 Fujitsu Ltd 半導体チップ部品の実装体
US6157079A (en) * 1997-11-10 2000-12-05 Citizen Watch Co., Ltd Semiconductor device with a bump including a bump electrode film covering a projecting photoresist
JPH11145176A (ja) * 1997-11-11 1999-05-28 Fujitsu Ltd ハンダバンプの形成方法及び予備ハンダの形成方法
US6288559B1 (en) * 1998-03-30 2001-09-11 International Business Machines Corporation Semiconductor testing using electrically conductive adhesives
US6742701B2 (en) * 1998-09-17 2004-06-01 Kabushiki Kaisha Tamura Seisakusho Bump forming method, presoldering treatment method, soldering method, bump forming apparatus, presoldering treatment device and soldering apparatus
JP2001148401A (ja) * 1999-11-18 2001-05-29 Seiko Epson Corp 半導体装置およびその製造方法
US6853074B2 (en) * 1999-12-27 2005-02-08 Matsushita Electric Industrial Co., Ltd. Electronic part, an electronic part mounting element and a process for manufacturing such the articles
US6406991B2 (en) * 1999-12-27 2002-06-18 Hoya Corporation Method of manufacturing a contact element and a multi-layered wiring substrate, and wafer batch contact board

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10353676A1 (de) * 2003-11-17 2005-06-30 Siemens Ag Raue Kontakte
DE10353676B4 (de) * 2003-11-17 2007-11-29 Siemens Ag Verfahren zur Herstellung eines ultradünnen Moduls mit rauen Kontakten
JP2015532780A (ja) * 2012-08-10 2015-11-12 スマートラック・テクノロジー・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツングＳｍａｒｔｒａｃ Ｔｅｃｈｎｏｌｏｇｙ Ｇｍｂｈ コンタクトバンプ接続、コンタクトバンプ、およびコンタクトバンプ接続を作るための方法

Also Published As

Publication number Publication date
US7233067B2 (en) 2007-06-19
US6872651B2 (en) 2005-03-29
US20040004273A1 (en) 2004-01-08
US20050062158A1 (en) 2005-03-24
US20070267744A1 (en) 2007-11-22

Similar Documents

Publication Publication Date Title
US20070267744A1 (en) Manufacturing a bump electrode with roughened face
EP0568995A2 (en) Semiconductor device with bumps
JPH10233413A (ja) 半導体装置およびその製造方法並びに配線基板
JPH0644584B2 (ja) 合金結合インジュウムバンプおよびその処理方法
JPH0837190A (ja) 半導体装置
KR100382377B1 (ko) 범프 전사 기판, 그 제조방법, 반도체 장치, 및 그제조방법
US6916687B2 (en) Bump process for flip chip package
JP2770821B2 (ja) 半導体装置の実装方法および実装構造
JP2910397B2 (ja) 半田接続方法
JP2002009108A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
EP0844656A1 (en) Electronic component structure
JP2606606B2 (ja) 半導体装置の製造方法
US6827252B2 (en) Bump manufacturing method
JPH05190601A (ja) フリップチップ接合方法
JP2000195894A (ja) 半導体装置の製造方法
JP2001326243A (ja) 半導体装置の製造方法
JP2699855B2 (ja) 半導体装置のボンディング方法
TWI823329B (zh) 玻璃覆晶封裝方法及其晶片
JPH0669640A (ja) 半田バンプ形成方法
JP2001127102A (ja) 半導体装置およびその製造方法
JP2008177404A (ja) 半導体装置、半導体モジュールおよびその製造方法
JP3643760B2 (ja) 半導体装置の製造方法
JP3267422B2 (ja) バンプ転写体および半導体集積回路装置の製造方法
JP2748759B2 (ja) フィルムキャリアテープの製造方法
JP3945017B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040816

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040824

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20040913