JP2018037473A - 積層セラミックコンデンサ - Google Patents

積層セラミックコンデンサ Download PDF

Info

Publication number
JP2018037473A
JP2018037473A JP2016167458A JP2016167458A JP2018037473A JP 2018037473 A JP2018037473 A JP 2018037473A JP 2016167458 A JP2016167458 A JP 2016167458A JP 2016167458 A JP2016167458 A JP 2016167458A JP 2018037473 A JP2018037473 A JP 2018037473A
Authority
JP
Japan
Prior art keywords
internal electrode
layers
electrode layer
layer
ceramic capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016167458A
Other languages
English (en)
Inventor
厚 安田
Atsushi Yasuda
厚 安田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2016167458A priority Critical patent/JP2018037473A/ja
Priority to US15/688,955 priority patent/US10510488B2/en
Publication of JP2018037473A publication Critical patent/JP2018037473A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • H01G4/0085Fried electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

【課題】外部電極用の導電性ペーストを焼結する際に生じ得るクラックの発生が抑制された、積層セラミックコンデンサを提供する。【解決手段】複数のセラミック層30と、複数の第1の内部電極層40aと、複数の第2の内部電極層40bとが交互に積層されることにより形成された積層体20と、積層体20の表面に形成された第1の外部電極50a及び第2の外部電極50bとを備える積層セラミックコンデンサ10であって、複数の第1の内部電極層40aと複数のセラミック層30との界面において、複数の第1の内部電極層40aと第1の外部電極50aとが相互拡散することにより形成された第1の拡散部70aを含み、且つ複数の第2の内部電極層40bと複数のセラミック層30との界面において、複数の第2の内部電極層40bと第2の外部電極50bとが相互拡散することにより形成された第2の拡散部70bを含む。【選択図】図4

Description

この発明は、積層セラミックコンデンサに関する。
携帯電話機などに代表される電子機器は、小型化や薄型化が一層進展している。このような現状に応じて、当該電子機器に搭載される積層セラミックコンデンサについても小型化や薄型化が進んでいる。積層セラミックコンデンサは、例えば、内層用セラミック層と内部電極層とが交互に積層され、さらに、積層方向において相対する主面それぞれに外層用セラミック層が積層されることにより直方体状に形成された積層体と、当該積層体の長さ方向において相対する端面それぞれに形成された外部電極とを備える。特許文献1には、製品形状を直方体に整えることなどを目的とした積層セラミックコンデンサが開示されている。
特許文献1の積層セラミックコンデンサは、セラミックなどの燒結体からなる誘電体層、第1の内部電極層、第2の内部電極層及び外部電極から構成されている。積層体は、積層の主面方向に、積層方向において互いに内部電極が最近接しない部分(端面側部分)と、内部電極が最近接する部分(端面側部分それぞれに挟まれた中央部分)とに分けられる。ここで、第2の内部電極層とは、第1の内部電極層の上に、端面側部分において積層形成されている内部電極層のことである。端面側部分の内部電極の厚み(第1の内部電極層の厚み+第2の内部電極層の厚み)は、中央部分の内部電極の厚み(第1の内部電極層の厚み)より大きい。
特開2002−353068号公報
特許文献1の積層セラミックコンデンサは、積層体の端面それぞれに外部電極を備える。このような外部電極は、一般に、積層体の端面に導電性ペーストを塗布して焼結することにより形成される。当該導電性ペーストは、焼結される過程において、内部電極層へと拡散する。これにより、内部電極層の一部(積層体の端面側に位置する部分)が肥大化するため、積層体に撓み応力が発生する。その結果、積層セラミックコンデンサにクラックが生じてしまうという問題があった。特に、特許文献1の積層セラミックコンデンサは、端面側に位置する内部電極層の厚み寸法が大きいため、この問題の発生が顕著になり得る。
それゆえに、この発明の目的は、外部電極用の導電性ペーストを焼結する際に生じ得るクラックの発生が抑制された、積層セラミックコンデンサを提供することである。
この発明に係る積層セラミックコンデンサは、複数のセラミック層と、複数の第1の内部電極層と、複数の第2の内部電極層とが交互に積層されることにより直方体状に形成され、積層方向において相対する第1の主面及び第2の主面と、積層方向に直交する幅方向において相対する第1の側面及び第2の側面と、積層方向及び幅方向に直交する長さ方向において相対する第1の端面及び第2の端面とを含む積層体と、積層体の第1の端面に形成された第1の外部電極、及び積層体の第2の端面に形成された第2の外部電極と、を備える積層セラミックコンデンサであって、複数の第1の内部電極層それぞれは、積層体の第1の端面側に引き出された引出電極部により第1の外部電極に電気的に接続され、且つ複数の第2の内部電極層それぞれは、積層体の第2の端面側に引き出された引出電極部により第2の外部電極に電気的に接続され、複数の第1の内部電極層と複数のセラミック層との界面において、複数の第1の内部電極層と第1の外部電極とが相互拡散することにより形成された第1の拡散部を含み、且つ複数の第2の内部電極層と複数のセラミック層との界面において、複数の第2の内部電極層と第2の外部電極とが相互拡散することにより形成された第2の拡散部を含むことを特徴とする。
好ましくは、第1の拡散部及び第2の拡散部それぞれがCuを含み、第1の内部電極層及び第2の内部電極層それぞれがNiを含むことを特徴とする。
さらに好ましくは、第1の拡散部におけるCuが第1の内部電極層の引出電極部におけるNiに拡散し、且つ第2の拡散部におけるCuが第2の内部電極層の引出電極部におけるNiに拡散していることを特徴とする。
好ましくは、第1の拡散部及び第2の拡散部それぞれの長さ方向の寸法は、20μm以上30μm以下であることを特徴とする。
この発明によれば、外部電極用の導電性ペーストを焼結する際に生じ得るクラックの発生が抑制された、積層セラミックコンデンサを提供し得る。
この発明の上述の目的、その他の目的、特徴及び利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。
この発明の一実施の形態に係る積層セラミックコンデンサを示す外観斜視図である。 この発明の一実施の形態に係る積層セラミックコンデンサを示す長さ方向に沿った断面図である。 この発明の一実施の形態に係る積層セラミックコンデンサを示す第1の端面近傍の幅方向に沿った断面図である。 この発明の一実施の形態に係る積層セラミックコンデンサを示す長さ方向に沿った断面図であり、第1の拡散部及びその近傍の拡大図である。 この発明の一実施の形態に係る積層セラミックコンデンサを示す第1の端面近傍の幅方向に沿った断面図であり、第1の拡散部及びその近傍の拡大図である。
1.積層セラミックコンデンサ
以下、この発明の一実施の形態に係る積層セラミックコンデンサについて、図1〜3に基づいて説明する。図1は、この発明の一実施の形態に係る積層セラミックコンデンサを示す外観斜視図である。図2は、この発明の一実施の形態に係る積層セラミックコンデンサを示す長さ方向に沿った断面図である。図3は、この発明の一実施の形態に係る積層セラミックコンデンサを示す第1の端面近傍の幅方向に沿った断面図である。
(積層体20)
積層体20は、複数のセラミック層30と、複数の第1の内部電極層40aと、複数の第2の内部電極層40bとが交互に積層されることにより直方体状に形成される。すなわち、積層体20は、積層方向(図1〜3に示すT方向)において相対する第1の主面22a及び第2の主面22bと、積層方向に直交する幅方向(図1〜3に示すW方向)において相対する第1の側面24a及び第2の側面24bと、積層方向及び幅方向に直交する長さ方向(図1〜3に示すL方向)において相対する第1の端面26a及び第2の端面26bとを含む。積層体20は、その角部及び稜部に丸みを形成されることが好ましい。ここで、積層体20の角部とは、上記した面のうち3面が交わる部分である。また、積層体20の稜部とは、上記した面のうち2面が交わる部分である。なお、積層体20の長さ方向の寸法は、幅方向の寸法より短く形成されてもよい。
積層体20は、第1の内部電極層40aと第2の内部電極層40bとがセラミック層30を介して対向する領域(すなわち、複数の第1の内部電極層40a及び複数の第2の内部電極層40bの一部である後述する対向電極部が位置する領域。以下単に「対向電極部が位置する領域」という)と第1の側面24aとの間に位置する第1の側部34a(Wギャップ)、及び対向電極部が位置する領域と第2の側面24bとの間に位置する第2の側部34b(同上)を含む。また、積層体20は、対向電極部が位置する領域と第1の端面26aとの間に位置する第1の端部36a(Lギャップ)、及び対向電極部が位置する領域と第2の端面26bとの間に位置する第2の端部36b(同上)を含む。
セラミック層30は、第1の内部電極層40aと第2の内部電極層40bとの間に挟まれて積層される。セラミック層30のセラミック材料としては、例えば、BaTiO3、CaTiO3、SrTiO3、又はCaZrO3などの主成分を含む誘電体セラミックを用いることができる。また、これらの主成分に、Mn化合物、Fe化合物、Cr化合物、Co化合物、Ni化合物などの副成分を添加したものを用いてもよい。なお、副成分は主成分よりも含有量が少ない。
複数のセラミック層30は、積層体20の第1の主面22a側及び第2の主面22b側のそれぞれに位置する外層部と、第1の主面22a側の外層部と第2の主面22b側の外層部に挟まれた領域に位置する内層部とを含む。ここで、複数のセラミック層30の外層部とは、積層体20の第1の主面22aと当該第1の主面22aに最も近い内部電極層(第1の内部電極層40a又は第2の内部電極層40b)との間に位置するセラミック層30、及び積層体20の第2の主面22bと当該第2の主面22bに最も近い内部電極層(同上)との間に位置するセラミック層30のことである。
第1の内部電極層40aは、セラミック層30の界面を平板状に延び、その端部が積層体20の第1の端面26aに露出する。一方、第2の内部電極層40bは、セラミック層30を介して第1の内部電極層40aと対向するようにセラミック層30の界面を平板状に延び、その端部が積層体20の第2の端面26bに露出する。したがって、第1の内部電極層40aは、セラミック層30を介して第2の内部電極層40bに対向する対向電極部と、当該対向電極部から積層体20の第1の端面26aまでの引出電極部とを有する。同様に、第2の内部電極層40bは、セラミック層30を介して第1の内部電極層40aに対向する対向電極部と、当該対向電極部から積層体20の第2の端面26bまでの引出電極部とを有する。第1の内部電極層40aの対向電極部と、第2の内部電極層40bの対向電極部とがセラミック層30を介して対向することにより、静電容量が発生する。
第1の内部電極層40a及び第2の内部電極層40bは、例えば、Ni、Cu、Ag、Pd、Ag−Pd合金、Auなどの金属を含有する。第1の内部電極層40a及び第2の内部電極層40bは、さらに、セラミック層30に含有される誘電体セラミックと同一組成系の誘電体粒子を含んでもよい。
(第1の外部電極50a及び第2の外部電極50b)
第1の外部電極50aは、積層体20の第1の端面26aに形成されることにより第1の内部電極層40aと電気的に接続され、そこから延長されて、第1の主面22a、第2の主面22b、第1の側面24a及び第2の側面24bそれぞれの一部まで至るように形成される。なお、第1の外部電極50aは、積層体20の第1の端面26aにのみ形成されてもよい。一方、第2の外部電極50bは、積層体20の第2の端面26bに形成されることにより第2の内部電極層40bと電気的に接続され、そこから延長されて、第1の主面22a、第2の主面22b、第1の側面24a及び第2の側面24bそれぞれの一部まで至るように形成される。なお、第2の外部電極50bは、積層体20の第2の端面26bにのみ形成されてもよい。
第1の外部電極50aは、積層体20を覆うようにその表面に形成される第1の下地電極層52aと、第1の下地電極層52aを覆うようにその表面に形成される第1のめっき層60aとを有する。同様に、第2の外部電極50bは、積層体20を覆うようにその表面に形成される第2の下地電極層52bと、第2の下地電極層52bを覆うようにその表面に形成される第2のめっき層60bとを有する。
(第1の下地電極層52a及び第2の下地電極層52b)
第1の下地電極層52aは、積層体20の第1の端面26aを覆うようにその表面に形成され、そこから延長されて、第1の主面22a、第2の主面22b、第1の側面24a及び第2の側面24bそれぞれの一部まで至るように形成される。なお、第1の下地電極層52aは、積層体20の第1の端面26aにのみ形成されてもよい。一方、第2の下地電極層52bは、積層体20の第2の端面26bを覆うようにその表面に形成され、そこから延長されて、第1の主面22a、第2の主面22b、第1の側面24a及び第2の側面24bそれぞれの一部まで至るように形成される。なお、第2の下地電極層52bは、積層体20の第2の端面26bにのみ形成されてもよい。
第1の下地電極層52a及び第2の下地電極層52bそれぞれは、焼付け層、樹脂層、薄膜層などから選ばれる少なくとも1つを含む。焼付け層は、ガラス及び金属を含む。当該ガラスは、Si、Zn、Pd、Li、Na、K等などから選ばれる少なくとも1つを含む。また、当該金属は、例えば、Cu、Ni、Ag、Pd、Ag−Pd合金、Auなどから選ばれる少なくとも1つを含む。焼付け層は、ガラス及び金属を含む導電性ペーストを積層体20に塗布して焼き付けることにより形成される。焼付け層は、第1の内部電極層40a及び第2の内部電極層40bと同時焼成することにより形成されてもよいし、第1の内部電極層40a及び第2の内部電極層40bを焼成した後に焼き付けることにより形成されてもよい。なお、焼付け層は複数層であってもよい。
(第1のめっき層60a及び第2のめっき層60b)
第1のめっき層60aは、積層体20の第1の端面26aに形成された第1の下地電極層52aを覆うようにその表面に形成され、そこから延長されて、第1の主面22a、第2の主面22b、第1の側面24a及び第2の側面24bそれぞれに形成された第1の下地電極層52aまでを覆うようにその表面に形成される。なお、第1のめっき層60aは、積層体20の第1の端面26aにのみ形成された第1の下地電極層52aを覆うようにその表面に形成されてもよい。一方、第2のめっき層60bは、積層体20の第2の端面26bに形成された第2の下地電極層52bを覆うようにその表面に形成され、そこから延長されて、第1の主面22a、第2の主面22b、第1の側面24a及び第2の側面24bそれぞれに形成された第2の下地電極層52bまでを覆うようにその表面に形成される。なお、第2のめっき層60bは、積層体20の第2の端面26bにのみ形成された第2の下地電極層52bを覆うようにその表面に形成されてもよい。
第1のめっき層60a及び第2のめっき層60bは、例えば、Cu、Sn、Ni、Ag、Pd、Ag−Pd合金、Auなどから選ばれる少なくとも1つを含む。第1のめっき層60a及び第2のめっき層60bは、複数層により形成されてもよい。なお、第1のめっき層60a及び第2のめっき層60bは、Niめっき層及びSnめっき層の2層構造であることが好ましい。Niめっき層は、積層セラミックコンデンサ10が実装されるとき、第1の下地電極層52a及び第2の下地電極層52bがはんだにより侵食されることを防止する。また、Snめっき層は、はんだの濡れ性を向上させるため、積層セラミックコンデンサ10の実装を容易にする。
(第1の拡散部70a及び第2の拡散部70b)
第1の拡散部70a及び第2の拡散部70bについて、図4及び図5に基づいて説明する。図4は、この発明の一実施の形態に係る積層セラミックコンデンサを示す長さ方向に沿った断面図であり、第1の拡散部及びその近傍の拡大図である。図5は、この発明の一実施の形態に係る積層セラミックコンデンサを示す第1の端面近傍の幅方向に沿った断面図であり、第1の拡散部及びその近傍の拡大図である。
第1の拡散部70aは、複数の第1の内部電極層40aと複数のセラミック層30との界面において、複数の第1の内部電極層40aと第1の外部電極50aとが相互拡散することにより形成される。また、第1の拡散部70aは、積層体20の第1の端面26aから長さ方向に沿って延びるように形成される。第1の拡散部70aの長さ方向の寸法は、20μm以上30μm以下であることが好ましい。なお、第1の拡散部70aは、第1の内部電極層40aの対向電極部まで至らないことが好ましい。すなわち、第1の拡散部70aは、積層体20の第1の端部36aにおいてのみ形成されることが好ましい。より好ましくは、第1の拡散部70aは、長さ方向において、積層体20の第1の端面26aから第1の端部36aの1/2までの部分においてのみ形成される。第1の拡散部70aは、長さ方向に沿った断面において、第1の端面26aから第2の端面26bに向かうほど、厚さ方向の寸法が小さくなるように形成されることが好ましい。
第1の拡散部70aは、内部電極用の導電性ペーストおよび外部電極用の導電性ペーストが、焼結の工程において、第1の内部電極層40aの主面側(図4及び図5において底面側)に予め形成された空間部へと相互拡散することにより形成される。すなわち、当該空間部は、外部電極用の導電性ペーストを焼結する際、第1の内部電極層40aと第1の外部電極50aとが相互拡散するための逃げの空間である。上記のように、第1の拡散部70aは、第1の外部電極50aと複数の第1の内部電極層40aそれぞれとを接合する。
第2の拡散部70bは、内部電極用の導電性ペーストおよび外部電極用の導電性ペーストが、焼結の工程において、第2の内部電極層40bの主面側に予め形成された空間部へと相互拡散することにより形成される。また、第2の拡散部70bは、積層体20の第2の端面26bから長さ方向に沿って延びるように形成される。第2の拡散部70bの長さ方向の寸法は、20μm以上30μm以下であることが好ましい。なお、第2の拡散部70bは、第2の内部電極層40bの対向電極部まで至らないことが好ましい。すなわち、第2の拡散部70bは、積層体20の第2の端部36bにおいてのみ形成されることが好ましい。より好ましくは、第2の拡散部70bは、長さ方向において、積層体20の第2の端面26bから第2の端部36bの1/2までの部分においてのみ形成される。第2の拡散部70bは、長さ方向に沿った断面において、第2の端面26bから第1の端面26aに向かうほど、厚さ方向の寸法が小さくなるように形成されることが好ましい。
第2の拡散部70bは、第2の内部電極層40bの主面側に予め形成された空間部において、第2の内部電極層40bと第2の外部電極50bとが相互拡散することにより形成される。すなわち、当該空間部は、外部電極用の導電性ペーストを焼結する際、第2の内部電極層40bと第2の外部電極50bとが相互拡散するための逃げの空間である。上記のように、第2の拡散部70bは、第2の外部電極50bと複数の第2の内部電極層40bそれぞれとを接合する。
第1の拡散部70a及び第2の拡散部70bそれぞれはCuを含み、第1の内部電極層40a及び第2の内部電極層40bそれぞれはNiを含むことが好ましい。より好ましくは、第1の拡散部70aにおけるCuが第1の内部電極層40aの引出電極部におけるNiに拡散し、且つ第2の拡散部70bにおけるCuが第2の内部電極層40bの引出電極部におけるNiに拡散している。
(効果)
この実施の形態に係る積層セラミックコンデンサ10は、第1の内部電極層40aとセラミック層30との界面に沿って形成される第1の拡散部70aを備える。第1の拡散部70aは、焼結の工程において、内部電極用の導電性ペーストおよび外部電極用の導電性ペーストが、第1の内部電極層40aの主面側に予め形成された空間部へと相互拡散することにより形成される。これにより、外部電極用の導電性ペーストが焼結される工程において第1の内部電極層40aの側に拡散しても、積層体20に撓み応力が発生しない。その結果、積層セラミックコンデンサ10は、外部電極用の導電性ペーストを焼結する際に生じ得るクラックの発生が抑制される。また、積層セラミックコンデンサ10は、第1の拡散部70aにより、第1の外部電極50aと複数の第1の内部電極層40aとが強固に接合されるという効果も奏する。なお、第2の拡散部70bは、第1の拡散部70aと同様の効果を奏するため、ここではその説明を繰り返さない。
また、この実施の形態に係る積層セラミックコンデンサ10は、第1の拡散部70a及び第2の拡散部70bそれぞれがCuを含み、第1の内部電極層40a及び第2の内部電極層40bそれぞれがNiを含む。これにより、第1の拡散部70aと第1の内部電極層40aとが強固に接続され、且つ第2の拡散部70bと第2の内部電極層40bとが強固に接合される。その結果、積層セラミックコンデンサ10は、第1の外部電極50aと複数の第1の内部電極層40aとが強固に接続され、且つ第2の外部電極50bと複数の第2の内部電極層40bとが強固に接合されるという効果も奏する。
さらに、この実施の形態に係る積層セラミックコンデンサ10は、第1の拡散部70aにおけるCuが第1の内部電極層40aの引出電極部におけるNiに拡散し、且つ第2の拡散部70bにおけるCuが第2の内部電極層40aの引出電極部におけるNiに拡散している。これにより、第1の拡散部70aと第1の内部電極層40aとが強固に接合され、且つ第2の拡散部70bと第2の内部電極層40bとが強固に接合される。その結果、積層セラミックコンデンサ10は、第1の外部電極50aと複数の第1の内部電極層40aとが強固に接合され、且つ第2の外部電極50bと複数の第2の内部電極層40bとが強固に接合されるという効果も奏する。
そして、この実施の形態に係る積層セラミックコンデンサ10は、第1の拡散部70a及び第2の拡散部70bそれぞれの長さ方向の寸法が、20μm以上30μm以下である。これにより、積層セラミックコンデンサ10は、第1の外部電極50aと複数の第1の内部電極層40aとの接続性の低下を抑え、且つ第2の外部電極50bと複数の第2の内部電極層40bとの接続性の低下を抑えつつ、第1の外部電極50aと複数の第1の内部電極層40aとの過剰拡散を抑えることができ、且つ第2の外部電極50bと複数の第2の内部電極層40bとの過剰拡散を抑えることができる。したがって、第1の外部電極50aと複数の第1の内部電極層40aとが効果的に接合され、且つ第2の外部電極50bと複数の第2の内部電極層40bとが効果的に接合される。その結果、積層セラミックコンデンサ10は、クラックの発生が抑制され得る。
2.積層セラミックコンデンサの製造方法
この発明に係る積層セラミックコンデンサの製造方法の一例について、上記した一実施の形態に係る積層セラミックコンデンサ10を例にして説明する。
まず、セラミックシート及び内部電極用の導電性ペーストを準備する。セラミックシートや内部電極用の導電性ペーストには、バインダ及び溶剤が含まれる。当該バインダとしては、公知の有機バインダが用いられ得る。また、当該溶剤としては、有機溶剤が用いられ得る。
次に、セラミックシートの表面に、例えば、スクリーン印刷やグラビア印刷などによって、所定のパターンで内部電極用の導電性ペーストを印刷し、内部電極パターンを形成する。また、内部電極パターンが印刷されていない外層用のセラミックシートも準備する。
さらに、外層用のセラミックシートを所定枚数積層し、その表面に内部電極パターンが印刷されたセラミックシートを順次積層し、その表面に外層用のセラミックシートを所定枚数積層する。このようにして、積層シートを作製する。
そして、内部電極のうち積層シートの端面から引き出された部位に、後述する焼成工程において焼失し得る樹脂などを塗布する。この工程は、内部電極用の導電性ペーストと外部電極用の導電性ペーストとが相互拡散し得る空間を形成するために行われる。なお、当該空間の形成は、他の方法により行われてもよい。
次に、積層シートを静水圧プレスなどの手段により積層方向にプレスし、積層ブロックを作製する。
さらに、積層ブロックを所定のサイズにカットし、積層チップを切り出す。このとき、バレル研磨などにより積層チップの角部および稜線部に丸みを付けてもよい。
そして、積層チップを焼成することにより、積層体を作製する。このときの焼成温度は、誘電体や内部電極の材料にも依るが、900℃以上1300℃以下であることが好ましい。
次に、積層体の両端面に外部電極用の導電性ペーストを塗布し、焼き付けることにより、外部電極の焼き付け層を形成する。このときの焼き付け温度は、700℃以上900℃以下であることが好ましい。
最後に、めっき処理を施し、外部電極の表面にめっき層を形成する。
上記のようにして、この発明の一実施の形態に係る積層セラミックコンデンサ10を製造することができる。
3.実験例
最後に、この発明の効果を確認するために発明者らが行った実験例について説明する。実験例では、上記した製造方法により実施例の試料(積層セラミックコンデンサ10)を作製した。また、従来の製造方法により比較例の試料を作製した。ここで、従来の製造方法とは、上記した製造方法において、内部電極のうち積層シートの端面から引き出された部位に焼成工程で焼失し得る樹脂などを塗布する工程のみ行わない製造方法のことである。
実施例及び比較例の試料をそれぞれ10個ずつ作製した。試料それぞれに共通のスペックは次の通りである。なお、数値は全て焼成後のものである。
・サイズ(L寸法×W寸法×T寸法):0.6mm×0.3mm×0.3mm
・セラミック層の厚み:1.10μm
・内部電極の厚み :0.76μm
・外層部の厚み :37μm
・積層枚数:155層
外部電極の焼付け後、クラックの発生数を幅方向に沿った断面(WT断面)を検査することにより確認した。具体的には、積層セラミックコンデンサの第1の側面または第2の側面と平行となるように、幅方向Wの1/2の長さ位置になるまで研磨を行い、その断面において、顕微鏡を用いてクラックの発生の有無を確認した。実施例の試料は、10個中0個であり、クラックは発生しなかった。一方、比較例の試料は、10個中4個の試料にクラックが発生した。この実験結果により、本発明に係る積層セラミックコンデンサの効果を確認することができた。
なお、この発明は、前記実施の形態に限定されるものではなく、その要旨の範囲内で種々に変形される。
10 積層セラミックコンデンサ
20 積層体
22a 第1の主面
22b 第2の主面
24a 第1の側面
24b 第2の側面
26a 第1の端面
26b 第2の端面
30 セラミック層
34a 第1の側部
34b 第2の側部
36a 第1の端部
36b 第2の端部
40a 第1の内部電極層
40b 第2の内部電極層
50a 第1の外部電極
50b 第2の外部電極
52a 第1の下地電極層
52b 第2の下地電極層
60a 第1のめっき層
60b 第2のめっき層
70a 第1の拡散部
70b 第2の拡散部

Claims (4)

  1. 複数のセラミック層と、複数の第1の内部電極層と、複数の第2の内部電極層とが交互に積層されることにより直方体状に形成され、積層方向において相対する第1の主面及び第2の主面と、前記積層方向に直交する幅方向において相対する第1の側面及び第2の側面と、前記積層方向及び前記幅方向に直交する長さ方向において相対する第1の端面及び第2の端面とを含む積層体と、
    前記積層体の第1の端面に形成された第1の外部電極、及び前記積層体の第2の端面に形成された第2の外部電極と、を備える積層セラミックコンデンサであって、
    前記複数の第1の内部電極層それぞれは、前記積層体の第1の端面側に引き出された引出電極部により前記第1の外部電極に電気的に接続され、且つ前記複数の第2の内部電極層それぞれは、前記積層体の第2の端面側に引き出された引出電極部により前記第2の外部電極に電気的に接続され、
    前記複数の第1の内部電極層と前記複数のセラミック層との界面において、前記複数の第1の内部電極層と前記第1の外部電極とが相互拡散することにより形成された第1の拡散部を含み、且つ前記複数の第2の内部電極層と前記複数のセラミック層との界面において、前記複数の第2の内部電極層と前記第2の外部電極とが相互拡散することにより形成された第2の拡散部を含むことを特徴とする、積層セラミックコンデンサ。
  2. 前記第1の拡散部及び前記第2の拡散部それぞれがCuを含み、前記第1の内部電極層及び前記第2の内部電極層それぞれがNiを含むことを特徴とする、請求項1に記載の積層セラミックコンデンサ。
  3. 前記第1の拡散部におけるCuが前記第1の内部電極層の引出電極部におけるNiに拡散し、且つ前記第2の拡散部におけるCuが前記第2の内部電極層の引出電極部におけるNiに拡散していることを特徴とする、請求項2に記載の積層セラミックコンデンサ。
  4. 前記第1の拡散部及び前記第2の拡散部それぞれの長さ方向の寸法は、20μm以上30μm以下であることを特徴とする、請求項1〜3のいずれかに記載の積層セラミックコンデンサ。
JP2016167458A 2016-08-30 2016-08-30 積層セラミックコンデンサ Pending JP2018037473A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016167458A JP2018037473A (ja) 2016-08-30 2016-08-30 積層セラミックコンデンサ
US15/688,955 US10510488B2 (en) 2016-08-30 2017-08-29 Multilayer ceramic capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016167458A JP2018037473A (ja) 2016-08-30 2016-08-30 積層セラミックコンデンサ

Publications (1)

Publication Number Publication Date
JP2018037473A true JP2018037473A (ja) 2018-03-08

Family

ID=61240676

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016167458A Pending JP2018037473A (ja) 2016-08-30 2016-08-30 積層セラミックコンデンサ

Country Status (2)

Country Link
US (1) US10510488B2 (ja)
JP (1) JP2018037473A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11195660B2 (en) 2018-10-10 2021-12-07 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component, and mounting structure for multilayer ceramic electronic component

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7056290B2 (ja) * 2018-03-23 2022-04-19 Tdk株式会社 薄膜キャパシタ、及び薄膜キャパシタの製造方法
KR20190116138A (ko) * 2019-07-18 2019-10-14 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
JP2021174838A (ja) * 2020-04-23 2021-11-01 株式会社村田製作所 積層セラミックコンデンサ
JP7444008B2 (ja) * 2020-09-24 2024-03-06 株式会社村田製作所 積層セラミックコンデンサ
JP2022156320A (ja) * 2021-03-31 2022-10-14 Tdk株式会社 積層電子部品

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0650701B2 (ja) * 1989-05-18 1994-06-29 松下電器産業株式会社 積層コンデンサ素子とその製造方法
JP2967660B2 (ja) * 1992-11-19 1999-10-25 株式会社村田製作所 電子部品
JP3152065B2 (ja) * 1994-06-20 2001-04-03 株式会社村田製作所 導電性ペーストおよび積層セラミックコンデンサ
KR100277382B1 (ko) * 1995-08-18 2001-01-15 사토 히로시 다층전자부품
JPH104027A (ja) * 1996-06-14 1998-01-06 Murata Mfg Co Ltd 積層型電子部品
JP2001307947A (ja) * 2000-04-25 2001-11-02 Tdk Corp 積層チップ部品及びその製造方法
JP2002353068A (ja) 2001-05-29 2002-12-06 Matsushita Electric Ind Co Ltd 積層コンデンサおよびその製造方法
KR100826388B1 (ko) * 2003-02-05 2008-05-02 티디케이가부시기가이샤 전자 부품 및 그 제조 방법
JP4182007B2 (ja) * 2004-01-30 2008-11-19 Tdk株式会社 積層セラミックコンデンサ
CN100563039C (zh) * 2004-03-09 2009-11-25 京瓷株式会社 叠层型压电元件及其制造方法
JP4028508B2 (ja) * 2004-03-26 2007-12-26 Tdk株式会社 積層セラミック素子の製造方法
JP3918851B2 (ja) * 2005-06-03 2007-05-23 株式会社村田製作所 積層型電子部品および積層型電子部品の製造方法
TW200705481A (en) * 2005-04-28 2007-02-01 Tdk Corp Method of production of multilayer ceramic electronic device
JP2006319205A (ja) * 2005-05-13 2006-11-24 Taiyo Yuden Co Ltd 積層セラミックコンデンサ及びその製造方法
JP5127703B2 (ja) * 2006-11-15 2013-01-23 株式会社村田製作所 積層型電子部品およびその製造方法
JP4933968B2 (ja) * 2007-07-04 2012-05-16 Tdk株式会社 セラミック電子部品
JP2009277715A (ja) * 2008-05-12 2009-11-26 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法
KR101060824B1 (ko) * 2009-12-22 2011-08-30 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
CN105531774B (zh) * 2013-09-24 2018-10-26 株式会社村田制作所 层叠陶瓷电子部件
WO2015045722A1 (ja) * 2013-09-27 2015-04-02 株式会社村田製作所 積層セラミック電子部品
US9633793B2 (en) * 2014-09-09 2017-04-25 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
US9892854B2 (en) * 2015-03-12 2018-02-13 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor and method for manufacturing the same
US10068710B2 (en) * 2015-07-17 2018-09-04 Murata Manufacturing Co., Ltd. Laminated ceramic electronic component and method for manufacturing same
US10008327B2 (en) * 2015-07-17 2018-06-26 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11195660B2 (en) 2018-10-10 2021-12-07 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component, and mounting structure for multilayer ceramic electronic component

Also Published As

Publication number Publication date
US20180061577A1 (en) 2018-03-01
US10510488B2 (en) 2019-12-17

Similar Documents

Publication Publication Date Title
JP6852253B2 (ja) 積層セラミック電子部品及びその製造方法
JP2018037473A (ja) 積層セラミックコンデンサ
JP5777179B2 (ja) 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板
KR101397835B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
WO2011071146A1 (ja) 積層型セラミックコンデンサ
JP2017098524A (ja) 積層セラミック電子部品及びその製造方法
JP2008091400A (ja) 積層セラミックコンデンサ及びその製造方法
JP2013055314A (ja) セラミック電子部品及びその製造方法
JP2010165910A (ja) セラミック電子部品
JP6714840B2 (ja) 積層セラミック電子部品およびその製造方法
JP2018067568A (ja) 積層セラミックコンデンサの製造方法
JP2013232606A (ja) 電子部品
JP6904309B2 (ja) 電子部品および電子部品の製造方法
JP2018060875A (ja) 積層セラミックコンデンサおよびその製造方法
JP2017108057A (ja) 積層セラミックコンデンサ
JP2014187216A (ja) 積層セラミックコンデンサの製造方法
JP2012099786A (ja) 積層型セラミックキャパシタ及びその製造方法
JP2020167231A (ja) 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
JP2023165867A (ja) 積層セラミック電子部品、及び、積層セラミック電子部品の製造方法
JP5960816B2 (ja) 積層セラミックコンデンサ
JP2017175105A (ja) キャパシタ及びその製造方法
JP2021086972A (ja) 積層セラミックコンデンサ
JP2017118003A (ja) 積層セラミック電子部品
CN111755247B (zh) 层叠陶瓷电容器以及层叠陶瓷电容器的制造方法
JP2015037175A (ja) 積層セラミック電子部品、その製造方法及びその実装基板