CN109659239B - 一种埋芯流程后置的集成电路封装方法及封装结构 - Google Patents

一种埋芯流程后置的集成电路封装方法及封装结构 Download PDF

Info

Publication number
CN109659239B
CN109659239B CN201811401833.3A CN201811401833A CN109659239B CN 109659239 B CN109659239 B CN 109659239B CN 201811401833 A CN201811401833 A CN 201811401833A CN 109659239 B CN109659239 B CN 109659239B
Authority
CN
China
Prior art keywords
layer
active
etching
passive device
semi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811401833.3A
Other languages
English (en)
Other versions
CN109659239A (zh
Inventor
陈先明
冯磊
周勇胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nantong Yueya Semiconductor Co.,Ltd.
Original Assignee
Zhuhai Yueya Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Yueya Semiconductor Co ltd filed Critical Zhuhai Yueya Semiconductor Co ltd
Priority to CN201811401833.3A priority Critical patent/CN109659239B/zh
Publication of CN109659239A publication Critical patent/CN109659239A/zh
Application granted granted Critical
Publication of CN109659239B publication Critical patent/CN109659239B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4817—Conductive parts for containers, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8136—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/81365—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开了一种埋芯流程后置的集成电路封装方法及封装结构。本发明一方面采用先增层制作多层板、再蚀刻槽体以嵌入主动和/或被动器件，再进行填封处理的工艺步骤，有效简化了制作工艺流程；第二方面，本发明兼容引线键合与倒装键合的优势，并且取消引线键合、倒装键合中的金属线或锡铅球，降低了生产成本；第三方面，通过在封装内嵌入主动和/或被动器件并与封装材料无缝连接，改善电性能和提高芯片散热性能，能够实现缩减封装体积，缩短通向外界的连接，使封装的尺寸变得更加轻薄。本发明可广泛应用于各种集成电路封装。

Description

一种埋芯流程后置的集成电路封装方法及封装结构
技术领域
本发明涉及系统级封装领域，尤其涉及一种埋芯基板的封装方法及封装结构。
背景技术
集成电路封装：把晶圆厂生产出来的集成电路裸片(Die)以及无源器件(电阻、电容等)放在一块起到承载作用的基板上，把管脚引出来，然后固定包装成为一个整体。
在对于越来越复杂的电子元件的小型化需求的带动下，诸如计算机和电信设备等消费电子产品的集成度越来越高。集成电路演化的总体推动力涉及制造更小、更薄、更轻和更大功率的具有高可靠性的封装产品。这种封装产品的总体要求是高可靠性和适当的电气性能、薄度、刚度、平整度，热性好，体积小和有竞争力的单价。
现有技术中，对于多层结构的埋芯集成电路一般采用先将集成电路裸片(Die)以及无源器件封装形成核心部分，再在核心部分的上下两侧增层设置组合部分。然而，这种方法存在以下几方面的缺陷：第一方面，会增加很多制作工艺步骤，从而增加了制作费用；第二方面，由于这种方法所得到的基底结构更加复杂，所以制作成品率也下降了；第三方面，由于基底厚度的增加，会导致封装后的集成电路整体紧凑性下降，不利于封装的小型化设计。
发明内容
本发明旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本发明的一个目的是提供一种可有效改善芯片电性能、工艺流程简单、制作成本低、有利于提高制作成品率的埋芯流程后置的集成电路封装方法及封装结构。
本发明所采用的技术方案是：
第一方面，本发明提供一种埋芯流程后置的集成电路封装方法，包括：
制作形成多层板结构；
在多层板结构的外层的线路区域覆以抗蚀层，露出用于蚀刻槽体的槽体区域；
蚀刻出槽体；
去掉外层的线路区域的抗蚀层；
在槽体中放置主动和/或被动器件；
采用填充材料填封所述槽体；
采用减薄工艺进行减薄，露出外层连接点。
优选的，所述主动和/或被动器件包括正向朝上的上表面和正向朝下的下表面，所述主动和/或被动器件的上表面设置有至少一个功能焊盘，所述主动和/或被动器件的下表面设置有至少一个固定焊盘；所述填充材料为感光材料；
所述方法还包括步骤：选择性去除部分感光材料，并在主动和/或被动器件的功能焊盘区域形成开口，露出功能焊盘。
优选的，所述步骤制作形成多层板结构，具体包括：
制作半成品板，所述半成品板上方包括用于与主动和/或被动器件的固定焊盘对应连接的器件焊盘；
在器件焊盘的上方覆以保护层；
对半成品板采用增层工艺进行单面或双面增长形成多层板结构。
优选的，所述步骤对半成品板采用增层工艺进行单面增长形成多层板结构，具体包括：
在半成品板将要增层的表面做离子喷溅，形成导电层；
在导电层上方贴抗镀层；
对抗镀层做曝光、显影，在需要做铜柱的区域选择性去除抗镀层；
在需要做铜柱的区域电镀铜柱；所述需要做铜柱的区域包括所述槽体的底部位置；
去除抗镀层；
利用差分蚀刻去除喷溅的导电层；
采用封装材料进行封装压合；
采用磨板或等离子处理等流程对封装材料进行减薄，露出铜柱；
再在封装材料上方做离子喷溅，形成导电层；
贴抗镀层，经曝光显影后露出需要电镀的线路区域；
在需要电镀的线路区域电镀线路；
若此层为槽体蚀刻前的最外层，则流向步骤A；若需要继续增层，则流向步骤B；
步骤A，去除抗镀层，并蚀刻掉喷溅的导电层，则外层线路完成；
步骤B，贴二次抗镀层；然后循环执行上述增层工艺流程，直至最外层线路完成，实现多次增层；
所述步骤对半成品板采用增层工艺进行双面增长形成多层板结构，具体包括：
对半成品板另一面也采用上述增层工艺进行单面增长，从而实现双面增长。
优选的，所述步骤蚀刻出槽体，具体包括：
蚀刻槽体中的铜；
去除器件焊盘上的保护层，露出器件焊盘。
优选的，所述保护层的材料采用Ni和/或Ti和/或W，对应的，所述步骤去除器件焊盘上的保护层，具体为：采用蚀Ni线和/或蚀Ti线和/或蚀W线去除器件焊盘上的保护层。
优选的，所述步骤在槽体中放置主动和/或被动器件，具体包括步骤：
在所述槽体内与所述器件焊盘对应的触点上上锡；
在槽体中放置主动和/或被动器件，使得主动和/或被动器件的触点位置与器件焊盘位置对应；
采用回流焊工艺使得主动和/或被动器件的触点与对应的器件焊盘焊接。
优选的，所述填充材料为半固化片。
优选的，还包括步骤：
在封装的最外层覆以阻焊层，并对封装表面处理。
第二方面，本发明提供了一种埋芯流程后置的集成电路封装结构，所述集成电路封装结构为多层板封装结构，所述多层板封装结构中设置有槽体，所述槽体的底部设置有多个器件焊盘，所述槽体中放置有主动和/或被动器件，所述主动和/或被动器件的触点与所述器件焊盘对应焊接；所述槽体中填封有填充材料，所述集成电路封装结构的最外层覆有阻焊层，封装表面经过表面处理，露出外层连接点。
优选的，所述主动和/或被动器件包括正向朝上的上表面和正向朝下的下表面，所述主动和/或被动器件的上表面设置有至少一个功能焊盘，所述主动和/或被动器件的下表面设置有至少一个固定焊盘；所述主动和/或被动器件的固定焊盘与所述器件焊盘对应焊接；所述填充材料为感光材料。
本发明的有益效果是：
本发明一方面采用先增层制作多层板、再蚀刻槽体以嵌入主动和/或被动器件，再进行填封处理的工艺步骤，有效简化了制作工艺流程；第二方面，本发明兼容引线键合与倒装键合的优势，并且取消引线键合、倒装键合中的金属线，降低了生产成本；第三方面，通过在封装内嵌入主动和/或被动器件并与封装材料无缝连接，改善电性能和提高芯片散热性能，能够实现缩减封装体积，缩短通向外界的连接，使封装的尺寸变得更加轻薄。
本发明可广泛应用于各种集成电路封装。
附图说明
图1是本发明方法实施例一的步骤流程图；
图2是本发明实施例一中步骤S1、S2得到的中间结构的横截面示意图；
图3是本发明实施例一中步骤S3得到的中间结构的横截面示意图；
图4是本发明实施例一中步骤S4得到的中间结构的横截面示意图；
图5是本发明实施例一中步骤S5得到的中间结构的横截面示意图；
图6是本发明实施例一中步骤S7-1得到的中间结构的横截面示意图；
图7是本发明实施例一中步骤S7-2、S8得到的中间结构的横截面示意图；
图8是本发明实施例一中步骤S9得到的中间结构的横截面示意图；
图9是本发明实施例一对应的产品六层封装结构的横截面示意图；
图10是本发明实施例二的步骤流程图；
图11是本发明实施例一中步骤P1、P2得到的中间结构的横截面示意图；
图12是本发明实施例一中步骤P3得到的中间结构的横截面示意图；
图13是本发明实施例一中步骤P4得到的中间结构的横截面示意图；
图14是本发明实施例一中步骤P5得到的中间结构的横截面示意图；
图15是本发明实施例一中步骤P7-1得到的中间结构的横截面示意图；
图16是本发明实施例一中步骤P7-2得到的中间结构的横截面示意图；
图17是本发明实施例一中步骤P8得到的中间结构的横截面示意图；
图18是本发明实施例一中步骤P9得到的中间结构的横截面示意图；
图19是本发明实施例二对应的产品六层封装结构的横截面示意图。
具体实施方式
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
实施例一
本实施例提供了一种埋芯流程后置的集成电路封装方法及其对应的封装结构。
在本实施例中，如图1所示，一种埋芯流程后置的集成电路封装方法包括以下步骤：
S1，制作半成品板100，在半成品板100上方设置用于与主动和/或被动器件200电性连接的器件焊盘103。本发明封装方法先制作半成品板100，半成品板100一般为位于主动和/或被动器件200下方的封装结构，半成品板100可以为单层板结构，也可以为多层板结构。如图2所示，本实施例的半成品板100为单层板结构，包括封装材料101，封装材料101中设置有导通铜柱102(电导通铜柱102)，半成品板100上方设置有多个焊盘，其中部分焊盘为用于连接主动和/或被动器件200的器件焊盘103。封装材料101可采用高分子聚合物材料(如树脂材料)。
S2，如图2所示，在器件焊盘103的上方覆以保护层104。保护层104的材料可以采用Ni(镍)和/或Ti(钛)和/或W(钨)等，被保护层104保护的器件焊盘103位于后续流程形成的槽体107中，用于主动和/或被动器件200的连接。
S3，对半成品板100采用增层工艺进行单面或双面增长形成多层板结构。本实施例中，对半成品板100采用增层工艺进行双面增长形成多层板结构，如图3所示。
具体的，可以采用越亚coreless工艺流程进行单面或双面增长。具体流程如下：
S3-1，在半成品板100将要增层的表面做离子喷溅，形成导电层(如钛&铜导电层)；
S3-2，在导电层上方贴抗镀层；
S3-3，对抗镀层做曝光、显影，在需要做铜柱102的区域选择性去除抗镀层；
S3-4，在需要做铜柱102的区域电镀铜柱102。需要做铜柱102的区域包括所述槽体107的底部位置。即是在槽体107底部覆以电镀铜层，以便在后续蚀刻步骤S5-1中，蚀刻槽体107中的铜柱102的同时侧蚀电镀铜层，从而使得槽体107中的封装材料101可随着铜的被蚀刻而脱落。
S3-5，去除抗镀层；
S3-6，利用差分蚀刻(去除抗镀层之后，在蚀铜线蚀刻导电层的铜，然后在蚀钛线蚀刻掉导电层的钛)，去除喷溅的钛&铜导电层1；
S3-7，采用封装材料101(如树脂材料)进行封装压合；
S3-8，采用磨板或等离子处理等流程对封装材料101进行减薄，露出铜柱102；
S3-9，再在封装材料101上方做离子喷溅，形成钛&铜导电层；
S3-10，贴抗镀层，经曝光显影后露出需要电镀的线路区域；
S3-11，在需要电镀的线路区域电镀线路；
S3-12，在完成S3-11后，此时有两种步骤的流向，若此层为槽体蚀刻前的最外层，则流向步骤S3-12-A,若需要继续增层，则流向步骤S3-12-B。
S3-12-A，去除抗镀层，并蚀刻掉喷溅的钛&铜导电层(具体方法参照步骤S3-6)，则外层线路完成。
S3-12-B，贴二次抗镀层；然后循环执行步骤S3-3至S3-12，直至最外层线路完成，可实现多次增层。
需要说明的是，在第N次(N为大于1的整数)执行步骤S3-5时，去除的抗镀层包括本次贴的抗镀层和上一次贴的抗镀层，即一次性去除2层抗镀层，有效节约了工艺流程。
同理，可以采用越亚coreless工艺流程进行另一面增长，从而实现双面增长。
S4，如图4所示，在多层板结构的外层的线路区域覆以抗蚀层105(可选择性引入抗蚀层105，以保护外层线路图形)，露出用于蚀刻槽体107的槽体区域106。
S5，如图5所示，蚀刻出槽体107。具体包括子步骤：
S5-1，蚀刻槽体107中的铜；由于槽体107的底部位置也做了镀铜(详见步骤S3-4)，蚀刻槽体107中的铜柱102的同时侧蚀电镀铜层，从而使得槽体107中的封装材料101可随着铜的被蚀刻而脱落。
S5-2，去除器件焊盘103上的保护层104，露出器件焊盘103。例如，保护层104使用的是Ti，则可采用蚀Ti线去除保护层104，以此类推，如保护层104的材料采用Ni(镍)和/或W(钨)等，对应的，可采用蚀Ni(镍)线和/或蚀W(钨)线等去除器件焊盘103上的保护层104。
S6，去掉外层的线路区域的抗蚀层105。
S7，在槽体107中放置主动和/或被动器件200。其中，主动器件包括晶元或其它有源器件；被动器件包括无源器件，如电阻、电容、电感等。步骤S7具体包括子步骤：
S7-1，如图6所示，所述槽体107内与所述器件焊盘103对应的触点上上锡113；可通过镀锡113、印锡113等工艺在器件焊盘103上上锡113。
S7-2，如图7所示，在槽体107中放置主动和/或被动器件200，使得主动和/或被动器件200的触点位置与器件焊盘103位置对应；
S7-3，采用回流焊工艺使得主动和/或被动器件200的触点与对应的器件焊盘103焊接。
S8，如图7所示，采用填充材料108填封所述槽体107，将主动和/或被动器件200埋封在槽体107中。其中，填充材料108可采用半固化片，也可以采用其他填充或封装材料。
S9，如图8所示，采用减薄工艺进行减薄，露出除槽体区域106外的其它区域的外层连接点121。
S10，如图9所示，在封装的最外层覆以阻焊层123，并对封装表面处理122。
本实施例还提供了一种埋芯集成电路封装结构。
本实施例中，如图9所示，所述集成电路封装结构为六层板封装结构，自上而下依次分别为第一布线层301、第二布线层302、第三布线层303、第四布线层304、第五布线层305和第六布线层306。其中，第一布线层301和第六布线层306为最外层布线层，第二布线层302和第三布线层303、第四布线层304、第五布线层305为中间布线层。相邻布线层之间都填充有封装材料101，相邻两个布线层之间均设置有贯穿通孔102(铜柱)，贯穿通孔102中填充有金属材料，使得相邻布线层之间可通过通孔102电连接。第一布线层301和第六布线层306均为最外层布线层，第一布线层301和第六布线层306的外表面均覆有阻焊层123并露出表面焊盘121，封装表面经过表面处理122。所述封装结构中设置有槽体，所述槽体位于第一布线层至第四布线层304之间，槽体的底部设置有多个器件焊盘103(位于第四布线层304)，所述槽体中放置有主动和/或被动器件200，所述主动和/或被动器件200的触点203与所述器件焊盘103通过焊锡113对应焊接；所述槽体中填封有填充材料108(填充材料108可采用半固化片)，所述集成电路封装结构的最外层覆有阻焊层123并露出外层连接点(表面焊盘121)，封装表面经过表面处理122。
实施例二
本实施例提供了元器件埋入流程后置的集成电路封装方法及其对应的封装结构。
在本实施例中，如图10所示，元器件埋入流程后置的集成电路封装方法包括以下步骤：
P1，制作半成品板100，在半成品板100上方设置用于与主动和/或被动器件200电性连接的器件焊盘103。本发明封装方法先制作半成品板100，半成品板100一般为位于主动和/或被动器件200下方的封装结构，半成品板100可以为单层板结构，也可以为多层板结构。如图11所示，本实施例的半成品板100为单层板结构，包括封装材料101，封装材料101中设置有导通铜柱102(电导通铜柱102)，半成品板100上方设置有多个焊盘，其中部分焊盘为用于连接主动和/或被动器件200的器件焊盘103。封装材料101可采用高分子聚合物材料(如树脂材料)。
P2，如图11所示，在器件焊盘103的上方覆以保护层104。保护层104的材料可以采用Ni(镍)和/或Ti(钛)和/或W(钨)等，被保护层104保护的器件焊盘103位于后续流程形成的槽体107中，用于主动和/或被动器件200的连接。
P3，对半成品板100采用增层工艺进行单面或双面增长形成多层板结构。本实施例中，对半成品板100采用增层工艺进行双面增长形成多层板结构，如图12所示。
具体的，可以采用越亚coreless工艺流程进行单面或双面增长。具体流程如下：
P3-1，在半成品板100将要增层的表面做离子喷溅，形成导电层(如钛&铜导电层)；
P3-2，在导电层上方贴抗镀层；
P3-3，对抗镀层做曝光、显影，在需要做铜柱102的区域选择性去除抗镀层；
P3-4，在需要做铜柱102的区域电镀铜柱102。需要做铜柱102的区域包括所述槽体107的底部位置。即是在槽体107底部覆以电镀铜层，以便在后续蚀刻步骤P5-1中，蚀刻槽体107中的铜柱102的同时侧蚀电镀铜层，从而使得槽体107中的封装材料101可随着铜的被蚀刻而脱落。
P3-5，去除抗镀层；
P3-6，利用差分蚀刻(去除抗镀层之后，在蚀铜线蚀刻导电层的铜，然后在蚀钛线蚀刻掉导电层的钛)，去除喷溅的钛&铜导电层1；
P3-7，采用封装材料101(如树脂材料)进行封装压合；
P3-8，采用磨板或等离子处理等流程对封装材料101进行减薄，露出铜柱102；
P3-9，再在封装材料101上方做离子喷溅，形成钛&铜导电层；
P3-10，贴抗镀层，经曝光显影后露出需要电镀的线路区域；
P3-11，在需要电镀的线路区域电镀线路；
P3-12，在完成P3-11后，此时有两种步骤的流向，若此层为槽体蚀刻前的最外层，则流向步骤P3-12-A,若需要继续增层，则流向步骤P3-12-B。
P3-12-A，去除抗镀层，并蚀刻掉喷溅的钛&铜导电层(具体方法参照步骤P3-6)，则外层线路完成。
P3-12-B，贴二次抗镀层；然后循环执行步骤P3-3至P3-12，直至最外层线路完成，可实现多次增层。
需要说明的是，在第N次(N为大于1的整数)执行步骤P3-5时，去除的抗镀层包括本次贴的抗镀层和上一次贴的抗镀层，即一次性去除2层抗镀层，有效节约了工艺流程。
同理，可以采用越亚coreless工艺流程进行另一面增长，从而实现双面增长。
P4，如图13所示，在多层板结构的外层的线路区域覆以抗蚀层105(可选择性引入抗蚀层105，以保护外层线路图形)，露出用于蚀刻槽体107的槽体区域106。
P5，如图14所示，蚀刻出槽体107。具体包括子步骤：
P5-1，蚀刻槽体107中的铜；由于槽体107的底部位置也做了镀铜(详见步骤P3-4)，蚀刻槽体107中的铜柱102的同时侧蚀电镀铜层，从而使得槽体107中的封装材料101可随着铜的被蚀刻而脱落。
P5-2，去除器件焊盘103上的保护层104，露出器件焊盘103。例如，保护层104使用的是Ti，则可采用蚀Ti线去除保护层104，以此类推，如保护层104的材料采用Ni(镍)和/或W(钨)等，对应的，可采用蚀Ni(镍)线和/或蚀W(钨)线等去除器件焊盘103上的保护层104。
P6，去掉外层的线路区域的抗蚀层105。
P7，在槽体107中正向放置(上表面朝上，即朝向槽体107的上方；下表面朝下，即朝向槽体107的底部)主动和/或被动器件200。其中，主动器件可以是晶元或其它有源器件；被动器件可以是无源器件，如电阻、电容、电感等。主动和/或被动器件200包括正向朝上的上表面和正向朝下的下表面，所述主动和/或被动器件的上表面设置有至少一个功能焊盘201，所述主动和/或被动器件的下表面设置有至少一个固定焊盘203。如图16所示，本实施例中，主动和/或被动器件具有2个功能焊盘201和4个固定焊盘203。步骤P7具体包括子步骤：
P7-1，如图15所示，在器件焊盘103上上锡113；可通过镀锡113、印锡113等工艺在器件焊盘103上上锡113。
P7-2，如图16所示，在槽体107中放置主动和/或被动器件200，使得主动和/或被动器件200的固定焊盘203与器件焊盘103位置对应；
P7-3，采用回流焊工艺使得主动和/或被动器件200的固定焊盘203与对应的器件焊盘103焊接。
P8，如图17所示，采用感光材料108填封所述槽体107，将主动和/或被动器件200埋封在槽体107中。其中，感光材料108可采用感光树脂材料，也可以采用其他感光填充或封装材料。
P9，如图18所示，选择性去除部分感光材料108，并在主动和/或被动器件200的功能焊盘201区域形成开口，露出功能焊盘201。
P10-1，如图19所示，完成集成电路封装的外层线路，外层线路包括顶层线路(第一布线层301)和底层线路(第六布线层306)，使得主动和/或被动器件200的功能焊盘201与外层线路(第一布线层301)电性连接。主动和/或被动器件200的功能焊盘201缩短通向外界的连接，有利于进一步改善芯片电性能和使封装的尺寸变得更加轻薄。
P10-2，在封装的最外层覆以阻焊层123，并对封装表面处理122。
本实施例还提供了一种埋芯集成电路封装结构。
本实施例中，如图19所示，所述集成电路封装结构为六层板封装结构，自上而下依次分别为第一布线层301、第二布线层302、第三布线层303、第四布线层304、第五布线层305和第六布线层306。其中，第一布线层301和第六布线层306为最外层布线层，第二布线层302和第三布线层303、第四布线层304、第五布线层305为中间布线层。相邻布线层之间都填充有封装材料101，相邻两个布线层之间均设置有贯穿通孔102(铜柱)，贯穿通孔102中填充有金属材料，使得相邻布线层之间可通过通孔102电连接。第一布线层301和第六布线层306均为最外层布线层，第一布线层301和第六布线层306的外表面均覆有阻焊层123并露出表面焊盘121，封装表面经过表面处理122。所述封装结构中设置有槽体，所述槽体位于第一布线层至第四布线层304之间，槽体的底部设置有多个器件焊盘103(位于第四布线层304)，所述槽体中正向放置有主动和/或被动器件200，所述主动和/或被动器件包括正向朝上的上表面和正向朝下的下表面，所述主动和/或被动器件的上表面设置有至少一个功能焊盘，所述主动和/或被动器件的下表面设置有至少一个固定焊盘；如图19所示，本实施例中，主动和/或被动器件具有2个功能焊盘201和4个固定焊盘203。所述主动和/或被动器件200的固定焊盘203与所述器件焊盘103通过焊锡113对应焊接；所述主动和/或被动器件的功能焊盘与所述集成电路封装结构的第一布线层(外层线路)电性连接；所述槽体中填封有感光材料108(感光材料108可采用感光树脂材料)，所述集成电路封装结构的最外层覆有阻焊层123，露出外层连接点(表面焊盘121)，封装表面经过表面处理122。其中，主动器件可以是晶元或其它有源器件；被动器件可以是无源器件，如电阻、电容、电感等。
本发明一方面采用先增层制作多层板、再蚀刻槽体以嵌入主动和/或被动器件，再进行填封处理的工艺步骤，有效简化了制作工艺流程；第二方面，本发明兼容引线键合与倒装键合的优势，并且取消引线键合、倒装键合中的金属线，降低了生产成本；第三方面，通过在封装内嵌入主动和/或被动器件并与封装材料无缝连接，改善电性能和提高芯片散热性能，能够实现缩减封装体积，缩短通向外界的连接，使封装的尺寸变得更加轻薄。
本发明可广泛应用于各种集成电路封装。
以上是对本发明的较佳实施进行了具体说明，但本发明创造并不限于所述实施例，熟悉本领域的技术人员在不违背本发明精神的前提下还可做出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。

Claims (5)

1.一种埋芯流程后置的集成电路封装方法，其特征在于，包括：
制作形成多层板结构；
在多层板结构的外层的线路区域覆以抗蚀层，露出用于蚀刻槽体的槽体区域；
蚀刻出槽体；
去掉外层的线路区域的抗蚀层；
在槽体中放置主动和/或被动器件；
采用填充材料填封所述槽体；
采用减薄工艺进行减薄，露出外层连接点；
所述主动和/或被动器件包括正向朝上的上表面和正向朝下的下表面，所述主动和/或被动器件的上表面设置有至少一个功能焊盘，所述主动和/或被动器件的下表面设置有至少一个固定焊盘；
所述填充材料为感光材料；
所述方法还包括步骤：选择性去除部分感光材料，并在主动和/或被动器件的功能焊盘区域形成开口，露出功能焊盘；
所述步骤制作形成多层板结构，具体包括：
制作半成品板，所述半成品板上方包括用于与主动和/或被动器件的固定焊盘对应连接的器件焊盘；
在器件焊盘的上方覆以保护层；
对半成品板采用增层工艺进行单面或双面增长形成多层板结构；
所述步骤对半成品板采用增层工艺进行单面增长形成多层板结构，具体包括：
在半成品板将要增层的表面做离子喷溅，形成导电层；
在导电层上方贴抗镀层；
对抗镀层做曝光、显影，在需要做铜柱的区域选择性去除抗镀层；
在需要做铜柱的区域电镀铜柱；所述需要做铜柱的区域包括所述槽体的底部位置；
去除抗镀层；
利用差分蚀刻去除喷溅的导电层；
采用封装材料进行封装压合；
采用磨板或等离子处理流程对封装材料进行减薄，露出铜柱；
再在封装材料上方做离子喷溅，形成导电层；
贴抗镀层，经曝光显影后露出需要电镀的线路区域；
在需要电镀的线路区域电镀线路；
若此层为槽体蚀刻前的最外层，则流向步骤A；若需要继续增层，则流向步骤B；
步骤A，去除抗镀层，并蚀刻掉喷溅的导电层，则外层线路完成；
步骤B，贴二次抗镀层；然后循环执行上述增层工艺流程，直至最外层线路完成，实现多次增层；
所述步骤对半成品板采用增层工艺进行双面增长形成多层板结构，具体包括：
对半成品板另一面也采用上述增层工艺进行单面增长，从而实现双面增长。
2.根据权利要求1所述的一种埋芯流程后置的集成电路封装方法，其特征在于，所述步骤蚀刻出槽体，具体包括：
蚀刻槽体中的铜；
去除器件焊盘上的保护层，露出器件焊盘。
3.根据权利要求1至2任一项所述的一种埋芯流程后置的集成电路封装方法，其特征在于，所述步骤在槽体中放置主动和/或被动器件，具体包括步骤：
在所述槽体内与所述器件焊盘对应的触点上上锡；
在槽体中放置主动和/或被动器件，使得主动和/或被动器件的触点位置与器件焊盘位置对应；
采用回流焊工艺使得主动和/或被动器件的触点与对应的器件焊盘焊接。
4.根据权利要求3所述的一种埋芯流程后置的集成电路封装方法，其特征在于，所述填充材料为半固化片。
5.根据权利要求4所述的一种埋芯流程后置的集成电路封装方法，其特征在于，还包括步骤：
在封装的最外层覆以阻焊层，并对封装表面处理。
CN201811401833.3A 2018-11-22 2018-11-22 一种埋芯流程后置的集成电路封装方法及封装结构 Active CN109659239B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811401833.3A CN109659239B (zh) 2018-11-22 2018-11-22 一种埋芯流程后置的集成电路封装方法及封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811401833.3A CN109659239B (zh) 2018-11-22 2018-11-22 一种埋芯流程后置的集成电路封装方法及封装结构

Publications (2)

Publication Number Publication Date
CN109659239A CN109659239A (zh) 2019-04-19
CN109659239B true CN109659239B (zh) 2021-05-18

Family

ID=66112274

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811401833.3A Active CN109659239B (zh) 2018-11-22 2018-11-22 一种埋芯流程后置的集成电路封装方法及封装结构

Country Status (1)

Country Link
CN (1) CN109659239B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113327898B (zh) * 2020-02-28 2022-10-28 深南电路股份有限公司 封装结构的制作方法及封装结构
CN111834341B (zh) * 2020-06-17 2021-09-21 珠海越亚半导体股份有限公司 电容电感嵌埋结构及其制作方法和基板
CN112770542B (zh) * 2020-12-10 2021-10-29 珠海越亚半导体股份有限公司 实现立体封装的基板制作方法
CN114093770A (zh) * 2021-10-27 2022-02-25 珠海越亚半导体股份有限公司 埋嵌封装结构及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060003495A1 (en) * 2004-06-30 2006-01-05 Masahiro Sunohara Method for fabricating an electronic component embedded substrate
CN102487578A (zh) * 2010-12-03 2012-06-06 欣兴电子股份有限公司 线路板及其制作方法
US20160093514A1 (en) * 2012-11-21 2016-03-31 Unimicron Technology Corp. Manufacturing process for substrate structure having component-disposing area
CN107124833A (zh) * 2016-02-24 2017-09-01 大德电子株式会社 印刷电路板的制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101923659B1 (ko) * 2015-08-31 2019-02-22 삼성전자주식회사 반도체 패키지 구조체, 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060003495A1 (en) * 2004-06-30 2006-01-05 Masahiro Sunohara Method for fabricating an electronic component embedded substrate
CN102487578A (zh) * 2010-12-03 2012-06-06 欣兴电子股份有限公司 线路板及其制作方法
US20160093514A1 (en) * 2012-11-21 2016-03-31 Unimicron Technology Corp. Manufacturing process for substrate structure having component-disposing area
CN107124833A (zh) * 2016-02-24 2017-09-01 大德电子株式会社 印刷电路板的制造方法

Also Published As

Publication number Publication date
CN109659239A (zh) 2019-04-19

Similar Documents

Publication Publication Date Title
CN109659239B (zh) 一种埋芯流程后置的集成电路封装方法及封装结构
US7115818B2 (en) Flexible multilayer wiring board and manufacture method thereof
CN102217060B (zh) 柔性和可堆叠的半导体管芯封装、使用该封装的系统以及制造封装的方法
US20090277673A1 (en) PCB having electronic components embedded therein and method of manufacturing the same
US20120037411A1 (en) Packaging substrate having embedded passive component and fabrication method thereof
TW201108367A (en) Coreless package substrate and method of forming the same
JP2007281301A (ja) 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
TWI484605B (zh) 封裝基板及其製造方法
US7627946B2 (en) Method for fabricating a metal protection layer on electrically connecting pad of circuit board
JP2017084997A (ja) プリント配線板及びその製造方法
US20090102050A1 (en) Solder ball disposing surface structure of package substrate
TWI643532B (zh) 電路板結構及其製造方法
TWI419630B (zh) 嵌入式印刷電路板及其製造方法
CN113496983A (zh) 半导体封装载板及其制法与半导体封装制程
TWI351749B (en) Packaging substrate and method for menufacturing t
US7544599B2 (en) Manufacturing method of solder ball disposing surface structure of package substrate
US20230098947A1 (en) Wiring circuit board
JP4219266B2 (ja) 配線基板の製造方法
TW200427046A (en) Substrate and process for fabricating the same
KR101015762B1 (ko) 반도체 패키지의 제조 방법
KR20030011433A (ko) 다층 인쇄회로기판의 숨겨진 레이저 비아홀 제조방법
KR101776298B1 (ko) 매립형 인쇄회로기판 및 그 제조방법
TWI404466B (zh) 印刷電路板
CN201541392U (zh) 电路板
CN108305836B (zh) 封装基板及其制法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20211118

Address after: No.349, Fuxi Road, Gangzha District, Nantong City, Jiangsu Province, 226000

Patentee after: Nantong Yueya Semiconductor Co.,Ltd.

Address before: 519175 founder PCB Industrial Park, Fushan Industrial Zone, Qianwu Town, Doumen District, Zhuhai City, Guangdong Province

Patentee before: Zhuhai Yueya Semiconductor Co.,Ltd.