CN106057766A - 基板和包括其的半导体封装及包括半导体封装的电子系统 - Google Patents

基板和包括其的半导体封装及包括半导体封装的电子系统 Download PDF

Info

Publication number
CN106057766A
CN106057766A CN201510632180.XA CN201510632180A CN106057766A CN 106057766 A CN106057766 A CN 106057766A CN 201510632180 A CN201510632180 A CN 201510632180A CN 106057766 A CN106057766 A CN 106057766A
Authority
CN
China
Prior art keywords
pattern
main body
wiring pattern
combination
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510632180.XA
Other languages
English (en)
Inventor
成基俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN106057766A publication Critical patent/CN106057766A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H05K3/4015—Surface contacts, e.g. bumps using auxiliary conductive elements, e.g. pieces of metal foil, metallic spheres
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10242—Metallic cylinders
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

基板和包括其的半导体封装及包括半导体封装的电子系统。一种基板可包括：主体，其具有彼此相反的第一表面和第二表面；至少一个第一布线图案，其设置在所述主体的所述第一表面上，包括结合指；上绝缘图案，其设置在所述主体的所述第一表面上，覆盖除了所述结合指之外的所述至少一个第一布线图案的整体表面；第二布线图案，其设置在所述主体的所述第二表面上。所述基板可包括：下绝缘图案，其设置在所述主体的所述第二表面上，覆盖所述第二布线图案；第一穿通电极，其从所述第一表面到所述第二表面穿透所述主体，并且将所述至少一个第一布线图案联接到所述第二布线图案。所述主体可包括第一膜并且所述上绝缘图案和所述下绝缘图案可包括第二膜。

Description

基板和包括其的半导体封装及包括半导体封装的电子系统
相关申请的交叉引用
本申请要求2015年4月13日在韩国知识产权局提交的韩国申请No.10-2015-0052035的优先权，该申请的全部内容以引用方式并入本文。
技术领域
本公开的各种实施方式总体上涉及封装技术，更特别地，涉及基板、包括基板的半导体封装、包括半导体封装的电子系统和包括半导体封装的存储卡。
背景技术
电子系统所需的电子器件包括各种有源和无源电路元件。集成在半导体基板上的这些电路元件被称为半导体芯片或晶粒。电子器件可被设置为包括半导体芯片或晶粒的半导体封装，半导体芯片或晶粒被安装在具有电路布线的诸如PCB(印刷电路板)的封装基板上。注意的是，随着诸如计算机和智能电话的电子产品的大小和厚度持续减小，电子产品中采用的半导体封装按比例减小。然而，如果半导体封装按比例减小，则半导体封装会更容易产生卷曲。半导体封装的卷曲现象可降低电子产品的可靠性。因此，需要在实现薄半导体封装时来控制半导体封装的卷曲现象。
发明内容
根据实施方式，可提供一种基板。该基板可包括：主体，其具有彼此相反的第一表面和第二表面；至少一个第一布线图案，其设置在所述主体的所述第一表面上，包括结合指(bonding finger)。所述基板可把偶偶：上绝缘图案，其设置在所述主体的所述第一表面上，覆盖除了所述结合指之外的所述至少一个第一布线图案的整体表面。所述基板可包括：第二布线图案，其设置在所述主体的所述第二表面上；下绝缘图案，其设置在所述主体的所述第二表面上，覆盖所述第二布线图案。所述基板可包括第一穿通电极，其从所述第一表面到所述第二表面穿透所述主体，并且将所述至少一个第一布线图案联接到所述第二布线图案。所述主体可包括第一膜(即，但不限于，包括聚酰亚胺(PI)膜的第一膜)。所述上绝缘图案和所述下绝缘图案可包括第二膜(即，但不限于，包括预浸料(PPG)的第二膜)。
在各种实施方式中，所述第一膜的热膨胀系数可不同于所述第二膜的热膨胀系数。
在各种实施方式中，所述第一膜可包括聚酰亚胺(PI)膜并且所述第二膜包括预浸料(PPG)。
在各种实施方式中，所述至少一个第一布线图案和所述结合指可包括铜(Cu)。
在各种实施方式中，所述至少一个第一布线图案可包括一对第一布线图案；其中，所述一对第一布线图案中的一个具有第一结合指并且所述一对第一布线图案中的另一个具有第二结合指，其中，所述第一结合指和所述第二结合指被设置成在水平方向上彼此分隔开预定距离。
在各种实施方式中，所述基板还可包括：第二穿通电极，其穿透所述上绝缘图案，接触所述第一布线图案；第一导电层图案，其设置在所述上绝缘图案上，接触所述第二穿通电极；第三穿通电极，其穿透所述下绝缘图案，接触所述第二布线图案；球着陆焊盘(ball land pad)，其设置在所述下绝缘图案的与所述主体相反的表面上，接触所述第三穿通电极。
在各种实施方式中，所述第一导电层图案可充当电力或地(PWR/GND)线。
在各种实施方式中，所述上绝缘图案和所述下绝缘图案可具有基本上相同的厚度。
根据实施方式，可提供一种半导体封装.该半导体封装可包括：主体，其具有彼此相反的第一表面和第二表面；至少一个第一布线图案，其设置在所述主体的所述第一表面上，包括结合指。半导体封装可包括上绝缘图案，其设置在所述主体的所述第一表面上，覆盖除了所述结合指之外的所述至少一个第一布线图案的整体表面，其中，所述上绝缘图案包括第二膜。所述至少一个第一布线图案的被暴露部分可充当结合指。下绝缘图案可设置在所述主体的所述第二表面上。半导体芯片可设置在所述主体的所述第一表面上方。金属柱可设置在所述半导体芯片和所述结合指之间。模制构件可被设置成覆盖所述半导体芯片。所述主体可包括第一膜。所述上绝缘图案和所述下绝缘图案可包括第二膜。
在各种实施方式中，所述第一膜的热膨胀系数可不同于所述第二膜的热膨胀系数。
在各种实施方式中，所述第一膜可包括聚酰亚胺(PI)膜并且所述第二膜包括预浸料(PPG)。
在各种实施方式中，所述半导体封装还包括：第二布线图案，其设置在所述主体的所述第二表面上并且被所述下绝缘图案覆盖；第一穿通电极，其从所述第一表面到所述第二表面穿透所述主体，并且将所述至少一个第一布线图案联接到所述第二布线图案；第二穿通电极，其设置在所述上绝缘图案中，接触所述至少一个第一布线图案；第一导电层图案，其设置在所述上绝缘图案上，接触所述第二穿通电极的端部；第三穿通电极，其设置在所述下绝缘图案中，接触所述第二布线图案；球着陆焊盘，其设置在所述下绝缘图案的与所述主体相反的表面上，接触所述第三穿通电极。
在各种实施方式中，所述至少一个第一布线图案可包括一对第一布线图案；其中，所述一对第一布线图案中的一个具有第一结合指并且所述一对第一布线图案中的另一个具有第二结合指；其中，所述第一结合指和所述第二结合指被设置成在水平方向上彼此分隔开预定距离。
在各种实施方式中，所述金属柱可设置成垂直柱形状，其中，所述金属柱的一端结合到所述半导体芯片，另一端结合到所述结合指。
在各种实施方式中，所述第一导电层图案可包括电力或地(PWR/GND)线。
在各种实施方式中，所述上绝缘图案和所述下绝缘图案可具有基本上相同的厚度。
根据实施方式，可提供一种半导体封装。该半导体封装可包括：主体，其具有彼此相反的第一表面和第二表面；至少一个第一布线图案，其设置在所述主体的所述第一表面上，包括结合指；上绝缘图案，其设置在所述主体的所述第一表面上，覆盖除了所述结合指之外的所述至少一个第一布线图案的整体表面，其中，所述上绝缘图案包括第二膜。至少一个第二布线图案可设置在所述主体的所述第二表面上。下绝缘图案可设置在所述主体的所述第二表面上，覆盖所述至少一个第二布线图案的一部分并且暴露所述至少一个第二布线图案的其它部分。所述至少一个第二布线图案的被暴露部分可充当第二结合指。第一半导体芯片可设置在所述主体的所述第一表面上。第一金属柱可将所述第一半导体芯片电联接到所述第一结合指。第二半导体芯片可设置在所述主体的所述第二表面上。第二金属柱可将所述第二半导体芯片联接到所述第二结合指。模制构件可被设置成覆盖所述第一半导体芯片和所述第二半导体芯片中的一个。所述主体可包括第一膜。所述上绝缘图案和所述下绝缘图案可包括第二膜。
在各种实施方式中，所述第一膜的热膨胀系数可不同于所述第二膜的热膨胀系数。
在各种实施方式中，所述第一膜包括聚酰亚胺(PI)膜并且所述第二膜可包括预浸料(PPG)。
在各种实施方式中，所述至少一个第一布线图案可包括一对第一布线图案；其中，所述一对第一布线图案中的一个具有第一图案并且所述一对第一布线图案中的另一个具有第二图案；其中，所述第一图案和所述第二图案被设置成在水平方向上彼此分隔开预定距离。
在各种实施方式中，所述至少一个第二布线图案可包括一对第二布线图案；其中，所述一对第二布线图案中的一个具有第三图案并且所述一对第二布线图案中的另一个具有第四图案，其中，所述第三图案和所述第四图案被设置成在水平方向上彼此分隔开预定距离。
在各种实施方式中，所述第一金属柱可被设置成垂直柱形状，其中，所述第一金属柱的一端结合到所述第一半导体芯片并且另一端结合到所述结合指。
在各种实施方式中，所述第一半导体芯片和所述第二半导体芯片可被结合到所述主体的两面上，彼此面对。
在各种实施方式中，所述第一结合指可包括在水平方向上彼此分隔开预定距离的第一图案和第二图案；其中，所述第二结合指包括在水平方向上彼此分隔开预定距离的第三图案和第四图案，其中，所述主体还包括通风孔，所述通风孔在所述第一图案和所述第二图案之间，从所述主体的所述第一表面穿透到所述主体的所述第二表面。
在各种实施方式中，所述上绝缘图案和所述下绝缘图案可具有基本上相同的厚度。
根据实施方式，可提供一种电子系统，该电子系统包括半导体封装。该半导体封装可包括：主体，其具有彼此相反的第一表面和第二表面；至少一个第一布线图案，其设置在所述主体的所述第一表面上。所述半导体封装可包括：上绝缘图案，其设置在所述主体的所述第一表面上，覆盖所述至少一个第一布线图案的一个部分并且暴露所述至少一个第一布线图案的其它部分。所述至少一个第一布线图案的被暴露部分可充当结合指。下绝缘图案可设置在所述主体的所述第二表面上。半导体芯片可设置在所述主体的所述第一表面上方。金属柱可设置在所述半导体芯片和所述结合指之间。模制构件可被设置成覆盖所述半导体芯片。所述主体可包括第一膜。所述上绝缘图案和所述下绝缘图案可包括第二膜。
在各种实施方式中，所述第一膜的热膨胀系数可不同于所述第二膜的热膨胀系数。
在各种实施方式中，所述第一膜可包括聚酰亚胺(PI)膜并且所述第二膜包括预浸料(PPG)。
根据实施方式，可提供一种电子系统，该电子系统包括半导体封装。该半导体封装可包括：主体，其具有彼此相反的第一表面和第二表面；至少一个第一布线图案，其设置在所述主体的所述第一表面上。所述半导体封装可包括：上绝缘图案，其设置在所述主体的所述第一表面上，覆盖所述至少一个第一布线图案的一个部分并且暴露所述至少一个第一布线图案的其它部分。所述至少一个第一布线图案的被暴露部分可充当第一结合指。至少一个第二布线图案可设置在所述主体的第二表面上。下绝缘图案可设置在所述主体的所述第二表面上，覆盖所述至少一个第二布线图案的一部分并且暴露至少一个第二布线图案的其它部分。所述至少一个第二布线图案的被暴露部分可充当第二结合指。第一半导体芯片可设置在所述主体的所述第一表面上。第一金属柱可将所述第一半导体芯片联接到所述第一结合指。第二半导体芯片可设置在所述主体的所述第二表面上。第二金属柱可将所述第二半导体芯片电联接到所述第二结合指。模制构件可被设置成覆盖所述第一半导体芯片和所述第二半导体芯片中的一个。所述主体可包括第一膜。所述上绝缘图案和所述下绝缘图案可包括第二膜。
在各种实施方式中，所述第一膜的热膨胀系数可不同于所述第二膜的热膨胀系数。
在各种实施方式中，所述第一膜可包括聚酰亚胺(PI)膜并且所述第二膜包括预浸料(PPG)。
根据实施方式，可提供一种包括半导体封装的存储卡。该半导体封装可包括：主体，其具有彼此相反的第一表面和第二表面；至少一个第一布线图案，其设置在所述主体的所述第一表面上。所述半导体封装可包括：上绝缘图案，其设置在所述主体的所述第一表面上，覆盖所述至少一个第一布线图案的一个部分并且暴露所述至少一个第一布线图案的其它部分。所述至少一个第一布线图案的被暴露部分可充当结合指。下绝缘图案可设置在所述主体的所述第二表面上。半导体芯片可设置在所述主体的所述第一表面上方。金属柱可设置在所述半导体芯片和所述结合指之间。模制构件可被设置成覆盖所述半导体芯片。所述主体可包括第一膜。所述上绝缘图案和所述下绝缘图案可包括第二膜。
在各种实施方式中，所述第一膜的热膨胀系数可不同于所述第二膜的热膨胀系数。
在各种实施方式中，所述第一膜可包括聚酰亚胺(PI)膜并且所述第二膜包括预浸料(PPG)。
根据实施方式，可提供一种包括半导体封装的存储卡。该半导体封装可包括：主体，其具有彼此相反的第一表面和第二表面；至少一个第一布线图案，其设置在所述主体的所述第一表面上。所述半导体封装可包括：上绝缘图案，其设置在所述主体的所述第一表面上，覆盖所述至少一个第一布线图案的一个部分并且暴露所述至少一个第一布线图案的其它部分。所述至少一个第一布线图案的被暴露部分可充当第一结合指。至少一个第二布线图案可设置在所述主体的第二表面上。下绝缘图案可设置在所述主体的所述第二表面上，覆盖所述至少一个第二布线图案的一部分并且暴露至少一个第二布线图案的其它部分。所述至少一个第二布线图案的被暴露部分可充当第二结合指。第一半导体芯片可设置在所述主体的所述第一表面上。第一金属柱可将所述第一半导体芯片联接到所述第一结合指。第二半导体芯片可设置在所述主体的所述第二表面上。第二金属柱可将所述第二半导体芯片电联接到所述第二结合指。模制构件可被设置成覆盖所述第一半导体芯片和所述第二半导体芯片中的一个。所述主体可包括第一膜。所述上绝缘图案和所述下绝缘图案可包括第二膜。
在各种实施方式中，所述第一膜的热膨胀系数可不同于所述第二膜的热膨胀系数。
在各种实施方式中，所述第一膜可包括聚酰亚胺(PI)膜并且所述第二膜包括预浸料(PPG)。
附记1、一种基板，该基板包括：
主体，其包括彼此相反的第一表面和第二表面，其中，所述主体包括第一膜；
至少一个第一布线图案，其设置在所述主体的所述第一表面上，包括结合指；
上绝缘图案，其设置在所述主体的所述第一表面上，覆盖除了所述结合指之外的所述至少一个第一布线图案的整体表面，其中，所述上绝缘图案包括第二膜；
第二布线图案，其设置在所述主体的所述第二表面上；
下绝缘图案，其设置在所述主体的所述第二表面上，基本上覆盖所述第二布线图案，其中，所述下绝缘图案包括另一个第二膜；
第一穿通电极，其从所述第一表面到所述第二表面穿透所述主体，并且将所述至少一个第一布线图案联接到所述第二布线图案。
附记2、根据附记1所述的基板，其中，所述第一膜的热膨胀系数不同于所述第二膜的热膨胀系数。
附记3、根据附记1所述的基板，其中，所述第一膜包括聚酰亚胺(PI)膜并且所述第二膜包括预浸料(PPG)。
附记4、根据附记1所述的基板，其中，所述至少一个第一布线图案和所述结合指包括铜(Cu)。
附记5、根据附记1所述的基板，
其中，所述至少一个第一布线图案包括一对第一布线图案；
其中，所述一对第一布线图案中的一个具有第一结合指并且所述一对第一布线图案中的另一个具有第二结合指；
其中，所述第一结合指和所述第二结合指被设置成在水平方向上彼此分隔开预定距离。
附记6、根据附记1所述的基板，所述基板还包括：
第二穿通电极，其穿透所述上绝缘图案，接触所述第一布线图案；
第一导电层图案，其设置在所述上绝缘图案上，接触所述第二穿通电极；
第三穿通电极，其穿透所述下绝缘图案，接触所述第二布线图案；
球着陆焊盘，其设置在所述下绝缘图案的与所述主体相反的表面上，接触所述第三穿通电极。
附记7、根据附记4所述的基板，其中，所述第一导电层图案充当电力或地(PWR/GND)线。
附记8、根据附记1所述的基板，其中，所述上绝缘图案和所述下绝缘图案具有基本上相同的厚度。
附记9、一种半导体封装，该半导体封装包括：
主体，其包括彼此相反的第一表面和第二表面，其中，所述主体包括第一膜；
至少一个第一布线图案，其设置在所述主体的所述第一表面上，包括结合指；
上绝缘图案，其设置在所述主体的所述第一表面上，覆盖除了所述结合指的所述至少一个第一布线图案的整体表面，其中，所述上绝缘图案包括第二膜；
下绝缘图案，其设置在所述主体的所述第二表面上，其中，所述下绝缘图案包括另一个第二膜；
半导体芯片，其设置在所述主体的所述第一表面上方；
金属柱，其设置在所述半导体芯片和所述结合指之间；
模制构件，其覆盖所述半导体芯片。
附记10、根据附记9所述的半导体封装，其中，所述第一膜的热膨胀系数不同于所述第二膜的热膨胀系数。
附记11、根据附记9所述的半导体封装，其中，所述第一膜包括聚酰亚胺(PI)膜并且所述第二膜包括预浸料(PPG)。
附记12、根据附记9所述的半导体封装，所述半导体封装还包括：
第二布线图案，其设置在所述主体的所述第二表面上并且被所述下绝缘图案覆盖；
第一穿通电极，其从所述第一表面到所述第二表面穿透所述主体，并且将所述至少一个第一布线图案联接到所述第二布线图案；
第二穿通电极，其设置在所述上绝缘图案中，接触所述至少一个第一布线图案；
第一导电层图案，其设置在所述上绝缘图案上，接触所述第二穿通电极的端部；
第三穿通电极，其设置在所述下绝缘图案中，接触所述第二布线图案；
球着陆焊盘，其设置在所述下绝缘图案的与所述主体相反的表面上，接触所述第三穿通电极。
附记13、根据附记9所述的半导体封装，
其中，所述至少一个第一布线图案包括一对第一布线图案；
其中，所述一对第一布线图案中的一个具有第一结合指并且所述一对第一布线图案中的另一个具有第二结合指；
其中，所述第一结合指和所述第二结合指被设置成在水平方向上彼此分隔开预定距离。
附记14、根据附记9所述的半导体封装，其中，所述金属柱设置成垂直柱形状，
其中，所述金属柱的一端结合到所述半导体芯片，另一端结合到所述结合指。
附记15、根据附记9所述的半导体封装，
其中，所述第一导电层图案包括电力或地(PWR/GND)线。
附记16、根据附记9所述的半导体封装，
其中，所述上绝缘图案和所述下绝缘图案具有基本上相同的厚度。
附记17、一种半导体封装，该半导体封装包括：
主体，其包括彼此相反的第一表面和第二表面，其中，所述主体包括第一膜；
至少一个第一布线图案，其设置在所述主体的所述第一表面上，包括结合指；
上绝缘图案，其设置在所述主体的所述第一表面上，覆盖除了所述结合指之外的所述至少一个第一布线图案的整体表面，其中，所述上绝缘图案包括第二膜；
至少一个第二布线图案，其设置在所述主体的所述第二表面上；
下绝缘图案，其设置在所述主体的所述第二表面上，覆盖所述至少一个第二布线图案的一部分并且暴露所述至少一个第二布线图案的其它部分，其中，所述至少一个第二布线图案的被暴露部分充当第二结合指并且所述下绝缘图案包括另一个第二膜；
第一半导体芯片，其设置在所述主体的所述第一表面上；
第一金属柱，其将所述第一半导体芯片联接到所述第一结合指；
第二半导体芯片，其设置在所述主体的所述第二表面上；
第二金属柱，其将所述第二半导体芯片电联接到所述第二结合指；
模制构件，其覆盖所述第一半导体芯片和所述第二半导体芯片中的一个。
附记18、根据附记17所述的半导体封装，其中，所述第一膜的热膨胀系数不同于所述第二膜的热膨胀系数。
附记19、根据附记17所述的半导体封装，其中，所述第一膜包括聚酰亚胺(PI)膜并且所述第二膜包括预浸料(PPG)。
附记20、根据附记17所述的半导体封装，
其中，所述至少一个第一布线图案包括一对第一布线图案；
其中，所述一对第一布线图案中的一个具有第一图案并且所述一对第一布线图案中的另一个具有第二图案；
其中，所述第一图案和所述第二图案被设置成在水平方向上彼此分隔开预定距离。
附记21、根据附记17所述的半导体封装，
其中，所述至少一个第二布线图案包括一对第二布线图案；
其中，所述一对第二布线图案中的一个具有第三图案并且所述一对第二布线图案中的另一个具有第四图案；
其中，所述第三图案和所述第四图案被设置成在水平方向上彼此分隔开预定距离。
附记22、根据附记17所述的半导体封装，其中，所述第一金属柱设置成垂直柱形状，
其中，所述第一金属柱的一端结合到所述第一半导体芯片并且另一端结合到所述结合指。
附记23、根据附记17所述的半导体封装，其中，所述第一半导体芯片和所述第二半导体芯片被结合到所述主体的两面上，彼此面对。
附记24、根据附记17所述的半导体封装，
其中，所述第一结合指包括在水平方向上彼此分隔开预定距离的第一图案和第二图案；
其中，所述第二结合指包括在水平方向上彼此分隔开预定距离的第三图案和第四图案；
其中，所述主体还包括通风孔，所述通风孔在所述第一图案和所述第二图案之间，从所述主体的所述第一表面穿透到所述主体的所述第二表面。
附记25、根据附记17所述的半导体封装，其中，所述上绝缘图案和所述下绝缘图案具有基本上相同的厚度。
附图说明
图1是示出根据实施方式的基板示例的代表的剖视图。
图2是示出采用图1的基板的半导体封装示例的代表的剖视图。
图3至图15是示出根据实施方式的制造半导体封装的方法示例的代表的剖视图。
图16是示出根据实施方式的基板示例的代表的剖视图。
图17是示出采用图16的基板的半导体封装示例的代表的剖视图。
图18和图19分别是示出根据实施方式的基板示例的代表的剖视图和平面图。
图20是示出采用图18的基板的半导体封装示例的代表的剖视图。
图21是示出根据实施方式的半导体封装示例的代表的剖视图。
图22是示出按照一些实施方式的包括至少一个半导体封装的电子系统示例的代表的框图。
图23是示出按照一些实施方式的包括至少一个半导体封装的电子系统示例的代表的框图。
具体实施方式
现在，下文中将参照附图更充分地描述各种实施方式；然而，这些实施方式可用不同形式实施并且不应该被理解为限于本文中阐述的实施方式。相反，提供这些实施方式，使得本公开将是彻底和完全的，并且将把本公开的范围充分传达给本领域的技术人员。
在整个说明书中，相同的参考标号表示相同的元件。因此，即使没有参照附图提及或描述参考标号，也可参照其它附图提及或描述参考标号。另外，即使没有示出参考标号，也可参照其它附图提及或描述参考标号。
各种实施方式可涉及基板、包括基板的半导体封装、包括半导体封装的电子系统和包括半导体封装的存储卡。
图1是示出根据实施方式的基板100的示例的代表的剖视图。参照图1，基板100可包括主体105。基板100可包括第一布线图案120，第一布线图案120包括形成在主体105上的结合指125a、125b。基板100可包括设置在主体105的一个表面上的上绝缘图案110a和设置在主体105的另一个表面上的下绝缘图案110b。
基板100的主体105可以是板型构件，包括彼此相反的第一表面105a和第二表面105b。基板100的主体105可由可弯曲并且可由薄膜构成的绝缘材料制成。在实施方式中，主体105可以是例如(但不限于)聚酰亚胺膜。
具有结合指125a和125b的第一布线图案120可设置在基板100的主体105的第一表面105a上。第二布线图案130可设置在基板100的主体105的第二表面105b上。第一布线图案120和第二布线图案130可通过穿透基板100的主体105的第一穿通电极115彼此电连接或联接。第一穿通电极115中的每个可以是填充在第一过孔115a中的金属电极，第一过孔115a从主体105的第一表面105a到第二表面105b穿透主体105。第一过孔115a暴露第二布线图案130的表面的部分。在实施方式中，填充第一过孔115a的金属电极可包括铜(Cu)。
包括第二穿通电极145的上绝缘图案110a可设置在主体105的第一表面105a上。在实施方式中，上绝缘图案110a可以是预浸料图案，包括含有环氧树脂或丙烯酸酯的网型增强纤维。第二穿通电极145可以是填充第二过孔145a的金属电极，第二过孔145a穿透上绝缘图案110a并且暴露第一布线图案120的表面的部分。金属电极可包括铜(Cu)。上绝缘图案110a可包括暴露第一布线图案120的部分的腔体160。在此示例中，可使用第一布线图案120的被暴露部分作为结合指125a和125b，而没有形成任何单独的结合指。结合指125a和125b可包括第一图案125a和第二图案125b，第一图案125a和第二图案125b被设置成在水平方向上彼此分隔开预定距离。
与第二穿通电极145连接或联接的第一导电层图案150可设置在包括第二穿通电极145的上绝缘图案110a上。第一导电层图案150可包括铜(Cu)。第一导电层图案150可用作电力线或地线。第一焊料掩模图案155a可设置在上绝缘图案110a的与主体105相反的表面上，覆盖导电层图案150。
包括第三穿通电极135的下绝缘图案110b可设置在主体105的第二表面105b上。在实施方式中，下绝缘图案110b可以是预浸料图案。上绝缘图案110a和下绝缘图案110b可被设置成具有相同的厚度或基本上相同的厚度。第三穿通电极135可以是填充第三过孔135a的金属电极，第三过孔135a穿透下绝缘图案110b并且暴露第二布线图案130的表面的部分。填充第三过孔135a的金属电极可包括铜(Cu)。与第三穿通电极135连接或联接的球着陆焊盘140可设置在下绝缘图案110b的与主体105相反的表面上。球着陆焊盘140可包括铜(Cu)。第二焊料掩模图案155b可设置在包括球着陆焊盘140的下绝缘图案110b上。第二焊料掩模图案155b可被设置成暴露球着陆焊盘140。
图2是示出采用图1的基板100的半导体封装200的示例的代表的剖视图。在实施方式的这个示例中将省略或简要提及参照图1描述的相同说明。
参照图2，半导体封装200可包括与图1的基板100附接的半导体芯片205。诸如晶体管的有源器件可设置在半导体芯片205中。在一些示例中，诸如电容器和电阻器的无源器件也可设置在半导体芯片205中。半导体芯片205可包括彼此相反的前面部分205a和后面部分205b。在实施方式中，半导体芯片205的前面部分205a可包括有源区，后面部分205b可具有与前面部分205a相反的表面。芯片焊盘207可设置在半导体芯片205的前面部分205a上，以将半导体芯片205电连接或联接到基板100。芯片焊盘207可包括导电材料，例如，铝(Al)或铜(Cu)。
半导体芯片205可通过金属柱210电连接或联接到基板100。再参照图2，半导体芯片205可设置在基板100的第一焊料掩模图案155a上。尽管在图2中未示出，但可使用粘合剂层将半导体芯片205和第一焊料掩模图案155a彼此结合。半导体芯片205可被设置成，使得芯片焊盘207面对结合指125a和125b。金属柱210可具有与主体105的第一表面105a垂直或基本上垂直的柱形状。金属柱210的一端可结合到半导体芯片205的芯片焊盘207，金属柱210的另一端可结合到被腔体(参见图1的160)暴露的结合指125a和125b中的任一个。
半导体芯片205和第一焊料掩模图案155a可被模制构件220覆盖或基本上覆盖。模制构件220可包括诸如环氧模塑化合物(EMC)材料的绝缘材料。模制构件220可被设置成完全填充其中设置了金属柱210的腔体(参见图1的160)。外部连接端子230可附接到基板100的球着陆焊盘140。外部连接端子230可以是焊料球。
基板100可包括主体105和设置在主体105的两个表面上的上绝缘图案110a和下绝缘图案110b。主体105可包括热膨胀系数(CTE)与上绝缘图案110a和下绝缘图案110b的CTE不同的材料。在实施方式中，上绝缘图案110a和下绝缘图案110b中的每个可包括预浸料，主体105可包括聚酰亚胺。如果基板100由诸如预浸料材料的单种材料构成，则基板应该具有足以防止基板卷曲的厚度。在这个示例中，封装的总厚度可增大。然而，根据本实施方式，包括聚酰亚胺的主体105可设置在由预浸料组成的上绝缘图案110a和下绝缘图案110b之间。因此，即使温度变化，由于热膨胀系数(CTE)差异而导致的封装和/或基板的变形可减至最小，因为包括聚酰亚胺的主体105设置在由相同材料组成的上绝缘图案110a和下绝缘图案110b之间，以得到基板的合成结构。
图3至图15是示出根据实施方式的制造半导体封装的方法示例的代表的剖视图。
参照图3，可设置充当基板的基体构件的主体300。主体300可以是包括彼此相反的第一表面300a和第二表面300b的板型构件。主体300可由柔性薄膜(例如，柔性绝缘薄膜)组成。在实施方式中，主体300可包括聚酰亚胺。包括选择性暴露主体300的表面的第一开口305的第一掩模图案303可设置在主体300的第一表面300a上。第一掩模图案303可包括光致抗蚀剂材料。形成在第一掩模图案303中的第一开口305可限定在后续工艺中形成过孔的位置。
参照图4，可通过使用采用第一掩模图案(参见图3的303)作为蚀刻阻挡层的蚀刻工艺去除主体300的被暴露部分来形成第一过孔307。第一过孔307可从第一表面300a到第二表面300b穿透主体300。在实施方式中，可使用例如激光钻孔工艺替代蚀刻工艺来形成第一过孔307。
参照图5，可通过用金属电极材料填充第一过孔307来形成第一穿通电极309。在实施方式中，填充第一过孔307的金属电极材料可包括例如铜(Cu)。第一穿通电极309的一端可被形成为具有与主体300的第一表面300a基本上共面或共面的表面。另外，第一穿通电极309的另一端可被形成为具有与主体300的第二表面300b共面或基本上共面的表面。
参照图6，可在包括第一穿通电极309的主体300的第一表面300a的整个部分上形成第一布线层311a，可在第二表面300b的整个部分上形成第二布线层311b。可使用溅射电镀工艺形成第一布线层311a或第二布线层311b并且第一布线层311a或第二布线层311b可被形成为包括例如铜(Cu)。第一布线层311a和第二布线层311b可起到后续电镀工艺的种层的作用并且可被形成为具有第一厚度(h1)。由于使用溅射工艺形成第一布线层311a和第二布线层311b，因此相比于使用层合技术形成第一布线层311a和第二布线层311b的情况，可提高主体300与第一布线层311a和第二布线层311b之间的粘合强度。因此，如果使用溅射工艺形成第一布线层311a和第二布线层311b，则可显著降低后续工艺中第一布线层311a和第二布线层311b脱离主体300的可能性。
参照图7和图8，可将第一布线层311a图案化以形成第一布线图案313，可将第二布线层311b图案化以形成第二布线图案315。为了形成第一布线图案313和第二布线图案315，尽管在附图中未示出，但光致抗蚀剂图案(未示出)可形成在充当后续工艺中的种层的第一布线层311a和第二布线层311b上。通过涂覆具有液相的光致抗蚀剂材料并且向涂覆的光致抗蚀剂材料应用包括曝光步骤和显影步骤的光刻工艺，可形成光致抗蚀剂图案。光致抗蚀剂图案(未示出)可被形成为包括开口，这些开口选择性暴露第一布线层311a和第二布线层311b中的在随后工艺中形成第一布线图案313和第二布线图案315的部分。没有形成第一布线图案313和第二布线图案315的剩余部分可被光致抗蚀剂图案覆盖。可使用电镀工艺，在第一布线层311a和第二布线层311b的被暴露部分上选择性形成第一布线图案313和第二布线图案315。然后，可去除光致抗蚀剂图案，以暴露第一布线层311a和第二布线层311b的一些部分。
在去除光致抗蚀剂图案之后，可去除第一布线层311a和第二布线层311b的被暴露部分，以将第一布线图案313和第二布线图案315彼此电隔离。由于使用电镀工艺形成第一布线图案313和第二布线图案315，因此第一布线图案313和第二布线图案315可被形成为具有比第一布线层311a和第二布线层311b的第一厚度(h1)大的第二厚度(h2)。第一布线图案313可被形成为是具有20μm或更小节距的精细图案。
参照对应于图7的顶部平面图的图8，第一布线图案313的第一组可被设置成在水平方向上与第一布线图案313的第二组分隔开第一距离(d1)。总体上，基板的主体由预浸料形成，膜型光致抗蚀剂材料用于在包括预浸料的主体上形成布线图案。因此，可能难以形成具有50μm或更小节距的精细图案。然而，在本实施方式中，可使用液体型光致抗蚀剂材料并且使用溅射和电镀技术，在由聚酰亚胺膜制成的主体300上形成第一布线图案313。因此，可形成具有20μm或更小节距的更精细图案。再参照图7，第一布线图案313接触第一穿通电极309的一端，第二布线图案315接触第一穿通电极309的另一端。因此，第一布线图案313和第二布线图案315可通过第一穿通电极309彼此电连接或联接。
参照图9，可在主体300的第一表面300a上形成上绝缘层317，使其基本上覆盖或覆盖第一布线图案313，下绝缘层319可形成在主体300的第二表面300b上，基本上覆盖或覆盖第二布线图案315。上绝缘层317和下绝缘层319可被形成为具有相同的厚度或基本上相同的厚度。在实施方式中，上绝缘层317和下绝缘层319中的每个可由包括含有环氧树脂或丙烯酸酯的网型增强纤维的预浸料材料形成。预浸料材料比聚酰亚胺材料更具刚性。因此，通过将上绝缘层317和下绝缘层319设置在主体300的两个相反表面上，可以固定包括具有相对柔性性质的聚酰亚胺材料的主体300。
参照图10，可在上绝缘层(参见图9的317)上形成第二掩模图案323。第二掩模图案323可由光致抗蚀剂材料形成并且可被形成为具有暴露上绝缘层(参见图9的317)的一部分的第二开口325。可使用第二掩模图案323作为蚀刻掩模，蚀刻上绝缘层317，从而形成包括腔体(C)的上绝缘图案317a。可一直执行形成上绝缘图案317a的蚀刻工艺，直到第一布线图案313的一些部分被暴露。第一布线图案313的这些被暴露部分可用作结合指321a和321b。结合指321a和321b可包括第一图案321a和第二图案321b，第一图案321a和第二图案321b在水平方向上彼此分隔开预定距离。
参照图11，可在形成上绝缘图案317a之后去除第二掩模图案(参见图10的323)。可通过选择性蚀刻上绝缘图案317a的一些部分，形成第二过孔331a，可通过选择性蚀刻下绝缘图案319的一些部分，形成第三过孔331b。在实施方式中，可使用激光钻孔技术等形成第二过孔331a。第二过孔331a可被形成为暴露第一布线图案313的一部分，第三过孔331b可被形成为暴露第二布线图案315的一部分。
参照图12，通过用金属电极材料填充设置在主体300的第一表面300a上的上绝缘图案317a中的第二过孔331a，可形成第二穿通电极333。在实施方式中，填充第二过孔331a的金属电极材料可包括例如铜(Cu)。第二穿通电极333的一端可被形成为具有与上绝缘图案317a的上表面共面的表面。另外，第二穿通电极333的另一端可接触第一布线图案313。因此，第二穿通电极333可电连接或联接到结合指321a或321b。随后，通过用金属电极材料填充设置在主体300的第二表面300b上的下绝缘图案319中的第三过孔331b，可形成第三穿通电极334。在实施方式中，填充第三过孔331b的金属电极材料可包括例如铜(Cu)。第三穿通电极334的一端可被形成为具有与下绝缘图案319的下表面共面或基本上共面的表面。另外，第三穿通电极334的另一端可连接或联接到第二布线图案315。
接下来，可在包括第二穿通电极333的上绝缘图案317a的上表面的整个部分上，形成第一导电层335，可在包括第三穿通电极334的下绝缘层319的下表面的整个部分上，形成第二导电层336。第一导电层335和第二导电层336可由例如铜(Cu)材料形成。
参照图13，可将第一导电层335图案化，以在上绝缘层图案317a上形成第一导电层图案335a，可将第二导电层336图案化，以在下绝缘层图案319上形成第二导电层图案336a。第一导电层图案335a中的一些可连接或联接到第二穿通电极333，第二导电层图案336a中的一些可连接或联接到第三穿通电极334。
参照图14，可在上绝缘图案317a上形成第一焊料掩模图案339，以基本上覆盖或覆盖第一导电层图案335a，可在下绝缘图案319上形成暴露第二导电层图案336a的第二焊料掩模图案340。由于形成第一焊料掩模图案339和第二焊料掩模图案340，导致可完成基板350的制造。第二导电层图案336a被第二焊料掩模图案340暴露的一些可用作与随后工艺中的外部连接端子连接或联接的球着陆焊盘336a-1。
因为基板350被制造成使得包括聚酰亚胺材料的主体300位于包括预浸料材料的上绝缘图案317a和下绝缘层319之间，所以基板350的卷曲变形可得到控制。具体地，即使温度变化，由于热膨胀系数的差异导致的基板350的变形可减至最小，因为包括聚酰亚胺的主体300设置在包括相同材料的上绝缘图案317a和下绝缘图案319之间，以得到基板350的对称结构。因此，即使主体300的温度变化，基板350的总体卷曲变形可减至最少。另外，第一导电层图案335a和第二导电层图案335b设置在主体300的两侧，也就是说，设置在主体300的第一表面300a和第二表面300b。因此，可抑制基板350的卷曲变形。可使用第一导电层图案335a作为电力或地(PWR/GND)线。
参照图15，半导体芯片400可结合到基板350。诸如晶体管的一些有源器件可设置在半导体芯片400中。在一些示例中，诸如电容器和/或电阻器的一些无源器件也可设置在半导体芯片400中。半导体芯片400可包括彼此相反的前面部分400a和后面部分400b。根据实施方式，可理解，半导体芯片400的前面部分400a是存在有源区的面，后面部分400b是与前面部分400a相反的面。可在半导体芯片400的前面部分400a上设置包括诸如铝(Al)或铜(Cu)的导电材料的多个芯片焊盘403，用于将半导体芯片400电连接或联接到基板350。半导体芯片400可设置在暴露结合指321a和321b的腔体(参见图14的C)上。可通过金属柱405将半导体芯片400和基板350彼此电连接或联接。金属柱405可被形成为具有柱形状并且可被形成为包括铜(Cu)。各金属柱405的一端可结合到半导体芯片400的芯片焊盘403中的一个，另一端可结合到第一结合指321a和321b中的一个。
接下来，可用模制构件410覆盖或基本上覆盖半导体芯片400。模制构件410可包括环氧模塑化合物(EMC)、硬化剂、有机或无机填充剂。模制构件410可被形成为完全填充暴露金属柱410和结合指321a和321b的腔体(参见图14的C)。模制构件410可物理地或化学地保护半导体芯片400、金属柱405和结合指321a和321b不受外部环境影响。可分别在球着陆焊盘336a上形成外部连接端子420。外部连接端子420可包括焊料球。
在实施方式中，通过按照结合指的暴露位置将多个半导体芯片结合到结合指来实现堆叠封装结构。下文中，以下将参照附图描述堆叠封装。
图16是示出根据实施方式的基板S1的示例的代表的剖视图。图17是示出采用图16的基板S1的半导体封装P1的示例的代表的剖视图。参照图16和图17，根据实施方式的基板S1与参照图1描述的基板100可具有基本上相同的构造，除了一对腔体分别设置在主体的两个表面上。因此，在这些实施方式中，将省略或简要提及与参照图1描述的相同的说明。
基板S1可包括主体500、包括第一结合指521a的第一布线图案520、上绝缘图案510a、包括第二结合指521b的第二布线图案530和下绝缘图案510b。主体500可被设置为板型构件，包括彼此相反的第一表面500a和第二表面500b。在实施方式中，主体500可包括例如(但不限于)聚酰亚胺材料。
包括第一结合指521a的第一布线图案520可设置在主体500的第一表面500a上。包括第二结合指521b的第二布线图案530可设置在主体500的第二表面500b上。第一布线图案520可通过穿透主体500的第一穿通电极515连接或联接到第二布线图案530。第一穿通电极515可被设置成穿透主体500，从第一表面500a到第二表面500b。第一穿通电极515可包括例如铜(Cu)。
包括第二穿通电极545的上绝缘图案510a可设置在主体500的第一表面500a上。在实施方式中，上绝缘图案510a可以是例如(但不限于)预浸料图案。第二穿通电极545可被设置成穿透上绝缘图案510a并且接触第一布线图案520。第二穿通电极545可包括例如铜(Cu)。上绝缘图案510a可包括暴露第一布线图案520的一些部分的腔体560a。在此示例中，第一布线图案520的被暴露部分可被用作结合指521a，而没有形成任何单独的结合指。与第二穿通电极545连接或联接的第一导电层图案550可设置在包括第二穿通电极545的上绝缘图案510a上。第一导电层图案550可包括例如铜(Cu)。第一导电层图案550可用作电力或地(PWR/GND)线。第一焊料掩模图案555a可设置在上绝缘图案510a上，覆盖第一导电层图案550。上绝缘图案510a和下绝缘图案510b可被设置成具有相同的厚度或基本上相同的厚度。
包括第三穿通电极535的下绝缘图案510b可设置在主体500的第二表面500b上。下绝缘图案510b可包括与上绝缘图案510a相同或基本上相同的材料。第三穿通电极535可被设置成接触第二布线图案530并且穿透下绝缘图案510b。第三穿通电极535可包括例如铜(Cu)。下绝缘图案510b可包括暴露第二布线图案530的一些部分的第二腔体560b。在此示例中，可使用第二布线图案530的被暴露部分作为结合指521b，而没有形成任何单独的结合指。
球着陆焊盘540可设置在包括第三穿通电极535的下绝缘图案510b上。球着陆焊盘540可包括例如铜(Cu)。第二焊料掩模图案555b可设置在包括球着陆焊盘540的下绝缘图案510b上。第二焊料掩模图案555b可暴露球着陆焊盘540的表面。
参照图17，半导体封装P1可包括附接在图16的基板S1上的多个半导体芯片600和610。半导体芯片600和610可包括第一半导体芯片600和第二半导体芯片610。第一半导体芯片600可设置在主体500的第一表面500a上方，第二半导体芯片610可设置在第二表面500b上方。
第一半导体芯片600可包括前面部分600a和后面部分600b，第二半导体芯片610可包括前面部分610a和后面部分610b。在实施方式中，第一半导体芯片600和第二半导体芯片610的前面部分600a和610a中的每个可包括有源区，后面部分600b和610b是前面部分600a和610a的相反面。第一芯片焊盘603和第二芯片焊盘613可分别设置在第一半导体芯片600和第二半导体芯片610的正面部分600a和610a上。第一芯片焊盘603和第二芯片焊盘613中的每个可包括导电材料(例如，铝(Al)或铜(Cu))，以将第一半导体芯片600和第二半导体芯片610与基板S1电连接或联接。
第一半导体芯片600可通过第一金属柱605电连接或联接到基板S1。第一半导体芯片600可设置在基板S1的第一焊料掩模图案555a上。第一半导体芯片600可被设置成，使得第一芯片焊盘603面对第一结合指521a。第一金属柱605中的每个的一端可键合到第一半导体芯片600的第一芯片焊盘603中的一个，第一金属柱605中的每个的另一端可结合到被第一腔体(参见图16中的560a)暴露的第一结合指521a中的一个，以将第一半导体芯片600电连接或联接到基板S1。
第二半导体芯片610可通过第二金属柱615电连接或联接到基板S1。第二半导体芯片610可设置在第二焊料掩模图案555b上。第二半导体芯片610可被设置成，使得第二半导体芯片610的第二芯片焊盘613面对第二结合指521b。第二金属柱615中的每个的一端可结合到第二半导体芯片610的第二芯片焊盘613中的一个，第二金属柱615中的每个的另一端可结合到被第二腔体(参见图16的560b)暴露的第二结合指521b中的一个，以将第二半导体芯片610电连接或联接到基板S1。因此，第一半导体芯片600和第二半导体芯片610可被结合，在基板S1的两面上彼此面对。
可用第一模制构件620覆盖设置在主体500的第一表面500a上的第一焊料掩模图案555a和第一半导体芯片600。第一模制构件620可完全填充其中设置第一金属柱605的第一腔体(参见图16的560a)的空的空间。第二模制构件630可设置在主体500的第二表面500b上。第二模制构件630可完全填充其中设置第二金属柱615的第二腔体(参见图16的560b)。第一模制构件620和第二模制构件630中的每个可包括诸如环氧模塑化合物(EMC)的绝缘材料。外部连接端子640可附接到设置在主体500的第二表面500b上的球着陆焊盘540。
由于第一半导体芯片600和第二半导体芯片610结合到设置在基板S1的主体500的表面上的第一结合指521a和第二结合指521b，因此半导体封装P1的总高度可减小。
图18是示出根据实施方式的基板2的示例的代表的剖视图，图19示出图18的部分“X”的顶部平面图的示例的代表。图20是示出采用图18的基板S2的半导体封装P2的示例的代表的剖视图。
参照图18，根据实施方式的基板S2可包括主体700、包括第一结合指721a的第一布线图案720、上绝缘图案710a、包括第二结合指721b的第二布线图案730、下绝缘图案710b。主体700可包括彼此相反的第一表面700a和第二表面700b。主体700可包括聚酰亚胺材料。主体700中可设置通风孔750，通风孔750穿透主体700，从第一表面700a到第二表面700b。参照示出图18的一部分“X”的顶部平面图的图19，通风孔750可具有矩形形状(参见图19中的顶部平面图(a)的通风孔750a)或椭圆形或圆形形状(参见图19中的顶部平面图(b)的通风孔750b)，但不限于此。另外，尽管图18和图19示出基板S2具有单个通风孔750的示例，但本公开不限于此。例如，基板S2可具有多个通风孔。主体700的内侧壁700c可被通风孔750暴露。
包括第一结合指721a的第一布线图案720可设置在主体700的第一表面700a上，包括第二结合指721b的第二布线图案720b可设置在主体700的第二表面700b上。第一结合指721a和第二结合指721b可被设置成与主体700被暴露的侧壁700c对准或基本上对准。
第一布线图案720可通过穿透主体700的第一穿通电极715连接或联接到第二布线图案730。包括第二穿通电极745的上绝缘图案710a可设置在主体700的第一表面700a上。第二穿通电极745可被设置成穿透上绝缘图案710a并且接触第一布线图案720。上绝缘图案710a可选择性暴露第一布线图案720的一些部分。
第一布线图案720被上绝缘图案710a暴露的部分可被用作第一结合指721a，而没有形成任何单独的结合指。与第二穿通电极745的端部连接或联接的第一导电层图案751可设置在包括第二穿通电极745的上绝缘图案710a上。第一导电层图案751可包括例如铜(Cu)。第一导电层图案751可用作电力/地(PWR/GND)线。第一焊料掩模图案755a可设置在上绝缘图案710a的顶表面上，覆盖或基本上覆盖第一导电层图案751。上绝缘图案710a和下绝缘图案710b可被设置成具有相同的厚度或基本上相同的厚度。
包括第三穿通电极735的下绝缘图案710b可设置在主体700的第二表面700b上。第三穿通电极735可被设置成穿透下绝缘图案710b并且接触第二结合指721b。上绝缘图案710a和下绝缘图案710b中的每个可包括例如预浸料。下绝缘图案710b可选择性暴露第二布线图案730的一些部分。因此，第二布线图案730被下绝缘图案710b暴露的一些部分可用作第二结合指721b，而没有形成任何单独的结合指。
球着陆焊盘740可设置在包括第三穿通电极735的下绝缘图案710b上。第二焊料掩模图案755b可设置在下绝缘图案710b上，暴露球着陆焊盘740。第二焊料掩模图案755b可被设置成与球着陆焊盘740的边缘部分重叠。
参照图20，半导体封装P2可包括与图18的基板S2结合的多个半导体芯片800和810。半导体芯片800和810可包括第一半导体芯片800和第二半导体芯片810。第一半导体芯片800可设置在主体700的第一表面700a上，第二半导体芯片810可设置在主体700的第二表面700b上。
第一半导体芯片800可包括彼此相反的前面部分800a和后面部分800b，第二半导体芯片810可包括彼此相反的前面部分810a和后面部分810b。在实施方式中，第一半导体芯片800的前面部分800a和第二半导体芯片810的前面部分810a中的每个可包括有源区。第一芯片焊盘803和第二芯片焊盘833可设置在第一半导体芯片800的前面部分800a和第二半导体芯片810的前面部分810a上。第一芯片焊盘803和第二芯片焊盘833中的每个可包括导电材料。第一芯片焊盘803可将第一半导体芯片800电连接或联接到基板S2，第二芯片焊盘833可将第二半导体芯片810电连接或联接到基板S2。
第一半导体芯片800可通过第一金属柱805电连接或联接到基板S2。第一半导体芯片800可设置在第一焊料掩模图案755a上。第一半导体芯片800可被设置成，使得第一半导体芯片800的第一芯片焊盘803面对第一结合指721a。第一金属柱805中的每个的一端可结合到第一半导体芯片800的第一芯片焊盘803中的一个并且第一金属柱805中的每个的另一端可结合到第一结合指721a中的一个，以将第一半导体芯片800电连接或联接到基板S2。
第二半导体芯片810可通过第二金属柱815连接或联接到基板S2。第二半导体芯片810可设置在第二焊料掩模图案855b上。第二半导体芯片810可被设置成，使得第二半导体芯片810的第二芯片焊盘833面对第二结合指721b。为了第二半导体芯片810和基板S2之间的电连接或联接，第二金属柱815中的每个的一端可结合到第二半导体芯片810的第二芯片焊盘833中的一个，第二金属柱815中的每个的另一端可结合到第二结合指721b中的一个。因此，第一半导体芯片800和第二半导体芯片810可被设置成在基板S2的两侧在垂直方向或基本上垂直方向上彼此面对。
模制构件820可设置在第一焊料掩模图案755a上和通风孔750中，覆盖或基本上覆盖第一半导体芯片800和第一金属柱805。模制构件820可通过通风孔(图18中的750)完全填充第二金属柱815设置在其中的空的空间。穿透基板S2的主体700的通风孔750可允许形成模制构件820期间产生的气泡被去除并且可允许模制构件820填充前面部分810a上的空间。模制构件820可包括诸如环氧模塑化合物(EMC)的绝缘材料。诸如焊料球的外部连接端子840可附接到设置在主体700的第二表面700b上的球着陆焊盘740。
图21是示出根据实施方式的半导体封装P3的示例的代表的剖视图。
参照图21，半导体封装P3的基板可包括主体900、包括第一结合指921a的第一布线图案920a、包括第二结合指921b的第二布线图案920b、上绝缘图案910和下绝缘图案919。主体900可包括彼此相反的第一表面900a和第二表面900b，并且可包括例如聚酰亚胺材料。
包括第一结合指921a的第一布线图案920a和包括第二结合指921b的第二布线图案920b可设置在整体900的第一表面900a上。第一结合指921a和第二结合指921b可设置在整体900的第一表面900a上，在水平方向上彼此分隔开。各第一布线图案920a被上绝缘图案910暴露的一部分可充当第一结合指921a并且各第二布线图案920b被上绝缘图案910暴露的一部分可充当第二结合指921a可充当第二结合指921a，而没有形成任何单独的结合指。第三布线图案930a和第四布线图案930b可设置在主体900的第二表面900b上。
第一布线图案920a可通过第一穿通电极915a与第三布线图案930a连接或联接，第一穿通电极915a穿透主体900，从第一表面900a到第二表面900b。各第一穿通电极915a的一端可连接或联接到第一布线图案920a中的一个，各第一穿通电极915a的另一端可连接或联接到第三布线图案930a中的一个。另外，第二布线图案920b可通过第二穿通电极915b连接或联接到第四布线图案930b。各第二穿通电极915b的一端可连接或联接到第二布线图案920b中的一个，各第二穿通电极915b的另一端可连接或联接到第四布线图案930b中的一个。
包括第一上穿通电极945a和第二上穿通电极945b的上绝缘图案910可设置在主体900的第一表面900a上。第一导电层图案950a和第二导电层图案950b可设置在上绝缘图案910上。第一上穿通电极945a的一端可连接或联接到第一布线图案920a中的一个，第一上穿通电极945a的另一端可连接或联接到第一导电层图案950a中的一个。另外，第二上穿通电极945b的一端可连接或联接到第二布线图案920b中的一个，第二上穿通电极945b的另一端可连接或联接到第二导电层图案950b中的一个。第一焊料掩模图案955a可设置在上绝缘图案910上，覆盖第一导电层图案950a和第二导电层图案950b。包括第一下穿通电极935a和第二下穿通电极935b的下绝缘图案919可设置在主体900的第二表面900b上。上绝缘图案910和下绝缘图案919可被设置成具有相同的厚度或基本上相同的厚度。
球着陆焊盘940可设置在与第一下穿通电极935a和第二下穿通电极935b连接或联接的下绝缘图案919上。外部连接端子1120可附接到球着陆焊盘940。
半导体封装P3可包括设置在主体900的第一表面900a上方的多个半导体芯片1000和1005。半导体芯片1000和1005可包括第一半导体芯片1000和第二半导体芯片1005。第一半导体芯片1000和第二半导体芯片1005可被设置成在主体900的第一表面900a上在水平方向上彼此分隔开。由导电材料组成的第一芯片焊盘1003可设置在第一半导体芯片1000的前面部分(未示出)上，以将第一半导体芯片1000电连接或联接到主体900，由导电材料组成的第二芯片焊盘1007可设置在第二半导体芯片1005的前面部分(未示出)上，以将第二半导体芯片1005电连接或联接到主体900。
第一半导体芯片1000可通过第一金属柱1110电连接或联接到主体900，第二半导体芯片1005可通过第二金属柱1115电连接或联接到主体900。第一金属柱1110中的每个的一端可结合到第一半导体芯片1000的第一芯片焊盘1003中的一个，第一金属柱1110中的每个的另一端可结合到第一结合指921a中的一个。另外，第二金属柱1115中的每个的一端可结合到第二半导体芯片1005的第二芯片焊盘1007中的一个，第二金属柱1115中的每个的另一端可结合到第二结合指921b中的一个。模制构件1025可设置在第一焊料掩模图案955a上，完全覆盖第一半导体芯片1000和第二半导体芯片1005。模制构件1025可填充其中设置第一金属柱1110和第二金属柱1115的所有空的空间。
上述的半导体封装可应用于各种电子系统。
参照图22，按照实施方式的半导体封装可应用于电子系统1710。电子系统1710可包括控制器1711、输入/输出单元1712和存储器1713。控制器1711、输入/输出单元1712和存储器1713可通过总线1715相互联接，总线1715提供了传输数据所通过的路径。
例如，但不限于，控制器1711可包括至少一个微处理器、至少一个数字信号处理器、至少一个微控制器和能够执行与这些组件相同功能的逻辑器件。控制器1711和存储器1713中的至少一个可包括根据本公开的实施方式的半导体封装中的至少任一个。输入/输出单元1712可包括选自键区、键盘、显示装置、触摸屏等之中的至少一个。存储器1713是用于存储数据的装置。存储器1713可存储供控制器1711执行的数据和/或命令等。
存储器1713可包括诸如DRAM的易失性存储器装置和/或诸如闪存存储器的非易失性存储器装置。例如，闪存存储器可被安装于诸如移动终端或台式计算机的信息处理系统。闪存存储器可构成固态盘(SSD)。在这个示例中，电子系统1710可将大量数据稳定存储在闪存存储器系统中。
电子系统1710还可包括接口1714，接口1714被构造成将数据发送到通信网络并且从通信网络接收数据。接口1714可以是有线型或无线型。例如，接口1714可包括天线或有线或无线收发器。
电子系统1710可被实现为移动系统、个人计算机、工业计算机或执行各种功能的逻辑系统。例如，移动系统可以是个人数字助理(PDA)、便携式计算机、平板计算机、移动电话、智能电话、无线电话、膝上型计算机、存储卡、数字音乐系统和信息发送/接收系统中的任一种。
在电子系统1710是能够执行无线通信的设备的实施方式中，电子系统1710可用于诸如例如(但不限于)CDMA(码分多址)、GSM(全球移动通信系统)、NADC(北美数字蜂窝)、E-TDMA(增强型时分多址)、WCDMA(宽带码分多址)、CDMA2000、LTE(长期演进)和Wibro(无线宽带互联网)的通信系统。
参照图23，按照实施方式的半导体封装可设置成存储卡1800的形式。例如，存储卡1800可包括诸如非易失性存储器装置的存储器1810和存储器控制器1820。存储器1810和存储器控制器1820可存储数据或者读取所存储的数据。
存储器1810可包括应用本公开的实施方式的封装技术的非易失性存储器装置之中的至少任一种。存储器控制器1820可控制存储器1810，使得存储的数据被读取出或者响应于来自主机1830的读/写请求存储数据。
以上出于例证目的公开了本公开的各种实施方式。本领域的普通技术人员应该理解，在不脱离附图中公开的本公开的范围和精神的情况下，可以进行各种修改、添加和替代。

Claims (10)

1.一种基板，该基板包括：
主体，其包括彼此相反的第一表面和第二表面，其中，所述主体包括第一膜；
至少一个第一布线图案，其设置在所述主体的所述第一表面上，包括结合指；
上绝缘图案，其设置在所述主体的所述第一表面上，覆盖除了所述结合指之外的所述至少一个第一布线图案的整体表面，其中，所述上绝缘图案包括第二膜；
第二布线图案，其设置在所述主体的所述第二表面上；
下绝缘图案，其设置在所述主体的所述第二表面上，基本上覆盖所述第二布线图案，其中，所述下绝缘图案包括另一个第二膜；
第一穿通电极，其从所述第一表面到所述第二表面穿透所述主体，并且将所述至少一个第一布线图案联接到所述第二布线图案。
2.根据权利要求1所述的基板，其中，所述第一膜的热膨胀系数不同于所述第二膜的热膨胀系数。
3.根据权利要求1所述的基板，其中，所述第一膜包括聚酰亚胺(PI)膜并且所述第二膜包括预浸料(PPG)。
4.根据权利要求1所述的基板，其中，所述至少一个第一布线图案和所述结合指包括铜(Cu)。
5.根据权利要求1所述的基板，
其中，所述至少一个第一布线图案包括一对第一布线图案；
其中，所述一对第一布线图案中的一个具有第一结合指并且所述一对第一布线图案中的另一个具有第二结合指；
其中，所述第一结合指和所述第二结合指被设置成在水平方向上彼此分隔开预定距离。
6.根据权利要求1所述的基板，所述基板还包括：
第二穿通电极，其穿透所述上绝缘图案，接触所述第一布线图案；
第一导电层图案，其设置在所述上绝缘图案上，接触所述第二穿通电极；
第三穿通电极，其穿透所述下绝缘图案，接触所述第二布线图案；
球着陆焊盘，其设置在所述下绝缘图案的与所述主体相反的表面上，接触所述第三穿通电极。
7.根据权利要求4所述的基板，其中，所述第一导电层图案充当电力或地(PWR/GND)线。
8.根据权利要求1所述的基板，其中，所述上绝缘图案和所述下绝缘图案具有基本上相同的厚度。
9.一种半导体封装，该半导体封装包括：
主体，其包括彼此相反的第一表面和第二表面，其中，所述主体包括第一膜；
至少一个第一布线图案，其设置在所述主体的所述第一表面上，包括结合指；
上绝缘图案，其设置在所述主体的所述第一表面上，覆盖除了所述结合指的所述至少一个第一布线图案的整体表面，其中，所述上绝缘图案包括第二膜；
下绝缘图案，其设置在所述主体的所述第二表面上，其中，所述下绝缘图案包括另一个第二膜；
半导体芯片，其设置在所述主体的所述第一表面上方；
金属柱，其设置在所述半导体芯片和所述结合指之间；
模制构件，其覆盖所述半导体芯片。
10.一种半导体封装，该半导体封装包括：
主体，其包括彼此相反的第一表面和第二表面，其中，所述主体包括第一膜；
至少一个第一布线图案，其设置在所述主体的所述第一表面上，包括结合指；
上绝缘图案，其设置在所述主体的所述第一表面上，覆盖除了所述结合指之外的所述至少一个第一布线图案的整体表面，其中，所述上绝缘图案包括第二膜；
至少一个第二布线图案，其设置在所述主体的所述第二表面上；
下绝缘图案，其设置在所述主体的所述第二表面上，覆盖所述至少一个第二布线图案的一部分并且暴露所述至少一个第二布线图案的其它部分，其中，所述至少一个第二布线图案的被暴露部分充当第二结合指并且所述下绝缘图案包括另一个第二膜；
第一半导体芯片，其设置在所述主体的所述第一表面上；
第一金属柱，其将所述第一半导体芯片联接到所述第一结合指；
第二半导体芯片，其设置在所述主体的所述第二表面上；
第二金属柱，其将所述第二半导体芯片电联接到所述第二结合指；
模制构件，其覆盖所述第一半导体芯片和所述第二半导体芯片中的一个。
CN201510632180.XA 2015-04-13 2015-09-29 基板和包括其的半导体封装及包括半导体封装的电子系统 Pending CN106057766A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0052035 2015-04-13
KR1020150052035A KR20160122020A (ko) 2015-04-13 2015-04-13 기판 및 이를 구비하는 반도체 패키지

Publications (1)

Publication Number Publication Date
CN106057766A true CN106057766A (zh) 2016-10-26

Family

ID=56995378

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510632180.XA Pending CN106057766A (zh) 2015-04-13 2015-09-29 基板和包括其的半导体封装及包括半导体封装的电子系统

Country Status (3)

Country Link
US (1) US9460990B1 (zh)
KR (1) KR20160122020A (zh)
CN (1) CN106057766A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10175733B2 (en) 2015-07-17 2019-01-08 Intersil Americas LLC Systems and methods for substrates
KR20190093488A (ko) * 2018-02-01 2019-08-09 에스케이하이닉스 주식회사 반도체 패키지
CN110112116B (zh) * 2018-02-01 2023-06-06 爱思开海力士有限公司 半导体封装件和形成半导体封装件的方法
US11800641B2 (en) * 2019-06-14 2023-10-24 Hutchinson Aeronautique & Industrie Ltée. Composite panel comprising an integrated electrical circuit and manufacturing method thereof

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI239583B (en) * 2004-05-12 2005-09-11 Siliconware Precision Industries Co Ltd Semiconductor package and method for fabricating the same
CN1750737A (zh) * 2004-09-18 2006-03-22 三星电机株式会社 其上安装有芯片封装模块的印刷电路板及其制造方法
CN1832163A (zh) * 2005-03-09 2006-09-13 松下电器产业株式会社 摄像模块及其制造方法
CN2826691Y (zh) * 2005-08-24 2006-10-11 威盛电子股份有限公司 无凸块式芯片封装体
US20080117608A1 (en) * 2006-11-22 2008-05-22 Samsung Electronics Co., Ltd. Printed circuit board and fabricating method thereof
CN101378046A (zh) * 2007-08-29 2009-03-04 飞信半导体股份有限公司 触滑式薄型指纹辨识器封装构造、封装方法及其封装基板
CN101594730A (zh) * 2008-05-26 2009-12-02 全懋精密科技股份有限公司 具有导热结构的电路板
US20100108361A1 (en) * 2008-11-05 2010-05-06 Shinko Electric Industries Co., Ltd. Wiring substrate and method of manufacturing the wiring substrate
US7727802B2 (en) * 2004-06-30 2010-06-01 Shinko Electric Industries Co., Ltd. Method for fabricating an electronic component embedded substrate
CN102169875B (zh) * 2010-02-26 2013-04-17 台湾积体电路制造股份有限公司 半导体装置及其制造方法
US20130093097A1 (en) * 2011-10-12 2013-04-18 Taiwan Semiconductor Manufacturing Company, Ltd. Package-On-Package (PoP) Structure and Method
TW201327731A (zh) * 2011-12-28 2013-07-01 Taiwan Semiconductor Mfg 封裝上封裝元件與封裝半導體晶粒的方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4092890B2 (ja) * 2001-05-31 2008-05-28 株式会社日立製作所 マルチチップモジュール
CN100550355C (zh) 2002-02-06 2009-10-14 揖斐电株式会社 半导体芯片安装用基板及其制造方法和半导体模块
US20080150159A1 (en) * 2004-02-11 2008-06-26 Irwin Aberin Semiconductor Package with Perforated Substrate
JP5280309B2 (ja) * 2009-07-17 2013-09-04 新光電気工業株式会社 半導体装置及びその製造方法
US8519537B2 (en) * 2010-02-26 2013-08-27 Taiwan Semiconductor Manufacturing Company, Ltd. 3D semiconductor package interposer with die cavity
TWI455271B (zh) * 2011-05-24 2014-10-01 矽品精密工業股份有限公司 半導體元件結構及其製法
KR20140038519A (ko) 2011-06-21 2014-03-28 스미토모 베이클리트 컴퍼니 리미티드 적층판의 제조 방법
US9281269B2 (en) * 2012-11-20 2016-03-08 Texas Instruments Incorporated Integrated circuit package and method of manufacture
KR20150049622A (ko) * 2013-10-30 2015-05-08 삼성전자주식회사 패키지 온 패키지 장치
US9768090B2 (en) * 2014-02-14 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
US10971476B2 (en) * 2014-02-18 2021-04-06 Qualcomm Incorporated Bottom package with metal post interconnections

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI239583B (en) * 2004-05-12 2005-09-11 Siliconware Precision Industries Co Ltd Semiconductor package and method for fabricating the same
US7727802B2 (en) * 2004-06-30 2010-06-01 Shinko Electric Industries Co., Ltd. Method for fabricating an electronic component embedded substrate
CN1750737A (zh) * 2004-09-18 2006-03-22 三星电机株式会社 其上安装有芯片封装模块的印刷电路板及其制造方法
CN1832163A (zh) * 2005-03-09 2006-09-13 松下电器产业株式会社 摄像模块及其制造方法
CN2826691Y (zh) * 2005-08-24 2006-10-11 威盛电子股份有限公司 无凸块式芯片封装体
US20080117608A1 (en) * 2006-11-22 2008-05-22 Samsung Electronics Co., Ltd. Printed circuit board and fabricating method thereof
CN101378046A (zh) * 2007-08-29 2009-03-04 飞信半导体股份有限公司 触滑式薄型指纹辨识器封装构造、封装方法及其封装基板
CN101594730A (zh) * 2008-05-26 2009-12-02 全懋精密科技股份有限公司 具有导热结构的电路板
US20100108361A1 (en) * 2008-11-05 2010-05-06 Shinko Electric Industries Co., Ltd. Wiring substrate and method of manufacturing the wiring substrate
CN102169875B (zh) * 2010-02-26 2013-04-17 台湾积体电路制造股份有限公司 半导体装置及其制造方法
US20130093097A1 (en) * 2011-10-12 2013-04-18 Taiwan Semiconductor Manufacturing Company, Ltd. Package-On-Package (PoP) Structure and Method
TW201327731A (zh) * 2011-12-28 2013-07-01 Taiwan Semiconductor Mfg 封裝上封裝元件與封裝半導體晶粒的方法

Also Published As

Publication number Publication date
US9460990B1 (en) 2016-10-04
KR20160122020A (ko) 2016-10-21
US20160300787A1 (en) 2016-10-13

Similar Documents

Publication Publication Date Title
US10825776B2 (en) Semiconductor packages having semiconductor chips disposed in opening in shielding core plate
JP6505951B2 (ja) 埋込みパッケージオンパッケージ（ＰｏＰ）デバイスを備える集積デバイス
US10050019B2 (en) Method of manufacturing wafer level package and wafer level package manufactured thereby
US9859250B2 (en) Substrate and the method to fabricate thereof
KR20090055316A (ko) 반도체 패키지와, 이를 구비하는 전자 기기 및 반도체패키지의 제조방법
KR20150049622A (ko) 패키지 온 패키지 장치
CN104253115A (zh) 用于半导体封装中减小的管芯到管芯间隔的底部填充材料流控制
TWI599009B (zh) 半導體晶片封裝元件，半導體模組，半導體封裝元件之製造方法及半導體模組之製造方法
JP2020035957A (ja) 半導体装置
US11004837B2 (en) Semiconductor device with improved heat dissipation
CN105261608B (zh) 高密度芯片到芯片连接
CN109860123A (zh) 半导体封装件
JP2012089847A (ja) 半導体パッケージ及びその製造方法
TW201419957A (zh) 電子裝置、系統級封裝模組及系統級封裝模組的製造方法
CN106057766A (zh) 基板和包括其的半导体封装及包括半导体封装的电子系统
CN106206513B (zh) 包括多个堆叠芯片的半导体封装
JP2020047652A (ja) 半導体記憶装置及び電子機器
US20220262733A1 (en) Through-Core Via
TW201515166A (zh) 半導體封裝及製造其之方法
KR102190390B1 (ko) 반도체 패키지 및 이의 제조 방법
CN107845610A (zh) 基板结构及其制作方法
US20150103494A1 (en) Printed circuit boards having metal layers and semiconductor packages including the same
JP2021185621A (ja) 電子デバイス
CN109427725A (zh) 中介基板及其制法
TWI435667B (zh) 印刷電路板組件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20161026