CN105304604A - 一种用于多焊盘芯片键合的多层键合方法 - Google Patents
一种用于多焊盘芯片键合的多层键合方法 Download PDFInfo
- Publication number
- CN105304604A CN105304604A CN201510647796.4A CN201510647796A CN105304604A CN 105304604 A CN105304604 A CN 105304604A CN 201510647796 A CN201510647796 A CN 201510647796A CN 105304604 A CN105304604 A CN 105304604A
- Authority
- CN
- China
- Prior art keywords
- chip
- pad
- bonding
- pcb substrate
- pcb
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Wire Bonding (AREA)
Abstract
本发明公开了一种用于多焊盘芯片键合的多层键合方法。设置若干层印刷电路板，芯片放置在其中一层印刷电路板上，金属线端口分布在不同层印刷电路板上；芯片内部设置有若干焊盘，不同焊盘通过键合线分别与同一层或不同层的印刷电路板上的金属线端口连接。芯片内焊盘包括芯片内侧焊盘和芯片外侧焊盘；芯片内每一侧的焊盘为多排设置，不同排的焊盘通过键合线分别与不同层的印刷电路板上的金属线端口连接。本发明采用二层以上PCB基板，芯片四周的PCB基板采用立体多层放置。这种键合方法能避免键合线过多以及PCB基板上的金属线端口与芯片距离过远而产生寄生效应并容易碰撞短路的问题，同时节省了PCB基板的面积，减少了成本。
Description
技术领域
本发明涉及集成电路技术领域，特别是一种用于多焊盘芯片键合的多层键合方法。
背景技术
随着集成电路产业和半导体工艺技术的快速发展，芯片制造业迈入了纳米时代。芯片制造的工艺尺寸从180nm缩小到90nm甚至更小，芯片的几何尺寸也越来越小，且单个芯片的集成度越来越高，以致芯片上的引脚和焊盘数量越来越多。当将芯片进行封装进行键合测试时，需要将芯片上的焊盘用键合线连接到印刷电路板（PCB）或陶瓷基板上的金属线端口，然后通过PCB板上的传输线连接外围测试电路来测试芯片的性能。芯片引脚与焊盘数量的增多对芯片封装、芯片键合、PCB布线提出了更高的要求。
芯片内部焊盘一般放置在芯片的边缘，在上下左右四个方向上各排成一行，同时PCB板上的金属线端口一般与芯片内部焊盘并行放置。当芯片一侧焊盘数量比较多时，采用常规的单排PCB金属线端口会导致PCB整体面积增大，而且远端的金属线端口距离芯片较远，键合时需要的键合线比较长，会产生寄生效应，带来干扰，并且键合时相邻键合线容易碰撞短路，使芯片无法正常工作。
为了避免单排金属线端口过多而使键合线过长、发生碰撞短路的情况，有时会采用单层多排PCB金属线端口的方法。将单排金属线端口分成多排并行放置，不同排金属线端口的键合线高度及长度随着与芯片距离的增加依次增加，例如靠芯片近的金属线端口键合线长度短高度低，远离芯片的金属线端口的键合线长度长高度高，且从低键合线上跨过，但这种键合方法存在缺陷：由于键合线自身存在重量，高度高且长度长的键合线会坠落，且当放置时间长或芯片移动时，很容易与下方高度低的键合线相互碰撞导致短路，造成芯片无法正常工作的情况。
综上所述，芯片引脚与焊盘数量会随着集成电路产业与半导体工艺技术的发展逐渐增多，采用传统的单排PCB金属线端口或单排多层PCB金属线端口键合方法己经不能满足技术的要求，找寻新的能够满足技术要求的芯片键合方法迫在眉睫。
现有技术中，申请号为201310041873.2的中国发明公开了一种芯片键合方法，在加热待键合硅片至一定温度后，进行多次气体填充和抽真空的过程，使得芯片本身附着的气体被排出，从而避免键合后空洞的形成，另外，在加热前使用中心定位器固定所述待键合芯片，能够有效的限制芯片的位置偏移，减少了由于温度压强等变动所导致的芯片位置变动。申请号为201510114945.0的中国发明公开了一种TSV多层芯片键合方法，包括，一，将具备TSV及正面图形的第一晶圆的正面与支撑片进行临时键合，形成第一晶圆键合体；二，然后对其进行背面减薄，露出硅通孔，形成背面键合凸点；三，再对该键合体划片，正面保留支撑片，形成第一芯片；四，对具备正面键合凸点的第二晶圆进行划片形成第二芯片；五，将第一芯片与第二芯片进行凸点键合，去除支撑片形成二层键合体；六，将重复1-3形成的芯片依次按步骤5进行凸点键合，实现多层芯片的依次键合叠加，得到TSV多层芯片。或将重复1-3形成的多个芯片，两两分别进行凸点键合后形成两侧均有支撑片的双层键合体；将芯片和/或去除了一侧支撑片的双层键合体，键合后得到TSV多层芯片。以上现有技术均不能解决键合焊盘距离芯片较远、键合线过长以及容易碰撞短路的问题。
发明内容
本发明的目的在于提供一种用于多焊盘芯片键合的多层键合方法，针对较多焊盘的芯片设计一种多层PCB基板或陶瓷基板键合方法，以解决现有技术中键合焊盘距离芯片较远、键合线过长以及容易碰撞短路的问题。
为了实现上述目的，本发明采用的技术方案是：一种用于多焊盘芯片键合的多层键合方法，设置若干层印刷电路板，芯片放置在其中一层印刷电路板上，金属线端口分布在不同层印刷电路板上；芯片内部设置有若干焊盘，不同焊盘通过键合线分别与同一层或不同层的印刷电路板上的金属线端口连接。
芯片内焊盘包括位于芯片内侧的芯片内侧焊盘和位于芯片外侧的芯片外侧焊盘；芯片内每一侧的焊盘为多排设置，同一侧多排焊盘中同一排焊盘通过键合线与同一层的印刷电路板上的金属线端口连接，同一侧多排焊盘中不同排的焊盘通过键合线分别与不同层的印刷电路板上的金属线端口连接。
芯片内焊盘包括位于芯片内侧的芯片内侧焊盘和位于芯片外侧的芯片外侧焊盘；芯片内每一侧的焊盘为多排设置，同一侧多排焊盘中同一排焊盘内的一部分焊盘通过键合线与同一层印刷电路板上的金属线端口连接、另一部分焊盘通过键合线与另一层印刷电路板上的金属线端口连接。
芯片内焊盘包括位于芯片内侧的芯片内侧焊盘和位于芯片外侧的芯片外侧焊盘；芯片内每一侧的焊盘为多排放置，一个焊盘通过两根键合线分别与不同层的印刷电路板上的金属线端口连接。
芯片内焊盘包括位于芯片内侧的芯片内侧焊盘和位于芯片外侧的芯片外侧焊盘；芯片内焊盘为单排放置，其中，一部分焊盘通过键合线与同一层印刷电路板上的金属线端口连接、另一部分焊盘通过键合线与另一层印刷电路板上的金属线端口连接。
所述印刷电路板包括基板，所述基板采用PCB基板或陶瓷基板。
优选地，所述印刷电路板包括PCB基板，PCB基板从下到上共设置三层：底层PCB基板、中间层PCB基板和顶层PCB基板；芯片放置在底层PCB基板上，芯片内焊盘包括位于芯片内侧的芯片内侧焊盘和位于芯片外侧的芯片外侧焊盘；中间层PCB基板上设有中间层金属线端口，顶层PCB基板上设有顶层金属线端口；芯片内侧焊盘通过键合线连接顶层金属线端口，芯片外侧焊盘通过键合线连接中间层金属线端口。
优选地，所述印刷电路板包括PCB基板，PCB基板从下到上共设置四层：底层PCB基板、次底层PCB基板、中间层PCB基板和顶层PCB基板；芯片放置在次底层PCB基板上，芯片内焊盘包括位于芯片内侧的芯片内侧焊盘和位于芯片外侧的芯片外侧焊盘；底层PCB基板上设有底层金属线端口，中间层PCB基板上设有中间层金属线端口，顶层PCB基板上设有顶层金属线端口；芯片内侧焊盘通过键合线连接顶层金属线端口；芯片外侧焊盘的一部分焊盘通过键合线连接中间层金属线端口、另一部分焊盘通过键合线连接底层金属线端口。
优选地，所述印刷电路板包括PCB基板，PCB基板从下到上共设置三层：底层PCB基板、中间层PCB基板和顶层PCB基板；芯片放置在中间层PCB基板上，芯片内焊盘包括位于芯片内侧的芯片内侧焊盘和位于芯片外侧的芯片外侧焊盘；底层PCB基板上设有底层金属线端口，顶层PCB基板上设有顶层金属线端口；芯片内侧焊盘通过键合线连接顶层金属线端口，芯片外侧焊盘通过键合线连接底层金属线端口。
本发明采用二层以上PCB基板，芯片四周的PCB基板采用立体多层放置。这种键合方法能避免键合线过多以及PCB基板上的金属线端口与芯片距离过远而产生寄生效应并容易碰撞短路的问题，同时也节省了PCB基板的面积，减少了成本。
附图说明
图1是本发明实施例一中的芯片置于底层PCB基板上键合后时的剖面结构示意图。
图2是本发明实施例二中的芯片置于次底层PCB基板上键合后的三维结构示意图。
图3是本发明实施例三中的芯片置于中间层PCB基板上键合后的剖面结构（局部）示意图。
其中：1-底层PCB基板,2-中间层PCB基板,3-顶层PCB基板,4-芯片，5-芯片内侧焊盘，6-芯片外侧焊盘，7-中间层金属线端口，8-顶层金属线端口，9-芯片内侧焊盘与顶层金属线端口连接的键合线，10-芯片外侧焊盘与中间层金属线端口连接的键合线，11-次底层PCB基板，12-底层金属线端口，13-底层金属线端口与芯片外侧焊盘连接的键合线。
具体实施方式
下面结合附图和实施例对本发明作进一步说明。
一种用于芯片键合的多层键合方法，采用多层印刷电路板工艺，芯片放置在其中一层印刷电路板基板上，金属线端口分布在不同层印刷电路板上，芯片内每一侧的焊盘为多排放置或单排放置，不同焊盘通过键合线与不同层（个别情况下部分焊盘也可与同一层）的印刷电路板上的金属线端口连接。同一个焊盘还可通过两根键合线分别与不同层的印刷电路板金属线端口连接。印刷电路板基板采用PCB基板或陶瓷基板。
当芯片内某一侧焊盘数量过多时，根据芯片焊盘的具体数量，键合线的长度以及对称性等要求，利用多层PCB板工艺，将与芯片一侧焊盘对应的金属线端口分布在不同层PCB基板上，从而避免传统的单排焊盘键合方案的缺陷。
实施例一：
如图1所示，多层PCB基板从下到上共设置三层：底层PCB基板1、中间层PCB基板2和顶层PCB基板3；芯片4放置在底层PCB基板上，芯片内焊盘包括位于芯片内侧的芯片内侧焊盘5和位于芯片外侧的芯片外侧焊盘6。PCB上的金属线端口分布在PCB每一层，芯片内每一排焊盘根据键合要求通过键合线连接不同层的金属线端口。中间层PCB基板上设有中间层金属线端口7，顶层PCB基板上设有顶层金属线端口8；芯片内侧焊盘通过键合线（具体是指芯片内侧焊盘与顶层金属线端口连接的键合线9）连接顶层金属线端口，芯片外侧焊盘通过键合线（具体是指芯片外侧焊盘与中间层金属线端口连接的键合线10）连接中间层金属线端口。
实施例二：
如图2所示，多层PCB基板从下到上共设置四层：底层PCB基板1、次底层PCB基板11、中间层PCB基板2和顶层PCB基板3；芯片4放置在次底层PCB基板11上。芯片内焊盘包括位于芯片内侧的芯片内侧焊盘5和位于芯片外侧的芯片外侧焊盘6。底层PCB基板上设有底层金属线端口12，中间层PCB基板上设有中间层金属线端口7，顶层PCB基板上设有顶层金属线端口8。芯片内侧焊盘通过键合线连接顶层金属线端口。芯片外侧焊盘的一部分焊盘通过键合线连接中间层金属线端口、另一部分焊盘通过键合线连接底层金属线端口。本实施例中，金属线端口分别设置在高于和低于芯片放置层的不同层PCB基板上，芯片内每一排内焊盘以及不同排焊盘根据键合要求通过键合线连接不同的金属线端口。
实施例三：
如图3所示，多层PCB基板从下到上共设置三层：底层PCB基板1、中间层PCB基板2和顶层PCB基板3；芯片4放置在中间层PCB基板上。芯片内焊盘包括位于芯片内侧的芯片内侧焊盘5和位于芯片外侧的芯片外侧焊盘6。底层PCB基板上设有底层金属线端口12，顶层PCB基板上设有顶层金属线端口8。芯片内侧焊盘通过键合线连接顶层金属线端口，芯片外侧焊盘通过键合线（具体是指底层金属线端口与芯片外侧焊盘连接的键合线13）连接底层金属线端口。
本发明属于集成电路设计领域，涉及一种芯片键合方法，尤其涉及一种用于多焊盘芯片键合的多层键合方法。为了解决现有键合技术的缺陷，本发明针对较多焊盘的芯片设计一种多层PCB键合方法，以解决现有技术中键合焊盘距离芯片较远、键合线过长以及容易碰撞短路的问题。当芯片内某一侧焊盘数量过多时，根据芯片焊盘的具体数量，键合线的长度以及对称性等要求，利用多层PCB板工艺，将与芯片一侧焊盘对应的PCB金属线端口（即金属线端口）分布在不同层PCB基板上，从而避免传统的单排焊盘键合方案的缺陷。本发明中，多焊盘键合的多层键合方法是采用二层以上PCB基板，芯片四周的PCB基板采用立体多层放置。这种键合方法避免键合线过多以及PCB金属线端口与芯片距离过远而产生寄生效应并容易碰撞短路的问题，同时也节省了PCB板的面积，减少了成本。
以上所述仅为本发明的优选实施例，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均包含在本发明的保护范围之内。
Claims (9)
1.一种用于多焊盘芯片键合的多层键合方法，其特征在于，设置若干层印刷电路板，芯片放置在其中一层印刷电路板上，金属线端口分布在不同层印刷电路板上；芯片内部设置有若干焊盘，不同焊盘通过键合线分别与同一层或不同层的印刷电路板上的金属线端口连接。
2.根据权利要求1所述的用于多焊盘芯片键合的多层键合方法，其特征在于，
芯片内焊盘包括位于芯片内侧的芯片内侧焊盘和位于芯片外侧的芯片外侧焊盘；芯片内每一侧的焊盘为多排设置，同一侧多排焊盘中同一排焊盘通过键合线与同一层的印刷电路板上的金属线端口连接，同一侧多排焊盘中不同排的焊盘通过键合线分别与不同层的印刷电路板上的金属线端口连接。
3.根据权利要求1所述的用于多焊盘芯片键合的多层键合方法，其特征在于，芯片内焊盘包括位于芯片内侧的芯片内侧焊盘和位于芯片外侧的芯片外侧焊盘；芯片内每一侧的焊盘为多排设置，同一侧多排焊盘中同一排焊盘内的一部分焊盘通过键合线与同一层印刷电路板上的金属线端口连接、另一部分焊盘通过键合线与另一层印刷电路板上的金属线端口连接。
4.根据权利要求1所述的用于多焊盘芯片键合的多层键合方法，其特征在于，芯片内焊盘包括位于芯片内侧的芯片内侧焊盘和位于芯片外侧的芯片外侧焊盘；芯片内每一侧的焊盘为多排放置，一个焊盘通过两根键合线分别与不同层的印刷电路板上的金属线端口连接。
5.根据权利要求1所述的用于多焊盘芯片键合的多层键合方法，其特征在于，芯片内焊盘包括位于芯片内侧的芯片内侧焊盘和位于芯片外侧的芯片外侧焊盘；芯片内焊盘为单排放置，其中，一部分焊盘通过键合线与同一层印刷电路板上的金属线端口连接、另一部分焊盘通过键合线与另一层印刷电路板上的金属线端口连接。
6.根据权利要求1至5中任一项所述的用于多焊盘芯片键合的多层键合方法，其特征在于，所述印刷电路板包括基板，所述基板采用PCB基板或陶瓷基板。
7.根据权利要求1所述的用于多焊盘芯片键合的多层键合方法，其特征在于，
所述印刷电路板包括PCB基板，PCB基板从下到上共设置三层：底层PCB基板、中间层PCB基板和顶层PCB基板；芯片放置在底层PCB基板上，芯片内焊盘包括位于芯片内侧的芯片内侧焊盘和位于芯片外侧的芯片外侧焊盘；中间层PCB基板上设有中间层金属线端口，顶层PCB基板上设有顶层金属线端口；芯片内侧焊盘通过键合线连接顶层金属线端口，芯片外侧焊盘通过键合线连接中间层金属线端口。
8.根据权利要求1所述的用于多焊盘芯片键合的多层键合方法，其特征在于，
所述印刷电路板包括PCB基板，PCB基板从下到上共设置四层：底层PCB基板、次底层PCB基板、中间层PCB基板和顶层PCB基板；芯片放置在次底层PCB基板上，芯片内焊盘包括位于芯片内侧的芯片内侧焊盘和位于芯片外侧的芯片外侧焊盘；底层PCB基板上设有底层金属线端口，中间层PCB基板上设有中间层金属线端口，顶层PCB基板上设有顶层金属线端口；芯片内侧焊盘通过键合线连接顶层金属线端口；芯片外侧焊盘的一部分焊盘通过键合线连接中间层金属线端口、另一部分焊盘通过键合线连接底层金属线端口。
9.根据权利要求1所述的用于多焊盘芯片键合的多层键合方法，其特征在于，
所述印刷电路板包括PCB基板，PCB基板从下到上共设置三层：底层PCB基板、中间层PCB基板和顶层PCB基板；芯片放置在中间层PCB基板上，芯片内焊盘包括位于芯片内侧的芯片内侧焊盘和位于芯片外侧的芯片外侧焊盘；底层PCB基板上设有底层金属线端口，顶层PCB基板上设有顶层金属线端口；芯片内侧焊盘通过键合线连接顶层金属线端口，芯片外侧焊盘通过键合线连接底层金属线端口。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510647796.4A CN105304604A (zh) | 2015-10-09 | 2015-10-09 | 一种用于多焊盘芯片键合的多层键合方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510647796.4A CN105304604A (zh) | 2015-10-09 | 2015-10-09 | 一种用于多焊盘芯片键合的多层键合方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105304604A true CN105304604A (zh) | 2016-02-03 |
Family
ID=55201660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510647796.4A Pending CN105304604A (zh) | 2015-10-09 | 2015-10-09 | 一种用于多焊盘芯片键合的多层键合方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105304604A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111669129A (zh) * | 2020-06-05 | 2020-09-15 | 中国电子科技集团公司第十三研究所 | 放大器芯片 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1171165A (zh) * | 1994-11-01 | 1998-01-21 | 英特尔公司 | 热性能及电性能增强的栅阵列管脚塑料(ppga)封装 |
| US20050194678A1 (en) * | 2004-03-05 | 2005-09-08 | Toppoly Optoelectronics Corp. | Bonding pad structure, display panel and bonding pad array structure using the same and manufacturing method thereof |
| CN1750737A (zh) * | 2004-09-18 | 2006-03-22 | 三星电机株式会社 | 其上安装有芯片封装模块的印刷电路板及其制造方法 |
| CN101959374A (zh) * | 2009-07-15 | 2011-01-26 | 三星电子株式会社 | 一种多层印制电路板的制造方法 |
| CN102074517A (zh) * | 2010-12-03 | 2011-05-25 | 日月光封装测试(上海)有限公司 | 球栅阵列封装构造 |
-
2015
- 2015-10-09 CN CN201510647796.4A patent/CN105304604A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1171165A (zh) * | 1994-11-01 | 1998-01-21 | 英特尔公司 | 热性能及电性能增强的栅阵列管脚塑料(ppga)封装 |
| US20050194678A1 (en) * | 2004-03-05 | 2005-09-08 | Toppoly Optoelectronics Corp. | Bonding pad structure, display panel and bonding pad array structure using the same and manufacturing method thereof |
| CN1750737A (zh) * | 2004-09-18 | 2006-03-22 | 三星电机株式会社 | 其上安装有芯片封装模块的印刷电路板及其制造方法 |
| CN101959374A (zh) * | 2009-07-15 | 2011-01-26 | 三星电子株式会社 | 一种多层印制电路板的制造方法 |
| CN102074517A (zh) * | 2010-12-03 | 2011-05-25 | 日月光封装测试(上海)有限公司 | 球栅阵列封装构造 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111669129A (zh) * | 2020-06-05 | 2020-09-15 | 中国电子科技集团公司第十三研究所 | 放大器芯片 |
| CN111669129B (zh) * | 2020-06-05 | 2023-06-20 | 中国电子科技集团公司第十三研究所 | 放大器芯片 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8283771B2 (en) | Multi-die integrated circuit device and method | |
| US7888808B2 (en) | System in package integrating a plurality of semiconductor chips | |
| CN103119711A (zh) | 形成完全嵌入式非凹凸内建层封装件的方法和由此形成的结构 | |
| US20120146216A1 (en) | Semiconductor package and fabrication method thereof | |
| CN1531087A (zh) | 层叠型半导体封装件 | |
| US7023097B2 (en) | FBGA arrangement | |
| US20200402959A1 (en) | Stacked semiconductor package having an interposer | |
| KR20140116079A (ko) | 적층된 반도체 디바이스들을 위한 인터포저 | |
| US7786601B2 (en) | Semiconductor chip and multi-chip package | |
| US20210167017A1 (en) | Semiconductor package including an interposer | |
| CN103579208A (zh) | 三维集成电路及其制作方法 | |
| WO2016165607A1 (zh) | 一种集成电路、引线键合封装芯片及倒装封装芯片 | |
| CN206259351U (zh) | 电子设备 | |
| KR101123804B1 (ko) | 반도체 칩 및 이를 갖는 적층 반도체 패키지 | |
| CN104766806A (zh) | 晶圆三维集成的方法 | |
| CN105304604A (zh) | 一种用于多焊盘芯片键合的多层键合方法 | |
| JP2003264260A (ja) | 半導体チップ搭載基板、半導体装置、半導体モジュール及び半導体装置実装基板 | |
| CN202633305U (zh) | 具有半导体部件的层叠装置的组件 | |
| CN203165882U (zh) | 堆叠封装结构 | |
| US20080164620A1 (en) | Multi-chip package and method of fabricating the same | |
| CN204216034U (zh) | 一种虚拟重布线层结构 | |
| CN105164806A (zh) | 层叠封装结构 | |
| US7948073B2 (en) | Three-dimensional package | |
| CN104766828A (zh) | 晶圆三维集成的方法 | |
| US9318470B2 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160203 |
|
| RJ01 | Rejection of invention patent application after publication |