CN102074517A - 球栅阵列封装构造 - Google Patents

球栅阵列封装构造 Download PDF

Info

Publication number
CN102074517A
CN102074517A CN2010105722063A CN201010572206A CN102074517A CN 102074517 A CN102074517 A CN 102074517A CN 2010105722063 A CN2010105722063 A CN 2010105722063A CN 201010572206 A CN201010572206 A CN 201010572206A CN 102074517 A CN102074517 A CN 102074517A
Authority
CN
China
Prior art keywords
chip
lead
packaging
base plate
support frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010105722063A
Other languages
English (en)
Other versions
CN102074517B (zh
Inventor
于睿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ase Assembly & Test (shanghai) Ltd
Original Assignee
Ase Assembly & Test (shanghai) Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ase Assembly & Test (shanghai) Ltd filed Critical Ase Assembly & Test (shanghai) Ltd
Priority to CN2010105722063A priority Critical patent/CN102074517B/zh
Publication of CN102074517A publication Critical patent/CN102074517A/zh
Application granted granted Critical
Publication of CN102074517B publication Critical patent/CN102074517B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H01L2224/48996—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/48997—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明公开一种球栅阵列封装构造，其利用导线支撑架来支撑对应的导线，以防止所述导线在垂直方向上发生线塌缺陷，并有效区隔上下层导线。同时，所述导线支撑架具有粗糙化绝缘表面，也能进一步防止所述导线在水平方向上发生偏移及冲线缺陷。因此，可有效避免任二相邻上下层导线或左右导线发生接触短路的问题。

Description

球栅阵列封装构造
技术领域
本发明是有关于一种球栅阵列封装构造，特别是有关于一种利用导线支撑架来有效避免相邻导线发生接触短路的球栅阵列封装构造。
背景技术
现今，半导体封装产业为了满足各种高密度封装的需求，逐渐发展出各种不同型式的封装设计，其中各种不同的系统封装（system in package，SIP）设计概念常用于架构高密度封装产品。一般而言，系统封装可分为多芯片模块（multi chip module，MCM）、封装体上堆叠封装体(package on package，POP)及封装体内堆叠封装体(package in package，PIP)等。所述多芯片模块(MCM)是指在同一基板上布设数个芯片，在设置芯片后，再利用同一封装胶体包埋所有芯片，且依芯片排列方式又可将其细分为堆叠芯片(stacked die)封装或并列芯片(side-by-side)封装，其中堆叠芯片的设计又可应用于球栅阵列(ball grid array，BGA)或导线架(leadframe)的封装架构中。
请参照图1所示，其揭示一种现有具堆叠芯片的球栅阵列(BGA)封装构造，其主要包含一封装基板(substrate)10、一下芯片11、一上芯片12、数条第一导线13、数条第二导线14、数个锡球15及一封装胶体(molding compound)16。所述封装基板10的上表面用以依序堆叠承载所述下芯片11及上芯片12。所述下芯片11的有源表面(上表面)的数个焊垫通过所述第一导线13电性连接至所述封装基板10的上表面的数个对应接垫；且所述上芯片12的有源表面(上表面)的数个焊垫通过所述第二导线14电性连接至所述封装基板10的上表面的数个对应接垫。再者，所述锡球15固定及电性连接至所述封装基板10的下表面的数个对应接垫，以做为输入/输出(I/O)端子。
在实际组装过程中，所述下芯片11先被固定在所述封装基板10上，并将所述上芯片12堆叠固定在所述下芯片11上。接着，通过打线(wire bonding)工艺分别焊接上所述第一导线13及第二导线14。随后，通过传递模塑法(transfer molding)利用所述封装胶体16包覆保护所述下芯片11、上芯片12、第一导线13及第二导线14。最后，才将所述锡球15固定在所述封装基板10下，即制得一球栅阵列封装构造的成品。
然而，所述球栅阵列封装构造在实际进行打线与模塑工艺时仍具有下述问题，例如：在打线时，当所述第一导线13及/或第二导线14的长度过长或排列过于密集时，相邻的上下层导线容易因线塌等缺陷而意外相互接触，进而造成短路问题。即使在打线时没有造成接触短路，但在后续进行模塑工艺时，仍然容易因所述封装胶体16的流动冲击作用力，而造成相邻的左右导线(或上下层导线)的冲线缺陷及接触短路问题。结果，将必需进行重新加工(rework)，若接触短路的位置过多，也将造成产品报废，因而大幅影响封装良品率(yield)，并相对提高了生产成本，及降低生产效率。为了克服上述问题，也有封装厂通过加高上下层导线的距离或左右导线的间距来防止线塌或冲线缺陷，然而此举将不利于节省导线用料成本，也不利于缩小整体封装长宽高尺寸、增加打线密集度或增加芯片的堆叠层数。
故，有必要提供一种球栅阵列封装构造，以解决现有技术所存在的问题。
发明内容
本发明的主要目的在于提供一种球栅阵列封装构造，其中利用导线支撑架来支撑对应的导线，以防止导线在垂直方向上发生线塌缺陷；同时导线支撑架具有粗糙化绝缘表面，能增加与导线之间的接触摩擦力，以进一步防止导线在水平方向上发生偏移及冲线缺陷，故可有效避免相邻导线发生接触短路，因而能相对提高封装良品率及生产效率，并降低生产成本。
本发明的次要目的在于提供一种球栅阵列封装构造，其中利用导线支撑架来支撑对应的导线，并区隔上下层导线，故可以使得上下层导线的距离尽可能的被缩短，如此可相对减少导线长度及用料成本，并有利于相对缩小整体封装的长宽高尺寸、增加打线密集度或增加芯片的堆叠层数。
为达成本发明的前述目的，本发明提供一种球栅阵列封装构造，其中所述球栅阵列封装构造包含︰一封装基板，具有一上表面，所述上表面设有数个接垫；一第一芯片，固定在所述封装基板的上表面，所述第一芯片的一有源表面朝上且设有数个焊垫；数条第一导线，电性连接在所述封装基板的接垫及所述第一芯片的焊垫之间；以及，至少一第一导线支撑架，固定在所述封装基板的上表面，并位于所述第一导线的下方，所述第一导线支撑架具有一粗糙化绝缘表面，以支撑所述第一导线。
在本发明的一实施例中，另包含：一第二芯片，固定在所述第一芯片的有源表面，所述第二芯片的一有源表面朝上且设有数个焊垫；数条第二导线，电性连接在所述第二芯片的焊垫及所述封装基板的对应接垫之间；以及，至少一第二导线支撑架，固定在所述封装基板的上表面，并位于所述第一导线的上方及所述第二导线的下方，所述第二导线支撑架具有一粗糙化绝缘表面，以支撑所述第二导线，并区隔所述第一导线与第二导线。
在本发明的一实施例中，另包含：一第三芯片，固定在所述第二芯片的有源表面，所述第三芯片的一有源表面朝上且设有数个焊垫；数条第三导线，电性连接在所述第三芯片的焊垫及所述封装基板的对应接垫之间；以及，至少一第三导线支撑架，固定在所述封装基板的上表面，并位于所述第二导线的上方及所述第三导线的下方，所述第三导线支撑架具有一粗糙化绝缘表面，以支撑所述第三导线，并区隔所述第二导线与第三导线。
在本发明的一实施例中，所述第一、第二及第三导线支撑架是分别对应设置在所述第一、第二及第三导线的一弧线最高处的正下方，以分别接触并支撑所述弧线最高处。
在本发明的一实施例中，所述第一、第二及第三导线支撑架分别具有至少二结合基座，其中所述结合基座利用黏着剂胶黏结合在所述封装基板的上表面；或者，所述结合基座插设于所述封装基板的上表面对应具有的至少二插孔内。
在本发明的一实施例中，所述第一、第二及/或第三导线支撑架分别具有一水平延伸的长杆部分及二垂直向下延伸的短杆部分；或分别具有一水平延伸的长杆部分及至少三个倾斜向下延伸的短杆部分。
在本发明的一实施例中，所述第一、第二及/或第三导线支撑架是一杆形支撑架，其选择设置于所述第一芯片的一侧；或是一L形支撑架，其设置于所述第一芯片的任二相邻侧；或是一U形支撑架，其设置于所述第一芯片的任三相邻侧；或是一框形支撑架，其设置于所述第一芯片的四周。
在本发明的一实施例中，所述第一芯片的一侧设有二个或以上的所述第一导线支撑架，其相互具有相同或不同的支撑高度；所述第一芯片的一侧设有二个或以上的所述第二导线支撑架，其相互具有相同或不同的支撑高度；所述第一芯片的一侧设有二个或以上的所述第三导线支撑架，其相互具有相同或不同的支撑高度。
在本发明的一实施例中，所述球栅阵列封装构造的长宽尺寸为等于或大于21×21 mm(毫米)，及所述球栅阵列封装构造在每一侧的所述第一、第二及第三导线的总数是等于或大于75条。
在本发明的一实施例中，所述第一、第二及第三导线的线径在15至30微米之间；所述第一、第二及第三导线支撑架的粗糙化绝缘表面上不规格排列有数个凸起物，其中相邻所述凸起物的最高点之间的间距为0.5至1.5倍线径之间，以及所述凸起物的高度在0.3至1倍线径之间。
再者，本发明提供另一种球栅阵列封装构造，其中所述球栅阵列封装构造包含︰一封装基板，具有一上表面，所述上表面设有数个接垫；一第一芯片，固定在所述封装基板的上表面，所述第一芯片的一有源表面朝上且设有数个焊垫；数条第一导线，电性连接在所述第一芯片的焊垫及所述封装基板的对应接垫之间；一第二芯片，固定在所述第一芯片的有源表面，所述第二芯片的一有源表面朝上且设有数个焊垫；数条第二导线，电性连接在所述第二芯片的焊垫及所述封装基板的对应接垫之间；以及，至少一第一导线支撑架，固定在所述封装基板的上表面，并位于所述第一导线的上方及所述第二导线的下方，所述第一导线支撑架具有一粗糙化绝缘表面，以支撑所述第二导线，并区隔所述第一导线与第二导线。
在本发明的一实施例中，另包含：一第三芯片，固定在所述第二芯片的有源表面，所述第三芯片的一有源表面朝上且设有数个焊垫；数条第三导线，电性连接在所述第三芯片的焊垫及所述封装基板的对应接垫之间；以及，至少一第二导线支撑架，固定在所述封装基板的上表面，并位于所述第二导线的上方及所述第三导线的下方，所述第二导线支撑架具有一粗糙化绝缘表面，以支撑所述第三导线，并区隔所述第二导线与第三导线。
另外，本发明提供另一种球栅阵列封装构造，其中所述球栅阵列封装构造包含︰一封装基板，具有一上表面，所述上表面设有数个接垫；一芯片，固定在所述封装基板的上表面，所述芯片的一有源表面朝上且设有数个焊垫；数条第一导线，电性连接在所述芯片的焊垫及所述封装基板的对应接垫之间；数条第二导线，电性连接在所述芯片的焊垫及所述封装基板的对应接垫之间；以及至少一导线支撑架，固定在所述封装基板的上表面，并位于所述第一及第二导线的至少其中一个的下方，所述导线支撑架具有一粗糙化绝缘表面，以支撑所述第一及第二导线的至少其中一个。
在本发明的一实施例中，另包含：数条第三导线，电性连接在所述芯片的焊垫及所述封装基板的对应接垫之间；所述至少一导线支撑架位于所述第一、第二及第三导线的至少其中一个的下方，所述导线支撑架的粗糙化绝缘表面支撑所述第一、第二及第三导线的至少其中一个。
附图说明
图1是一现有具堆叠芯片的球栅阵列(BGA)封装构造的剖视图。
图2是本发明第一实施例球栅阵列封装构造的局部剖视图。
图3是本发明第一实施例球栅阵列封装构造的局部上视图。
图4A、4B及4C是本发明第一实施例中可能使用的各种导线支撑架的立体图。
图5A、5B、5C及5D是本发明第一实施例中可能使用的各种导线支撑架的上视图。
图6是本发明第二实施例球栅阵列封装构造的局部剖视图。
图7是本发明第三实施例球栅阵列封装构造的局部剖视图。
具体实施方式
以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。再者，本发明所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」或「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。
本发明主要应用在具有堆叠芯片(stacked die)的球栅阵列(BGA)封装构造，其中所述球栅阵列封装构造优选具有三个或以上的芯片及三层或以上的导线；所述球栅阵列封装构造的长宽尺寸优选为等于或大于21×21 mm(毫米)；及所述球栅阵列封装构造在每一侧的导线的总数优选是等于或大于75条，也就是总导线数优选是等于或大于300条。上述规格的球栅阵列封装构造容易发生导线的线塌及/或偏移等缺陷，因此本发明特别适用于符合上述规格的球栅阵列封装构造，以改善其导线缺陷问题。
请参照图2及3所示，其揭示本发明第一实施例的球栅阵列封装构造，其基本包含一封装基板20、一第一芯片21、一第二芯片22、一第三芯片23、数条第一导线24、数条第二导线25、数条第三导线26、数个锡球27及一封装胶体28，同时进一步包含至少一第一导线支撑架31、至少一第二导线支撑架32及至少一第三导线支撑架33。所述封装基板20是一封装用的印刷电路板，其具有一上表面及一下表面，所述上表面及下表面各设有数个接垫(未标号)。所述第一芯片21、第二芯片22及第三芯片23优选是由半导体硅晶圆(wafer)切割而成的硅芯片，其尺寸依序由大至小排列，且是依序堆叠固定在所述封装基板的上表面。所述第一芯片21、第二芯片22及第三芯片23各具有一有源表面(未标示)，所述有源表面皆朝上且皆设有数个焊垫(未标示)，以便后续进行打线(wire bonding)工艺。
请再参照图2及3所示，本发明第一实施例的第一导线24、第二导线25及第三导线26优选是金(Au)线，但亦可为铜(Cu)线、银(Ag)线、铝(Al)线、钯(Pd)线或其合金线。所述第一导线24用以电性连接在所述第一芯片21的焊垫及所述封装基板20的对应接垫之间；同样的，所述第二导线25用以电性连接在所述第二芯片22的焊垫及所述封装基板20的对应接垫之间；及所述第三导线26用以电性连接在所述第三芯片23的焊垫及所述封装基板20的对应接垫之间。再者，所述锡球27是固定及电性连接至所述封装基板10的下表面的数个对应接垫，以做为整体球栅阵列封装构造的输入/输出(I/O)端子。
请再参照图2及3所示，本发明第一实施例的第一导线支撑架31、第二导线支撑架32及第三导线支撑架33分别固定在所述封装基板20的上表面的适当位置，特别是分别对应设置在所述第一导线24、第二导线25及第三导线26的一弧线最高处(未标示)的正下方，以分别接触并支撑所述第一导线24、第二导线25及第三导线26的弧线最高处。再者，所述第一导线支撑架31是位于所述第一导线24的下方，所述第一导线支撑架31具有一粗糙化绝缘表面311，以支撑所述第一导线24，其中所述粗糙化绝缘表面311可增加与所述第一导线24的接触摩擦力。所述第二导线支撑架32位于所述第一导线24的上方及所述第二导线25的下方，所述第二导线支撑架32具有一粗糙化绝缘表面321，以支撑所述第二导线25，并区隔所述第一导线24与第二导线25，其中所述粗糙化绝缘表面321可增加与所述第二导线25的接触摩擦力。所述第三导线支撑架33位于所述第二导线25的上方及所述第三导线26的下方，所述第三导线支撑架33具有一粗糙化绝缘表面331，以支撑所述第三导线26，并区隔所述第二导线25与第三导线26，其中所述粗糙化绝缘表面331可增加与所述第三导线26的接触摩擦力。
更详细的说，在本发明中，所述第一导线支撑架31、第二导线支撑架32及第三导线支撑架33至少其表面是由绝缘材料制成，所述绝缘材料例如取材自热塑性或塑固性的塑胶，但也可以选自橡胶或金属氧化物。例如，在一实施方式中，所述第一导线支撑架31、第二导线支撑架32及第三导线支撑架33可以是整体完全由绝缘材料制成的单纯绝缘架体；或者在另一实施方式中，所述第一导线支撑架31、第二导线支撑架32及第三导线支撑架33也可以是将绝缘材料(塑胶、橡胶或金属氧化物)涂布在金属骨架上而制成的复合式架体。此外，当所述第一、第二及第三导线24、25、26的线径在15至30微米(μm)之间(例如在18至25微米之间)时，所述第一、第二及第三导线支撑架的粗糙化绝缘表面上不规格排列有数个凸起物，其中相邻所述凸起物的最高点之间的间距为0.5至1.5倍线径之间，以及所述凸起物的高度在0.3至1倍线径之间。
再者，请参照图4A、4B及4C所示，其揭示本发明第一实施例中可能使用的各种导线支撑架的立体图。如图2、3及4A所示，所述第一、第二及/或第三导线支撑架31、32、33可以是一概呈倒U形的杆体，其具有一水平延伸的长杆部分及二垂直向下延伸的短杆部分，其中所述长杆部分在顶部形成了所述粗糙化绝缘表面311、321、331，其可以利用喷砂(sand blasting)工艺、压模压印或粗砂纸研磨等方式来加工形成。再者，所述长杆部分的两端分别垂直向下延伸形成所述短杆部分，其在末端(底端)分别形成一结合基座312、322、332。同时，所述封装基板20的上表面对应具有数个插孔201，如此所述结合基座312、322、332可插设于所述插孔201内，以将所述第一、第二及第三导线支撑架31、32、33固定在所述封装基板20的上表面。或者，所述结合基座312、322、332也可直接利用黏着剂来胶黏结合在所述封装基板20的上表面，如此所述封装基板20不需加工形成所述插孔201，可以简化所述封装基板20的结构设计。
再者，如图2、3及4B所示，以所述第一导线支撑架31为例，其也可以具有一水平延伸的长杆部分及四倾斜向下延伸的短杆部分，其中所述长杆部分在两端另各结合有倾斜向下及向两侧延伸的二短杆部分。所述长杆体部分在顶部形成了所述粗糙化绝缘表面311，而所述四个短杆部分则可直接利用黏着剂来胶黏结合在所述封装基板20的上表面。
另外，如图2、3及4C所示，所述第一导线支撑架31也可以具有一水平延伸的长杆部分及三倾斜向下延伸的短杆部分，其中所述长杆部分在两端另各结合有倾斜向下及向同侧延伸的一短杆部分，以及所述长杆体部分在一中央位置另结合倾斜向下及向另一侧延伸的另一短杆部分。所述长杆体部分在顶部形成了所述粗糙化绝缘表面311，而倾斜向下延伸的三个杆体部分则可直接利用粘着剂来胶黏结合在所述封装基板20的上表面。
此外，所述第二及第三导线支撑架32、33也可使用图4B或4C的支撑结构设计。
另一方面，请参照图5A、5B、5C及5D所示，其揭示本发明第一实施例中可能使用的各种导线支撑架的上视图。如图2、3及5A所示，以所述第一导线支撑架31的上视形状为例，所述第一导线支撑架31可以是一杆形支撑架，其选择设置于所述第一芯片21的一侧。而且，本发明除了可在所述第一芯片21的一侧设有单一个所述第一导线支撑架31之外，另也可依产品需求在同一侧设有二个或以上的所述第一导线支撑架31，此时所述数个第一导线支撑架31可相互具有相同或不同的支撑高度，以选择性支撑不同部份的第一导线24。
再者，如图5B所示，以所述第一导线支撑架31的上视形状为例，所述第一导线支撑架31也可以是一L形支撑架，其可设置于所述第一芯片21的任二相邻侧。设置L形支撑架的优点在于：可增加支撑架固定在所述封装基板20上的可靠度，并减少支撑架的总使用数量。
另外，如图5C所示，所述第一导线支撑架31也可以是一U形支撑架，其可设置于所述第一芯片21的任三相邻侧。或者，如图5D所示，所述第一导线支撑架31也可以是一四方框形支撑架，其可设置于所述第一芯片21的四周。设置U形或框形支撑架的优点则同上。
此外，所述第二及第三导线支撑架32、33也可使用图5A至5D的任一支撑形状设计。
请参照图6所示，本发明第二实施例的球栅阵列封装构造相似于本发明第一实施例，并大致沿用相同元件名称及图号，但第二实施例的差异特征在于：所述第二实施例的球栅阵列封装构造除了基本包含一封装基板20、一第一芯片21、一第二芯片22、一第三芯片23、数条第一导线24、数条第二导线25、数条第三导线26、数个锡球27及一封装胶体28之外，同时进一步包含至少一第一导线支撑架41及至少一第二导线支撑架42，其中所述第一导线24的下方进一步省略设置导线支撑架。
在本实施例中，所述至少一第一导线支撑架41固定在所述封装基板20的上表面，并位于所述第一导线24的上方及所述第二导线25的下方，所述第一导线支撑架41具有一粗糙化绝缘表面411，以支撑所述第二导线25，并区隔所述第一导线24与第二导线25，其中所述粗糙化绝缘表面411可增加与所述第二导线25的接触摩擦力。所述至少一第二导线支撑架42固定在所述封装基板20的上表面，并位于所述第二导线25的上方及所述第三导线26的下方，所述第二导线支撑架42具有一粗糙化绝缘表面421，以支撑所述第三导线26，并区隔所述第二导线25与第三导线26，其中所述粗糙化绝缘表面421可增加与所述第三导线26的接触摩擦力。
再者，所述第一导线支撑架41及第二导线支撑架42同样可在至少二末端(底端)分别形成一结合基座412、422。同时，所述封装基板20的上表面对应具有数个插孔201，如此所述结合基座412、422可插设于所述插孔201内，以将所述第一导线支撑架41及第二导线支撑架42分别固定在所述封装基板20的上表面。或者，所述结合基座412也可直接利用黏着剂来胶黏结合在所述封装基板20的上表面。
请参照图7所示，本发明第三实施例的球栅阵列封装构造相似于本发明第一实施例，并大致沿用相同元件名称并具相同元件功能，但第三实施例的差异特征在于：所述第三实施例是应用于具有单芯片的球栅阵列封装构造，其除了基本包含一封装基板50、一芯片51、数条第一导线52、数条第二导线53、数条第三导线54、数个锡球55及一封装胶体56之外，同时进一步包含至少一第一导线支撑架61、至少一第二导线支撑架62及至少一第三导线支撑架63，其中所述第一导线52、第二导线53及第三导线54是分别电性连接在所述芯片51的一有源表面在不同位置的焊垫以及所述封装基板50的对应接垫之间，同时所述第一导线52、第二导线53及第三导线54之间分别具有不同弧线长度及弧线最大高度。
再者，所述第一导线支撑架61位于所述第一导线52的下方，并具有一粗糙化绝缘表面611，其中所述第一导线支撑架61优选是对应设置在所述第一导线52的一弧线最高处的正下方，并以所述粗糙化绝缘表面611接触并支撑所述第一导线52的弧线最高处。所述第二导线支撑架62位于所述第一导线52的上方及所述第二导线53的下方，并具有一粗糙化绝缘表面621，其中所述第二导线支撑架62优选是对应设置在所述第二导线53的一弧线最高处的正下方，并以所述粗糙化绝缘表面621接触并支撑所述第二导线53的弧线最高处。所述第三导线支撑架63位于所述第二导线53的上方及所述第三导线54的下方，并具有一粗糙化绝缘表面631，其中所述第三导线支撑架63优选是对应设置在所述第三导线54的一弧线最高处的正下方，并以所述粗糙化绝缘表面631接触并支撑所述第三导线54的弧线最高处。
另外，所述封装基板50的上表面对应具有数个插孔501，如此每一所述第一导线支撑架61、第二导线支撑架62及第三导线支撑架63的至少二结合基座612、622、632可插设于所述插孔501内，以将所述第一、第二及第三导线支撑架61、62、63固定在所述封装基板50的上表面。或者，所述结合基座612、622、632也可直接利用黏着剂来胶黏结合在所述封装基板50的上表面。
此外，此实施例中，除了同时使用第一导线支撑架61、第二导线支撑架62及第三导线支撑架63分别位于第一导线52、第二导线53及第三导线54的下方之外，也可以根据导线设置的需要，仅使用一个导线支撑架，如仅第一导线52的下方设置第一导线支撑架61，而第二导线53及第三导线54的下方不设置导线支撑架，同理，也可以仅第二导线53或第三导线54的下方设置第二导线支撑架62或第三导线支撑架63；或者仅使用两个导线支撑架，如第一导线52及第二导线53的下方设置第一导线支撑架61及第二导线支撑架62，同理，也可以仅在第二导线53及第三导线54的下方设置第二导线支撑架62及第三导线支撑架63或仅在第一导线52及第三导线54的下方设置第一导线支撑架61及第三导线支撑架63。总之，导线支撑架可以用在第一导线52、第二导线53及第三导线54的任意一者或两者的下方，以达到支撑作用。
当然，对于具有单芯片的球栅阵列封装构造实例中仅具有第一导线52及第二导线53两层线的结构中，同样适用导线支撑架来支撑导线，如仅在第一导线52的下方设置第一导线支撑架61或者仅在第二导线53的下方设置第二导线支撑架62；或，在第一导线52及第二导线53的下方同时设置第一导线支撑架61及第二导线支撑架62，以达到支撑作用。
如上所述，相较于现有球栅阵列封装构造的相邻导线容易因线塌或冲线等缺陷而造成接触短路问题，图2的本发明球栅阵列封装构造利用所述第一、第二及第三导线支撑架31、32、33来支撑对应的所述第一、第二及第三导线24、25、26，可以防止所述第一、第二及第三导线24、25、26在垂直方向上发生线塌缺陷；同时所述第一、第二及第三导线支撑架31、32、33具有所述粗糙化绝缘表面311、321、331，能增加与导线之间的接触摩擦力，以进一步防止所述第一、第二及第三导线24、25、26在水平方向上发生偏移及冲线缺陷，故可有效避免任二相邻导线发生接触短路，因而能相对提高封装良品率及生产效率，并降低生产成本。再者，本发明利用所述第一、第二及第三导线支撑架31、32、33来支撑对应的所述第一、第二及第三导线24、25、26，并区隔上下层导线，故可以使得上下层导线的距离尽可能的被缩短，如此可相对减少导线长度及用料成本，并有利于相对缩小整体封装的长宽高尺寸、增加打线密集度或增加芯片的堆叠层数。
本发明已由上述相关实施例加以描述，然而上述实施例仅为实施本发明的范例。必需指出的是，已公开的实施例并未限制本发明的范围。相反地，包含于权利要求书的精神及范围的修改及均等设置均包括于本发明的范围内。

Claims (14)

1.一种球栅阵列封装构造，其特征在于：所述球栅阵列封装构造包含︰
一封装基板，具有一上表面，所述上表面设有数个接垫；
一第一芯片，固定在所述封装基板的上表面，所述第一芯片的一有源表面朝上且设有数个焊垫；
数条第一导线，电性连接在所述封装基板的接垫及所述第一芯片的焊垫之间；以及
至少一第一导线支撑架，固定在所述封装基板的上表面，并位于所述第一导线的下方，所述第一导线支撑架具有一粗糙化绝缘表面，以支撑所述第一导线。
2.如权利要求1所述的球栅阵列封装构造，其特征在于：另包含：一第二芯片，固定在所述第一芯片的有源表面，所述第二芯片的一有源表面朝上且设有数个焊垫；数条第二导线，电性连接在所述第二芯片的焊垫及所述封装基板的对应接垫之间；以及，至少一第二导线支撑架，固定在所述封装基板的上表面，并位于所述第一导线的上方及所述第二导线的下方，所述第二导线支撑架具有一粗糙化绝缘表面，以支撑所述第二导线，并区隔所述第一导线与第二导线。
3.如权利要求2所述的球栅阵列封装构造，其特征在于：另包含：一第三芯片，固定在所述第二芯片的有源表面，所述第三芯片的一有源表面朝上且设有数个焊垫；数条第三导线，电性连接在所述第三芯片的焊垫及所述封装基板的对应接垫之间；以及，至少一第三导线支撑架，固定在所述封装基板的上表面，并位于所述第二导线的上方及所述第三导线的下方，所述第三导线支撑架具有一粗糙化绝缘表面，以支撑所述第三导线，并区隔所述第二导线与第三导线。
4.如权利要求1所述的球栅阵列封装构造，其特征在于：所述第一导线支撑架是对应设置在所述第一导线的一弧线最高处的正下方，以接触并支撑所述弧线最高处。
5.如权利要求1所述的球栅阵列封装构造，其特征在于：所述第一导线支撑架具有至少二结合基座，其中所述结合基座利用黏着剂胶黏结合在所述封装基板的上表面；或者，所述结合基座插设于所述封装基板的上表面对应具有的至少二插孔内。
6.如权利要求1所述的球栅阵列封装构造，其特征在于：所述第一导线支撑架具有一水平延伸的长杆部分及二垂直向下延伸的短杆部分；或具有一水平延伸的长杆部分及至少三个倾斜向下延伸的短杆部分。
7.如权利要求1所述的球栅阵列封装构造，其特征在于：所述第一导线支撑架是一杆形支撑架、一L形支撑架、一U形支撑架或一框形支撑架。
8.如权利要求1所述的球栅阵列封装构造，其特征在于：所述第一芯片的一侧设有二个或以上的所述第一导线支撑架，其相互具有相同或不同的支撑高度。
9.如权利要求3所述的球栅阵列封装构造，其特征在于：所述球栅阵列封装构造的长宽尺寸为等于或大于21×21毫米，及所述球栅阵列封装构造在每一侧的所述第一、第二及第三导线的总数是等于或大于75条。
10.如权利要求3所述的球栅阵列封装构造，其特征在于：所述第一、第二及第三导线的线径在15至30微米之间；所述第一、第二及第三导线支撑架的粗糙化绝缘表面上不规格排列有数个凸起物，其中相邻所述凸起物的最高点之间的间距为0.5至1.5倍线径之间，以及所述凸起物的高度在0.3至1倍线径之间。
11.一种球栅阵列封装构造，其特征在于：所述球栅阵列封装构造包含︰
一封装基板，具有一上表面，所述上表面设有数个接垫；
一第一芯片，固定在所述封装基板的上表面，所述第一芯片的一有源表面朝上且设有数个焊垫；
数条第一导线，电性连接在所述第一芯片的焊垫及所述封装基板的对应接垫之间；
一第二芯片，固定在所述第一芯片的有源表面，所述第二芯片的一有源表面朝上且设有数个焊垫；
数条第二导线，电性连接在所述第二芯片的焊垫及所述封装基板的对应接垫之间；以及
至少一第一导线支撑架，固定在所述封装基板的上表面，并位于所述第一导线的上方及所述第二导线的下方，所述第一导线支撑架具有一粗糙化绝缘表面，以支撑所述第二导线，并区隔所述第一导线与第二导线。
12.如权利要求11所述的球栅阵列封装构造，其特征在于：另包含：一第三芯片，固定在所述第二芯片的有源表面，所述第三芯片的一有源表面朝上且设有数个焊垫；数条第三导线，电性连接在所述第三芯片的焊垫及所述封装基板的对应接垫之间；以及，至少一第二导线支撑架，固定在所述封装基板的上表面，并位于所述第二导线的上方及所述第三导线的下方，所述第二导线支撑架具有一粗糙化绝缘表面，以支撑所述第三导线，并区隔所述第二导线与第三导线。
13.一种球栅阵列封装构造，其特征在于：所述球栅阵列封装构造包含︰
一封装基板，具有一上表面，所述上表面设有数个接垫；
一芯片，固定在所述封装基板的上表面，所述芯片的一有源表面朝上且设有数个焊垫；
数条第一导线，电性连接在所述芯片的焊垫及所述封装基板的对应接垫之间；
数条第二导线，电性连接在所述芯片的焊垫及所述封装基板的对应接垫之间；以及
至少一导线支撑架，固定在所述封装基板的上表面，并位于所述第一及第二导线的至少其中一个的下方，所述导线支撑架具有一粗糙化绝缘表面，以支撑所述第一及第二导线的至少其中一个。
14.如权利要求13所述的球栅阵列封装构造，其特征在于：另包含：数条第三导线，电性连接在所述芯片的焊垫及所述封装基板的对应接垫之间；所述至少一导线支撑架位于所述第一、第二及第三导线的至少其中一个的下方，所述导线支撑架的粗糙化绝缘表面支撑所述第一、第二及第三导线的至少其中一个。
CN2010105722063A 2010-12-03 2010-12-03 球栅阵列封装构造 Expired - Fee Related CN102074517B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010105722063A CN102074517B (zh) 2010-12-03 2010-12-03 球栅阵列封装构造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010105722063A CN102074517B (zh) 2010-12-03 2010-12-03 球栅阵列封装构造

Publications (2)

Publication Number Publication Date
CN102074517A true CN102074517A (zh) 2011-05-25
CN102074517B CN102074517B (zh) 2013-01-02

Family

ID=44032998

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010105722063A Expired - Fee Related CN102074517B (zh) 2010-12-03 2010-12-03 球栅阵列封装构造

Country Status (1)

Country Link
CN (1) CN102074517B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104934401A (zh) * 2014-03-20 2015-09-23 三菱电机株式会社 电力用半导体装置
CN105304604A (zh) * 2015-10-09 2016-02-03 株洲宏达天成微波有限公司 一种用于多焊盘芯片键合的多层键合方法
CN107180810A (zh) * 2016-03-10 2017-09-19 艾马克科技公司 具有增大的附接角度的导电线的半导体装置和方法
CN109273504A (zh) * 2018-09-27 2019-01-25 京东方科技集团股份有限公司 显示面板及其制作方法、显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04196611A (ja) * 1990-11-26 1992-07-16 Seiko Epson Corp 気密端子及び圧電振動子
CN2626018Y (zh) * 2003-06-12 2004-07-14 大连经济技术开发区法伏安电器有限公司 线路型支撑绝缘子式复合绝缘金属氧化物避雷器
US20050116327A1 (en) * 2003-11-27 2005-06-02 Renesas Technology Corp. Method of manufacturing a semiconductor device
CN101241890A (zh) * 2007-02-06 2008-08-13 百慕达南茂科技股份有限公司 芯片封装结构及其制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04196611A (ja) * 1990-11-26 1992-07-16 Seiko Epson Corp 気密端子及び圧電振動子
CN2626018Y (zh) * 2003-06-12 2004-07-14 大连经济技术开发区法伏安电器有限公司 线路型支撑绝缘子式复合绝缘金属氧化物避雷器
US20050116327A1 (en) * 2003-11-27 2005-06-02 Renesas Technology Corp. Method of manufacturing a semiconductor device
CN101241890A (zh) * 2007-02-06 2008-08-13 百慕达南茂科技股份有限公司 芯片封装结构及其制作方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104934401A (zh) * 2014-03-20 2015-09-23 三菱电机株式会社 电力用半导体装置
CN105304604A (zh) * 2015-10-09 2016-02-03 株洲宏达天成微波有限公司 一种用于多焊盘芯片键合的多层键合方法
CN107180810A (zh) * 2016-03-10 2017-09-19 艾马克科技公司 具有增大的附接角度的导电线的半导体装置和方法
CN107180810B (zh) * 2016-03-10 2023-05-02 艾马克科技公司 具有增大的附接角度的导电线的半导体装置和方法
CN109273504A (zh) * 2018-09-27 2019-01-25 京东方科技集团股份有限公司 显示面板及其制作方法、显示装置

Also Published As

Publication number Publication date
CN102074517B (zh) 2013-01-02

Similar Documents

Publication Publication Date Title
KR100753415B1 (ko) 스택 패키지
US8253238B2 (en) Resin-sealed semiconductor device and method of manufacturing the same
CN101826501A (zh) 高密度接点的无引脚集成电路元件
KR101835483B1 (ko) 멀티-칩 패키지 및 그의 제조 방법
JP2009540606A (ja) スタックダイパッケージ
JP2009506571A (ja) インターポーザー基板に接続するための中間コンタクトを有するマイクロ電子デバイスおよびそれに関連する中間コンタクトを備えたマイクロ電子デバイスをパッケージする方法
US20180005994A1 (en) Semiconductor package and method for fabricating the same
CN102790042A (zh) 半导体芯片堆叠构造
CN101350318B (zh) 电子封装及电子装置
CN102074517B (zh) 球栅阵列封装构造
US7667306B1 (en) Leadframe-based semiconductor package
CN202003988U (zh) 四方扁平无外引脚封装构造及其导线架条
KR20100069004A (ko) 서포터 칩을 갖는 반도체 패키지 및 그 제조 방법
US6552418B2 (en) Resin-encapsulated semiconductor device
CN202394961U (zh) 具有散热柱的半导体晶圆及封装构造
CN101609819B (zh) 导线架芯片封装结构及其制造方法
CN115995440A (zh) 半导体封装结构及其制造方法
KR20110124061A (ko) 적층형 반도체 패키지
CN110648991B (zh) 一种用于框架封装芯片的转接板键合结构及其加工方法
CN201655791U (zh) 高密度接点的无引脚集成电路元件
US20070267756A1 (en) Integrated circuit package and multi-layer lead frame utilized
CN111739884A (zh) 一种多层芯片堆叠封装结构和多层芯片堆叠封装方法
CN201523005U (zh) 一种双排引脚的四面扁平无引脚封装件
CN201829483U (zh) 倒装薄的四边无引线封装的引线框及其封装结构
CN208608197U (zh) 层叠封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130102

Termination date: 20151203

EXPY Termination of patent right or utility model