CN204216034U - 一种虚拟重布线层结构 - Google Patents
一种虚拟重布线层结构 Download PDFInfo
- Publication number
- CN204216034U CN204216034U CN201420600489.1U CN201420600489U CN204216034U CN 204216034 U CN204216034 U CN 204216034U CN 201420600489 U CN201420600489 U CN 201420600489U CN 204216034 U CN204216034 U CN 204216034U
- Authority
- CN
- China
- Prior art keywords
- reroutes
- rotating fields
- virtual rotating
- passivation layer
- utility
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本实用新型提供一种虚拟重布线层结构，所述虚拟重布线层结构形成于焊垫阵列一侧的钝化层中。本实用新型通过在焊垫阵列周围设置虚拟重布线层结构，可以吸收键合过程中的下压力以及超声波能量带来的应力，帮助减小该下压力对下层介质薄膜的损伤，并且可以释放钝化层施加在焊垫阵列上的应力，从而可以在不改变原有的工艺，也不用改变介质薄膜以及金属薄膜本身特性的情况下，提高键合的可靠性。
Description
技术领域
本实用新型涉及半导体制造技术领域，特别是涉及一种虚拟重布线层结构。
背景技术
在半导体制造工艺中，完成前段的半导体器件的制造和后段的金属互连结构的制造工艺后，需要在顶层金属互连线上形成焊垫；在封装工艺中，将外引线直接键合在焊垫上，或者在该焊垫上形成焊料凸块。通常所使用的引线键合技术，按工艺特点可分为超声键合、热压键合和热超声键合。
常用的引线键合材料一般有金线、铜线和铝线，各自都有不同的金属特性。金线由于具备良好的导电性能、可塑性和化学稳定性等，在传统半导体分立器件内引线键合中，一直占据着绝对的住到地位，并拥有最成熟的键合工艺。但由于资源有限，金线价格昂贵，所以近年来，除非是有特殊要求的产品，一般的基本都被铜线代替。
现有技术中一般采用重布线技术，对焊垫的输入输出端口进行重新布局，具体地，它是在晶圆表面沉积金属层和介质层，并形成相应的金属布线图形，即重布线层(Re-distributionlayer，RDL)。
目前，铜线键合被广泛应用于芯片封装中，与金线相比，铜线键合具有更强的下压力(down force)和超声波能量，这使得在后续铜线拉伸试验中容易引起焊垫下方的金属及金属层间介质材料的破坏和撕裂。对于90nm以下技术，在后道工艺中，会使用到低K材料和铜金属。在铜线键合过程中，两者都不具备强的抗应力能力。目前，一般采用调整薄膜的模量或提高材料的粘附性等方法来改善抗压能力。但是这将必须改变薄膜本身的特性，可能会影响RF产品的整体性能。
实用新型内容
鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种虚拟重布线层结构，用于解决现有技术中铜线键合时容易导致其下方金属层间介质材料因受应力作用而开裂的问题。
为实现上述目的及其他相关目的，本实用新型提供一种虚拟重布线层结构，所述虚拟重布线层结构形成于焊垫阵列一侧的钝化层中。
作为本实用新型虚拟重布线层结构的一种优化的方案，所述虚拟重布线层结构为若干条横向排布的金属图案。
作为本实用新型虚拟重布线层结构的一种优化的方案，所述虚拟重布线层结构为若干条纵向排布的金属图案。
作为本实用新型虚拟重布线层结构的一种优化的方案，所述虚拟重布线层结构为若干条横向与纵向叠加排布的金属图案。
作为本实用新型虚拟重布线层结构的一种优化的方案，所述横向金属图案之间或者纵向金属图案之间的间隔为几个微米。
作为本实用新型虚拟重布线层结构的一种优化的方案，所述金属图案均匀分布于焊垫阵列一侧的钝化层中。
作为本实用新型虚拟重布线层结构的一种优化的方案，所述虚拟重布线层结构的材料为铝材料。
作为本实用新型虚拟重布线层结构的一种优化的方案，所述焊垫阵列分布在芯片外围。
作为本实用新型虚拟重布线层结构的一种优化的方案，所述钝化层与焊垫阵列处于同一层，所述钝化层包括SiN和SiO2。
如上所述，本实用新型的虚拟重布线层结构，形成于焊垫阵列一侧的钝化层中。其具有以下有益效果：
1、可以吸收键合过程中的下压力以及超声波能量带来的应力，帮助减小该下压力对下层介质薄膜的损伤。
2、可以释放钝化层施加在焊垫阵列上的应力。
3、可以提高铜线键合的可靠性，不改变原有的工艺，也不用改变介质薄膜以及金属薄膜本身的特性。
附图说明
图1为本实用新型的芯片的剖视图。
图2～图4为本实用新型的焊垫阵列一侧形成有虚拟重布线层结构的示意图。
元件标号说明
11 焊垫阵列
12 虚拟重布线层结构
2 芯片衬底
31、32 钝化层
4 顶层金属层
5 通孔
6 保护层
具体实施方式
以下由特定的具体实施例说明本实用新型的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本实用新型的其他优点及功效。
请参阅图1至图4。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本实用新型可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本实用新型所能产生的功效及所能达成的目的下，均应仍落在本实用新型所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“左”、“右”、“中间”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本实用新型可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本实用新型可实施的范畴。
如图1～图4所示，本实用新型提供一种虚拟重布线层结构(Dummy RDL)12，所述虚拟重布线层结构12形成于焊垫阵列11一侧的钝化层32中。
请参考图1，提供了芯片结构，其包括芯片衬底2、焊垫阵列11、钝化层31、32以及虚拟重布线层结构12等。其中，所述焊垫阵列11分布在芯片的外围。需要说明的是，所述芯片衬底2中包括有电路结构、金属互连结构、以及金属层间介质等。为了方便示意，芯片衬底2中仅仅画出了顶层金属层4，所述顶层金属层4通过通孔金属5与焊垫阵列11电连。
所述钝化层31、32对芯片起着隔离作用，通孔金属5填充在第一钝化层31中，焊垫阵列11制作在第二钝化层32中。所述虚拟重布线层结构12制作在焊垫阵列11一侧的第二钝化层32中。设置在钝化层32中用于重新布局焊垫的其它重布线层在图1中未示出。另外，在焊垫阵列11的表面边缘以及第二钝化层32表面还覆盖有保护层6。
在一实施例中，请参阅附图2，在所述焊垫阵列11的一侧形成有虚拟重布线层结构12，该虚拟重布线层结构12为若干条横向排布的金属图案。这些横向金属图案之间的距离间隔约为几个微米的量级。
在另一实施例中，所述虚拟重布线层结构12还可以为形成在所述焊垫阵列11一侧的若干条纵向排布的金属图案，如图3所示。这些纵向金属图案之间的距离间隔一般为几个微米的量级。
在其他实施例中，所述虚拟重布线层结构12还可以为形成在所述焊垫阵列11一侧的若干条横向与纵向叠加排布的金属图案，其中横向金属图案可以位于纵向金属图案的上方，也可以位于纵向金属图案的下方，或者一部分横向金属图案在纵向金属图案的上方、另一部分在下方。例如，请参阅附图4，该图中大部分横向金属图案在纵向金属图案的下方、一小部分在纵向金属图案的上方。
作为本实用新型虚拟重布线层结构的一种优化的结构，所述虚拟重布线层结构均匀分布在所述焊垫阵列一侧的钝化层中。应该知晓，芯片上并不是所有的焊垫一侧需要设置虚拟重布线层结构，在芯片表面的钝化层中有一些空白的区域，即这些区域没有布局正常的重布线层，在这些区域则可以设置虚拟重布线层结构，用来吸收键合过程中的下压力和超声能量，并且可以释放掉钝化层中的应力，避免金属层间介质发生开裂，有效地保护焊垫下方的金属层及层间介质层。
需要说明的是，以上虚拟重布线层结构12在焊垫阵列11一侧的分布仅仅列举了其中几种典型的情况，但并不限于以上所列举的情况。
再需要说明的是，所述钝化层32包括SiN和SiO2，一般为双层结构。所述虚拟重布线层结构12的材料选择比钝化层32软的铜或者铝。本实施例中，所述虚拟重布线层结构优选为铝材料。
表1为对五片芯片所做的拉伸测试结果对比，其中每一片芯片中有338个焊垫，左边一列为现有技术中没有设置虚拟重布线层结构的芯片，右边为本申请的焊垫阵列一侧设置有虚拟重布线层结构的芯片。
表1
现有技术中无虚拟重布线层 本申请设置有虚拟重布线层
由表格1可知，现有技术中的焊垫阵列周围没有设置虚拟重布线层结构，则大量的焊垫下方出现介质薄膜的开裂，开裂导致芯片失效的失效率约为5.4％；而本申请设置了虚拟重布线层结构，则没有检测到介质薄膜开裂的现象，达到了工艺的要求。
综上所述，本实用新型提供一种虚拟重布线层结构，所述虚拟重布线层结构形成于焊垫阵列一侧的钝化层中。本实用新型通过在焊垫阵列周围设置虚拟重布线层结构，用来吸收键合过程中的键合能，减小该能量对下层介质薄膜的损伤，并且该虚拟重布线层结构结构可以释放钝化层施加在焊垫阵列上的应力，从而可以提高键合的可靠性，不改变原有的工艺，也不用改变介质薄膜以及金属薄膜本身的特性。
所以，本实用新型有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本实用新型的原理及其功效，而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本实用新型的权利要求所涵盖。
Claims (6)
1.一种虚拟重布线层结构，其特征在于，所述虚拟重布线层结构形成于焊垫阵列一侧的钝化层中，所述虚拟重布线层结构为若干条横向排布的金属图案；或为若干条纵向排布的金属图案；或为若干条横向与纵向叠加排布的金属图案。
2.根据权利要求1所述的虚拟重布线层结构，其特征在于：所述横向金属图案之间或者纵向金属图案之间的间隔为几个微米。
3.根据权利要求1所述的虚拟重布线层结构，其特征在于：所述金属图案均匀分布于焊垫阵列一侧的钝化层中。
4.根据权利要求1所述的虚拟重布线层结构，其特征在于：所述虚拟重布线层结构的材料为铝材料。
5.根据权利要求1所述的虚拟重布线层结构，其特征在于：所述焊垫阵列分布在芯片外围。
6.根据权利要求1所述的虚拟重布线层结构，其特征在于：所述钝化层与焊垫阵列处于同一层，所述钝化层包括SiN和SiO2。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420600489.1U CN204216034U (zh) | 2014-10-16 | 2014-10-16 | 一种虚拟重布线层结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420600489.1U CN204216034U (zh) | 2014-10-16 | 2014-10-16 | 一种虚拟重布线层结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN204216034U true CN204216034U (zh) | 2015-03-18 |
Family
ID=52984683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201420600489.1U Active CN204216034U (zh) | 2014-10-16 | 2014-10-16 | 一种虚拟重布线层结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN204216034U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111883437A (zh) * | 2020-07-03 | 2020-11-03 | 矽磐微电子(重庆)有限公司 | 半导体封装方法及半导体封装结构 |
| CN112582333A (zh) * | 2019-09-27 | 2021-03-30 | 中芯长电半导体（江阴）有限公司 | 一种重新布线层及其制备方法 |
-
2014
- 2014-10-16 CN CN201420600489.1U patent/CN204216034U/zh active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112582333A (zh) * | 2019-09-27 | 2021-03-30 | 中芯长电半导体（江阴）有限公司 | 一种重新布线层及其制备方法 |
| CN111883437A (zh) * | 2020-07-03 | 2020-11-03 | 矽磐微电子(重庆)有限公司 | 半导体封装方法及半导体封装结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11424189B2 (en) | Pad structure design in fan-out package | |
| US9406634B2 (en) | Package structure and method of forming the same | |
| US8441131B2 (en) | Strain-compensating fill patterns for controlling semiconductor chip package interactions | |
| US10879185B2 (en) | Package structure with bump | |
| CN106601724A (zh) | 半导体装置 | |
| JP2000307057A5 (zh) | ||
| US8928146B2 (en) | Bond pad configurations for controlling semiconductor chip package interactions | |
| TW201306209A (zh) | 半導體裝置及其封裝方法以及用於半導體裝置的封裝 | |
| TWI431739B (zh) | 具有重佈線路層之晶片結構及其製法 | |
| US8587135B2 (en) | Semiconductor device having electrode/film opening edge spacing smaller than bonding pad/electrode edge spacing | |
| US20050001303A1 (en) | Method of manufacturing multi-chip stacking package | |
| CN204216034U (zh) | 一种虚拟重布线层结构 | |
| US20140191379A1 (en) | Low-k chip packaging structure | |
| TWI556402B (zh) | 封裝堆疊結構及其製法 | |
| CN103413770A (zh) | 凸点的制造方法 | |
| US20160020195A1 (en) | Semiconductor package and fabrication method thereof | |
| WO2024045758A1 (zh) | 一种三维堆叠的扇出型封装结构及其制备方法 | |
| TWI529876B (zh) | 封裝堆疊結構及其製法 | |
| CN204230230U (zh) | 一种焊垫结构 | |
| TWM537303U (zh) | ３ｄ多晶片模組封裝結構（二） | |
| CN106158798A (zh) | 一种芯片结构及其封装方法 | |
| CN215771124U (zh) | 一种凸块封装结构 | |
| TWI822461B (zh) | 具金屬屏蔽層的晶片封裝及其製造方法 | |
| JP2005236128A (ja) | 半導体装置 | |
| CN205488110U (zh) | 一种半导体芯片的焊盘 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |