CN204230230U - 一种焊垫结构 - Google Patents
一种焊垫结构 Download PDFInfo
- Publication number
- CN204230230U CN204230230U CN201420600038.8U CN201420600038U CN204230230U CN 204230230 U CN204230230 U CN 204230230U CN 201420600038 U CN201420600038 U CN 201420600038U CN 204230230 U CN204230230 U CN 204230230U
- Authority
- CN
- China
- Prior art keywords
- main body
- buffer line
- weld pad
- metal buffer
- line structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本实用新型提供一种焊垫结构，所述焊垫结构至少包括焊垫主体和形成在所述焊垫主体至少一侧的金属缓冲线结构；所述金属缓冲线结构形成于与所述焊垫主体处于同一层面的钝化层中。本实用新型的焊垫结构通过在焊垫主体周围设置金属缓冲线结构，可以吸收键合过程中的键合能，减小该能量对下层介质薄膜造成的损伤，并且该金属缓冲线结构可以释放钝化层施加在焊垫主体上的应力，从而可以在不改变原有的工艺，也不用改变介质薄膜以及金属薄膜本身特性的情况下，提高键合的可靠性。
Description
技术领域
本实用新型涉及半导体制造技术领域，特别是涉及一种焊垫结构。
背景技术
在半导体制造工艺中，完成前段的半导体器件的制造和后段的金属互连结构的制造工艺后，需要在顶层金属互连线上形成焊垫；在封装工艺中，将外引线直接键合在焊垫上，或者在该焊垫上形成焊料凸块。通常所使用的引线键合技术，按工艺特点可分为超声键合、热压键合和热超声键合。
常用的引线键合材料一般有金线、铜线和铝线，各自都有不同的金属特性。金线由于具备良好的导电性能、可塑性和化学稳定性等，在传统半导体分立器件内引线键合中，一直占据着绝对的住到地位，并拥有最成熟的键合工艺。但由于资源有限，金线价格昂贵，所以近年来，除非是有特殊要求的产品，一般的基本都被铜线代替。
铜线键合被广泛应用于芯片封装中，与金线相比，铜线键合具有更强的下压力(down force)，这使得在后续铜线拉伸试验中容易引起焊垫下方的金属及金属层间介质材料的破坏和撕裂。对于90nm以下技术，在后道工艺中，会使用到低K材料和铜金属。在铜线键合过程中，两者都不具备强的抗应力能力。目前，一般调整薄膜的模量或提高材料的粘附性等方法来改善抗压能力。但是这将必须改变薄膜本身的特性，可能会影响RF产品的整体性能。
实用新型内容
鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种焊垫结构，用于解决现有技术中铜线键合时容易导致其下方金属层间介质材料因受应力作用而开裂的问题。
为实现上述目的及其他相关目的，本实用新型提供一种焊垫结构，形成于芯片的顶层金属层上，所述焊垫结构至少包括：焊垫主体和形成在所述焊垫主体至少一侧的金属缓冲线结构。
作为本实用新型焊垫结构的一种优化的结构，所述金属缓冲线结构为形成在所述焊垫主体至少两侧的连续结构。
作为本实用新型焊垫结构的一种优化的结构，所述金属缓冲线结构为形成在所述焊垫主体四周的封闭结构。
作为本实用新型焊垫结构的一种优化的结构，所述金属缓冲线结构形成于与所述焊垫主 体处于同一层面的钝化层中。
作为本实用新型焊垫结构的一种优化的结构，所述金属缓冲线结构为形成在所述焊垫主体至少两侧的非连续结构。
作为本实用新型焊垫结构的一种优化的结构，从所述焊垫主体向外数，所述金属缓冲线结构为至少一层，每一层金属缓冲线结构之间的间隔为几个微米。
作为本实用新型焊垫结构的一种优化的结构，所述金属缓冲线结构的材料为铜或者铝。
作为本实用新型焊垫结构的一种优化的结构，所述钝化层包括SiN和SiO2。
如上所述，本实用新型的焊垫结构，至少包括焊垫主体和形成在所述焊垫主体至少一侧的金属缓冲线结构。
本实用新型的焊垫结构具有以下有益效果：
1、可以吸收键合过程中的下压力，帮助减小该下压力对下层介质薄膜的损伤。
2、可以释放钝化层施加在焊垫主体上的应力。
3、可以提高铜线键合的可靠性，不改变原有的工艺，也不用改变介质薄膜以及金属薄膜本身的特性。
附图说明
图1为本实用新型的芯片的示意图。
图2～图10为本实用新型焊垫结构的焊垫主体周围形成有金属缓冲线结构的示意图。
元件标号说明
11 焊垫主体
12 金属缓冲线结构
2 芯片衬底
31、32 钝化层
4 顶层金属层
5 通孔
6 保护层
具体实施方式
以下由特定的具体实施例说明本实用新型的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本实用新型的其他优点及功效。
请参阅图1至图10。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本实用新型可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本实用新型所能产生的功效及所能达成的目的下，均应仍落在本实用新型所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“左”、“右”、“中间”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本实用新型可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本实用新型可实施的范畴。
如图1～图10所示，本实用新型提供一种焊垫结构，形成于芯片的顶层金属层上，所述焊垫结构至少包括焊垫主体11和形成在所述焊垫主体11至少一侧的金属缓冲线结构(Buffer Metal Line)12。
请参考图1，提供了芯片结构，其包括芯片衬底2、焊垫主体11、钝化层31、32以及金属缓冲线结构12等。需要说明的是，所述芯片衬底2中包括有电路结构、金属互连结构、以及金属层间介质。为了方便示意，芯片衬底2中仅仅画出了顶层金属层4，所述顶层金属层4通过通孔金属5与焊垫主体11电连。所述钝化层31、32对芯片起着隔离作用，通孔金属5填充在第一钝化层31中，焊垫主体11制作在第二钝化层32中。所述金属缓冲线结构12制作在焊垫主体11周围的第二钝化层32中。在焊垫主体11的表面边缘以及第二钝化层32表面还覆盖有保护层6。
在一实施例中，请参阅附图2，只在所述焊垫主体11的一侧形成有金属缓冲线结构12，当然也可以形成于焊垫主体11的其他任何一侧，在此不限。
在另一实施例中，所述金属缓冲线结构12可以为形成在所述焊垫主体11至少两侧的连续结构。例如，请参阅附图3～图5，其中，附图3为形成在焊垫主体11两侧的连续金属缓冲线结构12，附图4为形成在焊垫主体11三侧的连续金属缓冲线结构12，附图5为形成在焊垫主体11四周的连续金属缓冲线结构12，即为封闭结构。
在其他实施例中，所述金属缓冲线结构12可以为形成在所述焊垫主体11至少两侧的非连续结构。例如，请参阅附图7和图8，金属缓冲线结构12在顶角处具有开口。其中，图7为形成在焊垫主体11两侧的非连续金属缓冲线结构12，图8为形成在焊垫主体11四周的非连续金属缓冲线结构12。
进一步地，从所述焊垫主体11向外数，所述金属缓冲线结构12为至少一层，每一层金属缓冲线结构12之间的间隔约为几个微米的量级。如图6和图9所示，金属缓冲线结构12为两层，当然，根据需要可以适当增减层数。
更进一步地，所述金属缓冲线结构12在焊垫主体11每一侧的层数可以不同，例如，图 10中所示，其中一侧金属缓冲线结构12是一层，另一侧为两层。
需要说明的是，以上金属缓冲线结构12在焊垫主体11周围的分布仅仅列举了其中几种典型的情况，但并不限于以上所列举的情况。
需要说明的是，所述钝化层32包括SiN和SiO2，一般为双层结构。所述金属缓冲层结构12的材料选择比钝化层32软的铜或者铝。
表1为设置有金属缓冲线结构的芯片与现有技术中没有设置金属缓冲线结构的芯片进行拉力试验的结果对比。
表1
本申请设置有金属缓冲线结构现有技术中没有金属缓冲线结构
有表格1可知，现有技术中的焊垫周围没有设置金属缓冲线结构，则大量的焊垫下方出现介质薄膜的开裂，而本申请设置了金属缓冲线结构以后，没有检测到介质薄膜开裂的现象。
综上所述，本实用新型提供一种焊垫结构，所述焊垫结构至少包括焊垫主体和形成在所述焊垫主体至少一侧的金属缓冲线结构。本实用新型的焊垫结构通过在焊垫主体周围设置金属缓冲线结构，可以吸收键合过程中的键合能，减小该能量对下层介质薄膜的损伤，并且该金属缓冲线结构可以释放钝化层施加在焊垫主体上的应力，从而可以提高键合的可靠性，不改变原有的工艺，也不用改变介质薄膜以及金属薄膜本身的特性。
所以，本实用新型有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本实用新型的原理及其功效，而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本实用新型的权利要求所涵盖。
Claims (8)
1.一种焊垫结构，形成于芯片的顶层金属层上，其特征在于，所述焊垫结构至少包括：焊垫主体和形成在所述焊垫主体至少一侧的金属缓冲线结构。
2.根据权利要求1所述的焊垫结构，其特征在于：所述金属缓冲线结构为形成在所述焊垫主体至少两侧的连续结构。
3.根据权利要求2所述的焊垫结构，其特征在于：所述金属缓冲线结构为形成在所述焊垫主体四周的封闭结构。
4.根据权利要求1所述的焊垫结构，其特征在于：所述金属缓冲线结构形成于与所述焊垫主体处于同一层面的钝化层中。
5.根据权利要求1所述的焊垫结构，其特征在于：所述金属缓冲线结构为形成在所述焊垫主体至少两侧的非连续结构。
6.根据权利要求2或5所述的焊垫结构，其特征在于：从所述焊垫主体向外数，所述金属缓冲线结构为至少一层，每一层金属缓冲线结构之间的间隔为几个微米。
7.根据权利要求1所述的焊垫结构，其特征在于：所述金属缓冲线结构的材料为铜或者铝。
8.根据权利要求4所述的焊垫结构，其特征在于：所述钝化层包括SiN和SiO2。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420600038.8U CN204230230U (zh) | 2014-10-16 | 2014-10-16 | 一种焊垫结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420600038.8U CN204230230U (zh) | 2014-10-16 | 2014-10-16 | 一种焊垫结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN204230230U true CN204230230U (zh) | 2015-03-25 |
Family
ID=52928292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201420600038.8U Active CN204230230U (zh) | 2014-10-16 | 2014-10-16 | 一种焊垫结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN204230230U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109085488A (zh) * | 2018-06-29 | 2018-12-25 | 上海华虹宏力半导体制造有限公司 | 芯片测试方法 |
-
2014
- 2014-10-16 CN CN201420600038.8U patent/CN204230230U/zh active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109085488A (zh) * | 2018-06-29 | 2018-12-25 | 上海华虹宏力半导体制造有限公司 | 芯片测试方法 |
| CN109085488B (zh) * | 2018-06-29 | 2021-01-22 | 上海华虹宏力半导体制造有限公司 | 芯片测试方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9406634B2 (en) | Package structure and method of forming the same | |
| TWI531034B (zh) | 封裝體 | |
| US8441131B2 (en) | Strain-compensating fill patterns for controlling semiconductor chip package interactions | |
| US9257385B2 (en) | Landing areas of bonding structures | |
| US10388622B2 (en) | Bump structure having a side recess and semiconductor structure including the same | |
| US8928146B2 (en) | Bond pad configurations for controlling semiconductor chip package interactions | |
| US11658143B2 (en) | Bump-on-trace design for enlarge bump-to-trace distance | |
| US10050000B2 (en) | Bump-on-trace structures with high assembly yield | |
| TWI431739B (zh) | 具有重佈線路層之晶片結構及其製法 | |
| US8970033B2 (en) | Extending metal traces in bump-on-trace structures | |
| US8587135B2 (en) | Semiconductor device having electrode/film opening edge spacing smaller than bonding pad/electrode edge spacing | |
| TWI463639B (zh) | 電容耦合器封裝結構 | |
| CN204216034U (zh) | 一种虚拟重布线层结构 | |
| CN204230230U (zh) | 一种焊垫结构 | |
| TWI529876B (zh) | 封裝堆疊結構及其製法 | |
| JP4829853B2 (ja) | 半導体ｐｏｐ装置 | |
| TWI469288B (zh) | 凸塊化晶片結構及其應用之半導體覆晶裝置 | |
| CN106158798A (zh) | 一种芯片结构及其封装方法 | |
| US11631648B2 (en) | Bump structure having a side recess and semiconductor structure including the same | |
| US20130087907A1 (en) | Metal Features to Reduce Crack-Inducing Stresses in Metallization Stacks | |
| JP4267481B2 (ja) | 半導体装置 | |
| TWI819644B (zh) | 增進打線接合承受力之晶片封裝的凸塊結構 | |
| US20230411317A1 (en) | Chip package | |
| TWI822461B (zh) | 具金屬屏蔽層的晶片封裝及其製造方法 | |
| CN215771124U (zh) | 一种凸块封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |