CN109085488B - 芯片测试方法 - Google Patents

芯片测试方法 Download PDF

Info

Publication number
CN109085488B
CN109085488B CN201810697537.6A CN201810697537A CN109085488B CN 109085488 B CN109085488 B CN 109085488B CN 201810697537 A CN201810697537 A CN 201810697537A CN 109085488 B CN109085488 B CN 109085488B
Authority
CN
China
Prior art keywords
pad
pads
test
oxide film
fib
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810697537.6A
Other languages
English (en)
Other versions
CN109085488A (zh
Inventor
周琛杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201810697537.6A priority Critical patent/CN109085488B/zh
Publication of CN109085488A publication Critical patent/CN109085488A/zh
Application granted granted Critical
Publication of CN109085488B publication Critical patent/CN109085488B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2898—Sample preparation, e.g. removing encapsulation, etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明公开了一种芯片测试方法，首先，在一层氧化膜上形成一个或者多个标准尺寸及厚度的pad，然后去除氧化膜，使pad掉落，利用静电探针将pad拾起并保存。测试时，利用静电针把pad放置于需要的地方，利用FIB将pad固定，并将pad于需要测试的信号线连接起来。测试完成之后，利用FIB切断pad与信号线的连接，使用静电针将pad回收保存，以便下次再用。本方法可以节省淀积pad的时间，pad还能反复利用，节约了时间成本和材料成本。

Description

芯片测试方法
技术领域
本发明涉及半导体器件制造与测试领域，特别是指一种芯片测试方法。
背景技术
当需要获取芯片中某一金属线上的波形时，须用FIB对芯片进行线路修改，将信号引出，再用Pt淀积出一个pad，便于probe及测量，如图1所示，是利用Pt淀积的pad的显微照片，图中下方的大面积矩形为pad。
传统的做法：
每引出一个信号，就要使用FIB的Pt淀积功能，相应地淀积出一个pad用于探针的接触，pad的大小一般为：30um×30um×1um左右，每个pad的淀积时间一般为一个小时左右。
当需要淀积多个pad时，就需要耗费大量时间以及FIB的Pt原料，时间成本和材料成本都很高。
发明内容
本发明所要解决的技术问题在于提供一种芯片测试方法。
为解决上述问题，本发明所述的一种芯片测试方法，首先，在一层氧化膜上形成一个或者多个标准尺寸及厚度的pad，然后去除氧化膜，使pad掉落，利用静电探针将pad拾起并保存。
进一步地，所述的pad尺寸根据测试需要来确定，或者是制备各种不同尺寸大小的pad予以保存，在测试时根据实际需要选择合适尺寸的pad来使用。
进一步地，采用湿法腐蚀的方法去除氧化膜，pad由于失去载体而掉落。
进一步地，所述的pad材质为Al，或者W，或者Pt。
进一步地，利用静电针把pad放置于需要的地方，利用FIB将pad固定，并将pad于需要测试的信号线连接起来。
进一步地，测试完成之后，利用FIB切断pad与信号线的连接，使用静电针将pad回收保存，以便下次再用。
本发明所述的芯片测试方法，可以节省淀积pad的时间，pad还能反复利用，节约了时间成本和材料成本。
附图说明
图1是利用淀积pt金属pad然后进行FIB连线的测试图。
图2是本发明在氧化膜上淀积形成金属pad的示意图。
图3是本发明利用形成的金属pad进行FIB连线并测试的示意图。
图4是本发明测试完成之后切断连线将pad回收保存的示意图。
具体实施方式
本发明所述的一种芯片测试方法，首先，在一层氧化膜上形成一个或者多个标准尺寸及厚度的pad，比如长×宽×厚度为30μm×30μm×1μm。如图2所示，图中在氧化膜上一次制作了多个pad。具体根据测试需要来确定，或者是制备各种不同尺寸大小的pad予以保存，在测试时根据实际需要选择合适尺寸的pad来使用。pad材质为Al，或者W，或者Pt。
然后，采用湿法腐蚀的方法去除氧化膜，pad由于失去载体而掉落。利用静电探针将pad拾起并保存。
在测试的时候，利用静电针把pad放置于需要的地方，如图3所示，利用FIB将pad固定，并将pad于需要测试的信号线连接起来。然后使用测试探针打在pad上，输入测试信号进行正常的芯片测试。
测试完成之后，利用FIB切断pad与信号线的连接，使用静电针将pad回收保存，以便下次再用。本方法可以节省淀积pad的时间，pad还能反复利用，节约了时间成本和材料成本。
以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (4)

1.一种芯片测试用PAD的形成方法，其特征在于：首先，在一层氧化膜上形成一个或者多个标准尺寸及厚度的pad，然后去除氧化膜，使pad掉落，利用静电探针将pad拾起并保存；
所述的pad尺寸根据测试需要来确定，或者是制备各种不同尺寸大小的pad予以保存，在测试时根据实际需要选择合适尺寸的pad来使用；
所述的pad材质为Al，或者W，或者Pt。
2.如权利要求1所述的芯片测试用PAD的形成方法，其特征在于：采用湿法腐蚀的方法去除氧化膜，pad由于失去载体而掉落。
3.如权利要求1所述的芯片测试用PAD的形成方法，其特征在于：测试时，利用静电针把pad 放置于需要的地方，利用FIB将pad固定，并将pad于需要测试的信号线连接起来。
4.如权利要求1所述的芯片测试用PAD的形成方法，其特征在于：测试完成之后，利用FIB切断pad与信号线的连接，使用静电针将pad回收保存，以便下次再用。
CN201810697537.6A 2018-06-29 2018-06-29 芯片测试方法 Active CN109085488B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810697537.6A CN109085488B (zh) 2018-06-29 2018-06-29 芯片测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810697537.6A CN109085488B (zh) 2018-06-29 2018-06-29 芯片测试方法

Publications (2)

Publication Number Publication Date
CN109085488A CN109085488A (zh) 2018-12-25
CN109085488B true CN109085488B (zh) 2021-01-22

Family

ID=64834836

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810697537.6A Active CN109085488B (zh) 2018-06-29 2018-06-29 芯片测试方法

Country Status (1)

Country Link
CN (1) CN109085488B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101150058A (zh) * 2006-09-22 2008-03-26 上海华虹Nec电子有限公司 形成半导体金属键合垫的淀积方法
CN103295917A (zh) * 2013-05-28 2013-09-11 上海华力微电子有限公司 一种铝焊垫的制造方法
CN103579156A (zh) * 2012-08-01 2014-02-12 罗伯特·博世有限公司 用于热压键合的键合垫，用于制造键合垫的方法和构件
CN204230230U (zh) * 2014-10-16 2015-03-25 中芯国际集成电路制造(北京)有限公司 一种焊垫结构
CN104752233A (zh) * 2013-12-26 2015-07-01 中芯国际集成电路制造(上海)有限公司 一种焊垫制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101150058A (zh) * 2006-09-22 2008-03-26 上海华虹Nec电子有限公司 形成半导体金属键合垫的淀积方法
CN103579156A (zh) * 2012-08-01 2014-02-12 罗伯特·博世有限公司 用于热压键合的键合垫，用于制造键合垫的方法和构件
CN103295917A (zh) * 2013-05-28 2013-09-11 上海华力微电子有限公司 一种铝焊垫的制造方法
CN104752233A (zh) * 2013-12-26 2015-07-01 中芯国际集成电路制造(上海)有限公司 一种焊垫制备方法
CN204230230U (zh) * 2014-10-16 2015-03-25 中芯国际集成电路制造(北京)有限公司 一种焊垫结构

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Al/Cu键合垫片的制备与性能研究;岳安娜;《中国优秀硕士学位论文全文数据库 工程科技I辑》;20140715;第12-14页，第46页及图5.1 *

Also Published As

Publication number Publication date
CN109085488A (zh) 2018-12-25

Similar Documents

Publication Publication Date Title
US20240012029A1 (en) Probes for testing integrated electronic circuits and corresponding production method
CN104889083B (zh) 清洁装置
CN103163442B (zh) 一种晶圆测试方法
JP4359576B2 (ja) 第２の基板上に第１の基板のチップを配置する方法
CN101657894B (zh) 用于单切管芯测试的方法和装置
US7182672B2 (en) Method of probe tip shaping and cleaning
JP6872960B2 (ja) 電気的接続装置
CN109085488B (zh) 芯片测试方法
US8173534B2 (en) Method for producing a semiconductor wafer with rear side identification
JP2008151515A (ja) プローブおよびその製造方法
US20030222668A1 (en) Method for producing micro probe tips
US20080122470A1 (en) Probe installed to a probe card
CN111077428A (zh) 晶圆的测试方法
CN100498345C (zh) 探针卡的制造方法
JP3333155B2 (ja) プラズマダメージ評価用ｔｅｇパターンおよびそれを用いた評価方法
CN103809099B (zh) 晶圆探针测试次数的检测方法
JP2001210682A (ja) 半導体選別装置
CN108181568B (zh) 晶圆测试保护垫及测试方法
JPH05299484A (ja) 半導体ウェハ
US9915699B2 (en) Integrated fan-out pillar probe system
EP3761349B1 (de) Verfahren zur herstellung von halbleiterbauelementen zur ausbeutesteigerung beim mikrotransferdruck
CN208954938U (zh) 晶圆及识别装置
CN202649393U (zh) 晶圆测试装置
JPS62152138A (ja) 半導体装置の製造方法
JP2003215158A (ja) プローブおよびプローブカード装置並びにプローブの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant