CN106257968A - 印刷电路板及其制造方法 - Google Patents

印刷电路板及其制造方法 Download PDF

Info

Publication number
CN106257968A
CN106257968A CN201610429430.4A CN201610429430A CN106257968A CN 106257968 A CN106257968 A CN 106257968A CN 201610429430 A CN201610429430 A CN 201610429430A CN 106257968 A CN106257968 A CN 106257968A
Authority
CN
China
Prior art keywords
insulating barrier
layer
circuit layer
cavity
pcb
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610429430.4A
Other languages
English (en)
Inventor
李在彦
睦智秀
高永宽
郑淳五
高京焕
白龙浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN106257968A publication Critical patent/CN106257968A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09109—Locally detached layers, e.g. in multilayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1377—Protective layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/282—Applying non-metallic protective coatings for inhibiting the corrosion of the circuit, e.g. for preserving the solderability
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

公开一种印刷电路板及其制造方法，所述印刷电路板包括：第一绝缘层；第一电路层，设置在第一绝缘层之上；第二绝缘层，设置在第一绝缘层之上；第二电路层，设置在第二绝缘层之上，并且由光敏材料构成；保护层，设置在第二绝缘层之上，并且围住第二电路层，其中，保护层包括隧道式空腔，并且将第二电路层的一部分暴露于外部环境，其中，第二绝缘层将第一电路层的位于空腔之下的部分暴露于外部环境。

Description

印刷电路板及其制造方法
本申请要求于2015年6月18日在韩国知识产权局提交的第10-2015-0086884号韩国专利申请的权益，所述韩国专利申请公开的全部内容出于所有目的通过引用被包含于此。
技术领域
以下描述涉及一种印刷电路板及其制造方法。
背景技术
为了符合与信息技术领域中的移动电话和其它电子设备(变得日益多功能化、更轻、更薄且更小)相关联的技术要求，对在板中插入集成电路、半导体芯片或诸如有源器件和无源器件的各种电子元件的需求提高了。近来，已经开发了在板中嵌入组件的各种方法。
典型的组件嵌入式板具有形成在板的绝缘层中的空腔，并且具有插入在空腔中的各种组件、集成电路和/或半导体芯片。第7886433号美国专利描述了制造组件嵌入式印刷电路板的方法的示例。
发明内容
提供该发明内容而以简化形式来介绍选择的构思，以下在具体实施方式中进一步描述该构思。本发明内容并不意在确定所要求保护的主题的主要特征或必要特征，也不意在用于帮助确定所要求保护的主题的范围。
根据一个总的方面，一种印刷电路板包括：第一绝缘层；第一电路层，设置在第一绝缘层之上；第二绝缘层，设置在第一绝缘层之上；第二电路层，设置在第二绝缘层之上，并且由光敏材料构成；保护层，设置在第二绝缘层之上，并且围住第二电路层，其中，保护层包括隧道式空腔，并且将第二电路层的一部分暴露于外部环境，其中，第二绝缘层将第一电路层的位于所述空腔之下的部分暴露于外部环境。
第二绝缘层可设置在整个第一绝缘层之上。
第二绝缘层可通过所述空腔暴露于外部环境。
第二绝缘层可围住位于所述空腔之下的第一电路层，并且可将第一电路层的上表面的一部分暴露于外部环境。
第二绝缘层可设置在位于第一绝缘层之上的除了位于所述空腔之下的区域以外的区域中。
第一绝缘层可通过所述空腔暴露于外部。
所述印刷电路板还可包括表面处理层，所述表面处理层形成在第一电路层的暴露于外部环境的所述部分以及第二电路层的暴露于外部环境的所述部分之上。
第一电路层可在所述空腔中形成连接垫。
根据另一总的方面，一种制造印刷电路板的方法包括：在包括空腔区域的第一绝缘层之上形成第一电路层；在第一绝缘层之上形成第二绝缘层，第二绝缘层由光敏材料构成；在第二绝缘层之上的除了空腔区域以外的区域中形成第二电路层；在第二绝缘层之上形成保护层以围住第二电路层，保护层包括形成在空腔区域中的空腔，其中，保护层将第二电路层的一部分暴露于外部环境，其中，在空腔区域中，第二绝缘层将第一电路层暴露于外部环境。
形成第二绝缘层的步骤可包括在整个第一绝缘层之上形成第二绝缘层。
形成保护层的步骤可包括在空腔中将第二绝缘层暴露于外部环境。
形成第二绝缘层的步骤可包括形成第二绝缘层，以在空腔区域中围住第一电路层，并且将第一电路层的上表面的一部分暴露于外部环境。
形成第二绝缘层的步骤可包括在第一绝缘层之上的除了空腔区域以外的区域中形成第二绝缘层。
形成保护层的步骤可包括通过保护层的空腔将第一绝缘层暴露于外部。
所述方法还可包括：在第一电路层的暴露于外部环境的所述部分以及第二电路层的暴露于外部环境的所述部分之上形成表面处理层。
第一电路层可在空腔中形成连接垫。
其它特征和方面将通过下面的具体实施方式、附图和权利要求而明显。
附图说明
图1示出了印刷电路板的示例。
图2是示出制造图1中的印刷电路板的方法的流程图。
图3至图19是示出在制造图1中的印刷电路板的方法中使用的示例工艺的截面图。
图20示出了印刷电路板的另一示例。
图21至图23是示出在制造图20中的印刷电路板的方法中使用的示例工艺的截面图。
在整个附图和具体实施方式中，相同的标号指示相同的元件。附图可不按照比例绘制，为了清楚、说明和方便起见，可夸大附图中元件的相对尺寸、比例和描绘。
具体实施方式
提供以下的具体实施方式，以帮助读者获得对在此描述的方法、设备和/或系统的全面理解。然而，在此描述的方法、设备和/或系统的各种改变、变型和等同物对于本领域的普通技术人员来说将是明显的。在此描述的操作顺序仅仅是示例，而且其并不局限于在此阐述的，而是除了必须以特定顺序进行的操作以外，可做出对于本领域的普通技术人员来说将是明显的改变。此外，为了更加清楚和简要，可省略本领域的普通技术人员公知的功能和结构的描述。
在此描述的特征可按照不同的形式体现，并且不应该被解释为局限于在此描述的示例。更确切地说，提供在此描述的示例，以使本公开将是彻底的和完整的，并且将把本公开的全部范围传达给本领域的普通技术人员。
诸如“第一”、“第二”、“上部”和“下部”的术语用于描述各种元件，但是上述元件不应局限于上述术语。上述术语仅用于将一个元件与另一元件区分开。在附图中，可夸大、省略或简要地示出一些元件，所述元件的尺寸不一定反映这些元件的实际尺寸。
图1示出了根据示例的印刷电路板100。
参照图1，印刷电路板100包括绝缘层170、上部和下部内电路层112、上部和下部第一电路层125、上部和下部第二电路层143、上部和下部保护层151以及上部和下部表面处理层161。
绝缘层170包括芯绝缘层111、上部和下部第一绝缘层121以及上部和下部第二绝缘层131。
上部第一绝缘层121和上部第二绝缘层131依次层压在芯绝缘层111之上。下部第一绝缘层121和下部第二绝缘层131依次层压在芯绝缘层111之下。
根据实施例，芯绝缘层111、第一绝缘层121和第二绝缘层131由通常用于层间绝缘材料的复合聚合物树脂构成。例如，芯绝缘层111和第一绝缘层121可由环氧树脂(例如，半固化片、ABF(ajinomoto build-up film)、阻燃剂4(FR-4，flame retardant 4)或双马来酰亚胺三嗪(BT，bismaleimidetriazine))构成。然而，形成芯绝缘层111和第一绝缘层121的材料不局限于在此所描述的，并且可在电路板领域中已知的绝缘材料中进行选择。在实施例中，第二绝缘层131由光敏材料制成。
上部第一绝缘层121形成在芯绝缘层111之上，以使上部内电路层112嵌入。下部第一绝缘层121形成在芯绝缘层111之下，以使下部内电路层112嵌入。
上部内电路层112形成在芯绝缘层111之上。下部内电路层112形成在芯绝缘层111之下。内电路层112由导电材料制成。例如，内电路层112可由铜或电路板领域中已知的另一种导电材料制成。
印刷电路板100还包括形成为穿过芯绝缘层111的贯穿通路(through-via)113。贯穿通路113将上部内电路层112与下部内电路层112电连接。贯穿通路113由诸如铜的导电材料或电路板领域中已知的另一种导电材料制成。
根据实施例，上部第一电路层125形成在上部第一绝缘层121之上。下部第一电路层125形成在下部第一绝缘层121之下。
上部第一电路层125的一部分置于空腔155中。此外，上部第一电路层125的设置在空腔155中的那一部分包括连接垫127，其中，连接垫127具有通过上部第二绝缘层131而部分地暴露的上表面。连接垫127为与稍后设置在印刷电路板100上的电子组件(未示出)电连接的元件。第一电路层125由铜或电路板领域中已知的另一种材料构成。
上部第二电路层143形成在上部第二绝缘层131之上。此外，下部第二电路层143形成在下部第二绝缘层131之下。第二电路层143由铜或电路板领域中已知的另一种材料构成。
上部保护层151形成在上部第二绝缘层131之上，并且包括空腔155。空腔155形成为穿过上部保护层151。此外，上部保护层151包括形成在上部第二绝缘层131和上部第一电路层125之上且通过空腔155暴露于外部环境的上部表面处理层161。此外，下部保护层151形成在下部第二绝缘层131之下。
上部保护层151和下部保护层151形成为分别围住上部第二电路层143和下部第二电路层143。需要与外部组件(未示出)电连接的上部第二电路层143形成为具有形成在第二电路层143之上且暴露于外部环境的上部表面处理层161。当针对外部组件(未示出)与上部第二电路层143之间的电连接执行焊接时，上部保护层151保护与外部组件电连接的上部第二电路层143的相邻部分。此外，保护层151防止第二电路层143由于暴露于外部而被氧化和腐蚀。根据实施例，保护层151由耐热涂层材料构成。例如，保护层151可由阻焊剂(solder resist)制成。
上部表面处理层161形成在上部第一电路层125和上部第二电路层143的暴露于外部的部分之上。参照图1，上部表面处理层161不是形成在连接垫127的整个上表面上，而是仅形成在连接垫127的上表面的一部分上。表面处理层161用于保护第一电路层125和第二电路层143免于受到外部环境的影响。此外，表面处理层161防止第一电路层125和第二电路层143被氧化和腐蚀。
根据实施例，表面处理层161可包含有机保焊剂(OSP，organicsolderability preservative)、化学镍金(ENIG，electroless nickel immersiongold)、镍、钯、金、锡、无铅焊料和银中的至少一种。此外，表面处理层161可由电路板领域中已知的能够保护暴露的电路层的任何其它材料构成。此外，在表面处理层161形成在其上的第二电路层143需要与外部电连接的情况下，表面处理层161可由上述材料中的导电材料构成。
印刷电路板100包括形成在绝缘层170内部的上部和下部第一通路(via)126。上部第一通路126将上部内电路层112与上部第一电路层125电连接，下部第一通路将下部内电路层112与下部第一电路层125电连接。
印刷电路板100还包括形成在绝缘层170内部的上部和下部第二通路144。上部第二通路将上部第一电路层125与上部第二电路层143电连接，下部第二通路将下部第一电路层125与下部第二电路层143电连接。此外，一个或更多个通路使得形成在印刷电路板100中的电路层(包括在此未示出的任何电路层)之间的电连接是可能的。第二通路144由电路板领域中已知的导电材料构成。
图2是示出根据实施例的制造印刷电路板100的方法的流程图，图3至图19是示出在制造印刷电路板100的方法的示例中执行的示例工艺的截面图。在下文中将参照图3至图19来描述图2中示出的制造印刷电路板100的方法的流程图。
参照图3至图9，在第一绝缘层121上形成第一电路层125(图2中的操作S110)。
参照图3，首先形成芯板110。
芯板110包括芯绝缘层111以及形成在芯绝缘层111上的上部和下部内电路层112。
根据实施例，芯绝缘层111由通常用于层间绝缘材料的复合聚合物树脂构成。例如，芯绝缘层111可由环氧树脂(例如，半固化片、ABF、FR-4或BT)构成。然而，形成芯绝缘层111的材料不局限于在此所描述的，并且可在电路板领域中已知的绝缘材料中进行选择。
上部内电路层112和下部内电路层112分别形成在芯绝缘层111之上和之下。内电路层112由诸如铜的导电材料或电路板领域中已知的另一种导电材料制成。
芯板110还包括形成为穿过芯绝缘层111的贯穿通路113。贯穿通路113将上部内电路层112与下部内电路层112电连接。
可使用电路板领域中已知的任何方法来形成芯板110。例如，可通过应用盖孔法(tenting method)、半加成工艺(SAP，semi additive process)和改良的半加成工艺(MSAP，modified semi additive process)中的一种来形成芯板110。
参照图4，在芯板110之上和之下分别形成上部第一绝缘层121和下部第一绝缘层121。
根据实施例，上部第一绝缘层121层压在芯绝缘层111之上，同时在上部第一绝缘层121之上形成有上部第一金属层122。下部第一绝缘层121层压在芯绝缘层111之下，同时在下部第一绝缘层121之下形成有下部第一金属层122。因此，上部第一绝缘层121和下部第一绝缘层121形成为分别使上部内电路层112和下部内电路层112嵌入。
根据实施例，第一绝缘层121由通常用于层间绝缘材料的复合聚合物树脂构成。例如，第一绝缘层121可由环氧树脂(例如，半固化片、ABF、FR-4或BT)构成。然而，形成第一绝缘层121的材料不局限于在此所描述的，并且可在电路板领域中已知的绝缘材料中进行选择。
根据实施例，第一金属层122由铜或电路板领域中使用的另一种导电金属构成。
虽然描述了第一金属层122形成在其上的第一绝缘层121层压在芯板110上，但是这仅仅是示例，并且不应限制形成第一绝缘层121的方法。本领域的普通技术人员可选择将第一绝缘层121层压在芯板110上，同时省略第一金属层122。
参照图5，在上部内电路层112之上形成上部第一通路孔(via hole)123，并且使上部第一通路孔123形成为穿过上部第一绝缘层121和上部第一金属层122。在下部内电路层112之下形成下部第一通路孔123，并且使下部第一通路孔123形成为穿过下部第一绝缘层121和下部第一金属层122。因此，上部内电路层112的一部分和下部内电路层112的一部分分别通过上部第一通路孔123和下部第一通路孔123暴露于外部环境。可使用激光钻机形成第一通路孔123。可选地，可使用电路板领域中已知的形成通路孔的任何方法来形成第一通路孔123。
参照图6，通过执行电镀而在上部第一通路孔123和下部第一通路孔123中分别形成上部第一镀层124和下部第一镀层124。在上部第一金属层122之上形成上部第一镀层124，并在下部第一金属层122之下形成下部第一镀层124。第一镀层124由铜或电路板领域中使用的另一种导电金属构成。
参照图7，在形成于芯板110之上的第一镀层124之上形成上部第一电镀抗蚀层310。此外，在下部第一镀层124之下形成下部第一电镀抗蚀层310。
第一电镀抗蚀层310被构造为保护将要形成第一电路层125(图1中示出)的部分，并且暴露将要被去除的部分。第一电镀抗蚀层310可由电路板领域中已知的用于电镀抗蚀层的任何材料构成。
参照图8，形成上部和下部第一电路层125以及上部和下部第一通路126。
通过使第一镀层124(图7中示出)和第一金属层122(图7中示出)图案化而形成第一电路层125。上部第一镀层124的形成在上部第一通路孔123内部的部分和下部第一镀层124的形成在下部第一通路孔123内部的部分分别成为上部第一通路126和下部第一通路126。
上部第一电路层125包括连接垫127。连接垫127为与稍后将设置在印刷电路板100上的电子组件(未示出)电连接的元件。连接垫127位于空腔区域A中，其中，空腔区域A为稍后将形成空腔(未示出)的区域。
在实施例中，可使用盖孔法形成第一电路层125。然而，形成第一电路层125的方法不局限于盖孔法，并且可使用电路板领域中已知的形成电路层的任何方法来形成第一电路层125。在下文中，将在第一电路层125不被区分为第一镀层124和第一金属层122的情况下示出第一电路层125。
参照图9，去除第一电镀抗蚀层310(图8中示出)。
参照图10和图11，形成上部和下部第二绝缘层131(图2中的操作S120)。
参照图10，在上部第一绝缘层121之上形成上部第二绝缘层131，并在下部第一绝缘层121之下形成下部第二绝缘层131。如上所述形成的第二绝缘层131形成为使形成在第一绝缘层121上的第一电路层125嵌入。
第二绝缘层131可由电路板领域中已知的绝缘材料中的光敏材料构成。此外，第二绝缘层131可使用电路板领域中已知的形成绝缘层的任何方法形成。
参照图11，通过执行曝光工艺和显影工艺使第二绝缘层131图案化。上部第二绝缘层131的通过这些工艺而形成在空腔区域A中的部分被图案化为将连接垫127暴露于外部环境。此外，在上部第二绝缘层131和下部第二绝缘层131的除了空腔区域A以外的区域中形成上部第二通路孔132和下部第二通路孔132。
根据实施例，第二绝缘层131由光敏材料构成，并且使用曝光工艺和显影工艺而被图案化。因此，由于没有使用传统的冲压半固化片(punchedprepreg)，因此可省略用于层压半固化片的加热工艺和压制工艺。因此，通过使用由光敏材料构成的上部第二绝缘层131，可防止当半固化片被加热和压制时由于半固化片流动到空腔区域A中而导致的问题。
此外，上部第二绝缘层131用作用于在空腔区域A中保护上部第一电路层125的阻焊剂层。也就是说，上部第二绝缘层131替代传统的阻焊剂层用于在空腔区域A中保护上部第一电路层125。因此，可省略用于在空腔区域A中形成阻焊剂层的额外的工艺。
参照图12至图16，形成第二电路层143(图2中的操作S 130)。
参照图12，在上部第二绝缘层131之上、上部第二通路孔132的内壁上以及上部第一电路层125的暴露于外部环境的部分之上形成上部种子层141。在芯板110的下侧上，在下部第二绝缘层131之下、下部第二通路孔132的内壁上以及下部第一电路层125的暴露于外部环境的部分之下形成下部种子层141。
使用电路板领域中已知的方法来形成种子层141。例如，可通过诸如以无电镀覆为例的湿镀覆方法来形成种子层141。可选地，可使用诸如以溅射为例的干镀覆方法来形成种子层141。
参照图13，在芯板110的上侧上，在上部第二绝缘层131之上形成上部第二电镀抗蚀层320。在芯板110的下侧上，在下部第二绝缘层131之下形成下部第二电镀抗蚀层320。
第二电镀抗蚀层320可由干膜构成。然而，用于第二电镀抗蚀层320的材料不局限于干膜，并且第二电镀抗蚀层320可由电路图案领域中已知的用于电镀抗蚀层的任何材料构成。
参照图14，使第二电镀抗蚀层320图案化，以使开口形成于稍后将形成第二电路层143(图1中示出)的区域中。第二电镀抗蚀层320形成为保护第一电路层125以及上部种子层141的形成在空腔区域A中的部分免于受到外部环境的影响。
可使用曝光工艺和显影工艺使第二电镀抗蚀层320图案化。然而，使第二电镀抗蚀层320图案化的方法可根据用于第二电镀抗蚀层320的材料而变化。
参照图15，通过电镀形成上部和下部第二镀层142。在上部第二通路孔132中以及上部种子层141之上形成上部第二镀层142。在下部第二通路孔132中以及下部种子层141之下形成下部第二镀层142。第二镀层142由例如铜或电路板领域中使用的另一种导电金属构成。
当形成第二镀层142时，上部第二电镀抗蚀层320防止上部第二镀层142在空腔区域A中形成在上部种子层141之上。
参照图16，去除第二电镀抗蚀层320(图15中示出)以及种子层141的暴露于外部环境的部分。更具体地讲，当第二电镀抗蚀层320被去除时，种子层141的一部分暴露于外部环境。相应地去除种子层141的暴露部分。
可通过电路板领域中已知的方法来去除种子层141。例如，可使用快速蚀刻方法或闪蚀方法(flash etching method)来去除种子层141。
一旦去除了种子层141，便形成上部和下部第二通路144以及上部和下部第二电路层143。也就是说，形成在第二通路孔132中的第二镀层142和种子层141成为第二通路144。此外，在芯板110的上侧上，形成在上部第二绝缘层131之上的上部种子层141和上部第二镀层142成为上部第二电路层143。类似地，在芯板110的下侧上，形成在下部第二绝缘层131之下的下部种子层141和下部第二镀层142成为下部第二电路层143。此外，形成在第二通路孔132中的第二镀层142和种子层141成为第二通路144。在下文中，将在第二电路层143不被区分为第二镀层142和种子层141的情况下示出第二电路层143。
参照图17，形成上部和下部保护层151(图2中的操作S140)。
根据实施例，在上部第二绝缘层131之上形成上部保护层151，并且使上部保护层151形成为围住上部第二电路层143。类似地，在下部第二绝缘层131之下形成下部保护层151，并且使下部保护层151形成为围住下部第二电路层143。此外，上部保护层151按照使上部第二电路层143的需要与外部组件(未示出)电连接的部分暴露于外部这样的方式形成。
此外，上部保护层151包括形成在空腔区域A中的隧道式空腔155。因此，在空腔区域A中的上部第二绝缘层131和上部第一电路层125通过上部保护层151暴露于外部环境。
当外部组件(未示出)与上部第二电路层143彼此电连接时，如上所述形成的上部保护层151保护与外部组件电连接的上部第二电路层143的相邻部分。此外，保护层151防止第二电路层143由于暴露于外部而被氧化和腐蚀。
根据实施例，保护层151由耐热涂层材料构成。例如，保护层151可由阻焊剂构成。
参照图18，在上部第二电路层143的上表面的通过上部保护层151而暴露于外部环境的部分上形成上部表面处理层161。此外，在空腔155中，在上部第一电路层125的上表面的通过上部第二绝缘层131而暴露于外部环境的部分上形成上部表面处理层161。也就是说，上部表面处理层161仅形成在连接垫127的上表面的通过第二绝缘层131而暴露于外部环境的部分上。下部表面处理层161形成在下部第二电路层143的下表面的通过下部保护层151而暴露于外部环境的部分上。
根据实施例，表面处理层161可包含有机保焊剂(OSP)、化学镍金(ENIG)、镍、钯、金、锡、无铅焊料和银中的至少一种。此外，表面处理层161可由电路板领域中已知的能够保护暴露的电路层的任何其它材料构成。此外，在表面处理层161形成在其上的第二电路层143需要与外部元件电连接的情况下，表面处理层161可由上述材料中的导电材料构成。
图19示出了根据另一实施例的印刷电路板200的示例。
参照图19，印刷电路板200包括绝缘层170、上部和下部内电路层112、上部和下部第一电路层125、上部和下部第二电路层143、上部和下部保护层151以及上部和下部表面处理层161。
在下文中，将主要描述印刷电路板200的与印刷电路板100的元件不同的元件。因此，将不冗余地描述印刷电路板200的与印刷电路板100的元件相同的元件。
在印刷电路板200中，上部保护层151的空腔155延伸到上部第二绝缘层131。因此，上部第一绝缘层121和上部第一电路层125的位于空腔155之下的部分通过空腔155暴露于外部环境。
根据实施例，在空腔155中，上部表面处理层161形成在通过上部第一电路层125形成的连接垫127的整个上表面上。
图20至图22是示出在制造印刷电路板200的方法中执行的示例工艺的截面图。
参照图20，在芯板110上形成上部第一绝缘层121和下部第一绝缘层121、上部第一电路层125和下部第一电路层125以及上部第二绝缘层131和下部第二绝缘层131。
芯板110、第一绝缘层121、第一电路层125以及第二绝缘层131可通过与参照图3至图10描述的工艺相同的工艺形成。因此，在此将不冗余地提供对这些工艺的描述。
参照图21，通过执行曝光工艺和显影工艺来使第二绝缘层131图案化。上部第二绝缘层131被图案化为使得上部第一绝缘层121和连接垫127的在空腔区域A中的部分暴露于外部环境。更具体地讲，连接垫127的上表面和侧表面暴露于外部环境。此外，在上部第二绝缘层131和下部第二绝缘层131的除了空腔区域A以外的区域中形成上部第二通路孔132和下部第二通路孔132。
根据实施例，第二绝缘层131由光敏材料构成，并且使用曝光工艺和显影工艺被图案化。因此，由于没有使用传统的冲压半固化片，因此可省略用于层压半固化片的加热工艺和压制工艺。因此，通过使用由光敏材料构成的上部第二绝缘层131，可防止当半固化片被加热和压制时由于半固化片流动到空腔区域A中而导致的问题。
此外，上部第二绝缘层131用作用于在空腔区域A中保护上部第一电路层125的阻焊剂层。也就是说，上部第二绝缘层131替代传统的阻焊剂层用于在空腔区域A中保护上部第一电路层125。因此，可省略用于在空腔区域A中形成阻焊剂层的额外的工艺。
参照图22，形成上部和下部种子层141。
根据实施例，在芯板110的上侧上，在上部第一绝缘层121的通过空腔155暴露于外部环境的部分之上、上部第二绝缘层131之上、上部第二通路孔132的内壁上以及上部第一电路层125的暴露于外部环境的部分之上形成上部种子层141。在芯板110的下侧上，在下部第二绝缘层131之下、下部第二通路孔132的内壁上以及下部第一电路层125的暴露于外部环境的部分之下形成下部种子层141。
使用电路板领域中已知的方法来形成种子层141。例如，可通过诸如以无电镀覆为例的湿镀覆方法来形成种子层141。此外，可使用诸如以溅射为例的干镀覆方法来形成种子层141。
紧随其后的工艺与参照图13至图17描述的工艺相同，因此在此将不冗余地描述。
参照图23，形成上部和下部表面处理层161。
上部第二绝缘层131形成在除了空腔区域A以外的区域中。因此，形成在上部保护层151中的空腔155形成为一直延伸到上部第二绝缘层131。
在上部第二电路层143的通过上部保护层151而暴露于外部环境的部分之上形成上部表面处理层161。此外，在连接垫127(为上部第一电路层125的通过空腔155而暴露于外部环境的部分)之上形成上部表面处理层161。在该示例中，上部表面处理层161形成在连接垫127的整个上表面上。
根据实施例，表面处理层161可包含有机保焊剂(OSP)、化学镍金(ENIG)、镍、钯、金、锡、无铅焊料和银中的至少一种。此外，表面处理层161可由电路板领域中已知的能够保护暴露的电路层的任何其它材料构成。此外，在表面处理层161形成在其上的第二电路层143需要与外部元件电连接的情况下，表面处理层161可由上述材料中的导电材料构成。
虽然本公开包括具体示例，但是对于本领域的普通技术人员来说将明显的是，在不脱离权利要求及其等同物的精神和范围的情况下，可在形式和细节方面对这些示例做出各种改变。在此描述的示例仅被视为具有描述意义，而非出于限制的目的。在每个示例中的特征或方面的描述被视为适用于其它示例中的相似的特征或方面。如果按照不同的顺序执行所描述的技术和/或如果按照不同的方式来组合所描述的系统、结构、装置或电路中的组件和/或由其它组件或其等同物来替换或增补所描述的系统、结构、装置或电路中的组件，则可实现合适的结果。因此，本公开的范围不是由具体实施方式限定，而是由权利要求及其等同物限定，并且权利要求及其等同物的范围内的所有变型将被理解为包括在本公开中。

Claims (16)

1.一种印刷电路板，包括：
第一绝缘层；
第一电路层，设置在第一绝缘层之上；
第二绝缘层，设置在第一绝缘层之上；
第二电路层，设置在第二绝缘层之上，并且由光敏材料构成；以及
保护层，设置在第二绝缘层之上，并且围住第二电路层，
其中，保护层包括隧道式空腔，并且将第二电路层的一部分暴露于外部环境，
其中，第二绝缘层将第一电路层的位于所述空腔之下的部分暴露于外部环境。
2.如权利要求1所述的印刷电路板，其中，第二绝缘层设置在整个第一绝缘层之上。
3.如权利要求2所述的印刷电路板，其中，第二绝缘层通过所述空腔暴露于外部环境。
4.如权利要求2所述的印刷电路板，其中，第二绝缘层围住位于所述空腔之下的第一电路层，并且将第一电路层的上表面的一部分暴露于外部环境。
5.如权利要求1所述的印刷电路板，其中，第二绝缘层设置在第一绝缘层之上的除了位于所述空腔之下的区域以外的区域中。
6.如权利要求5所述的印刷电路板，其中，第一绝缘层通过所述空腔暴露于外部。
7.如权利要求1所述的印刷电路板，所述印刷电路板还包括表面处理层，所述表面处理层形成在第一电路层的暴露于外部环境的所述部分以及第二电路层的暴露于外部环境的所述部分之上。
8.如权利要求1所述的印刷电路板，其中，第一电路层在所述空腔中形成连接垫。
9.一种制造印刷电路板的方法，包括：
在包括空腔区域的第一绝缘层之上形成第一电路层；
在第一绝缘层之上形成第二绝缘层，第二绝缘层由光敏材料构成；
在第二绝缘层之上的除了空腔区域以外的区域中形成第二电路层；
在第二绝缘层之上形成保护层以围住第二电路层，保护层包括形成在空腔区域中的空腔，
其中，保护层将第二电路层的一部分暴露于外部环境，
其中，在空腔区域中，第二绝缘层将第一电路层暴露于外部环境。
10.如权利要求9所述的方法，其中，形成第二绝缘层的步骤包括在整个第一绝缘层之上形成第二绝缘层。
11.如权利要求10所述的方法，其中，形成保护层的步骤包括在空腔中将第二绝缘层暴露于外部环境。
12.如权利要求10所述的方法，其中，形成第二绝缘层的步骤包括形成第二绝缘层，以在空腔区域中围住第一电路层，并且将第一电路层的上表面的一部分暴露于外部环境。
13.如权利要求9所述的方法，其中，形成第二绝缘层的步骤包括在第一绝缘层之上的除了空腔区域以外的区域中形成第二绝缘层。
14.如权利要求13所述的方法，其中，形成保护层的步骤包括通过保护层的空腔将第一绝缘层暴露于外部。
15.如权利要求9所述的方法，所述方法还包括：在第一电路层的暴露于外部环境的部分以及第二电路层的暴露于外部环境的所述部分之上形成表面处理层。
16.如权利要求9所述的方法，其中，第一电路层在空腔中形成连接垫。
CN201610429430.4A 2015-06-18 2016-06-16 印刷电路板及其制造方法 Pending CN106257968A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0086884 2015-06-18
KR1020150086884A KR102473416B1 (ko) 2015-06-18 2015-06-18 인쇄회로기판 및 인쇄회로기판의 제조 방법

Publications (1)

Publication Number Publication Date
CN106257968A true CN106257968A (zh) 2016-12-28

Family

ID=57588785

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610429430.4A Pending CN106257968A (zh) 2015-06-18 2016-06-16 印刷电路板及其制造方法

Country Status (3)

Country Link
US (1) US20160374196A1 (zh)
KR (1) KR102473416B1 (zh)
CN (1) CN106257968A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112262618A (zh) * 2018-07-19 2021-01-22 斯天克有限公司 多层电路板及其制造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI595812B (zh) * 2016-11-30 2017-08-11 欣興電子股份有限公司 線路板結構及其製作方法
CN110769598B (zh) * 2018-07-27 2021-11-16 宏启胜精密电子(秦皇岛)有限公司 内埋式电路板及其制作方法
US11723150B2 (en) * 2020-09-04 2023-08-08 Micron Technology, Inc. Surface mount device bonded to an inner layer of a multi-layer substrate

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1750737A (zh) * 2004-09-18 2006-03-22 三星电机株式会社 其上安装有芯片封装模块的印刷电路板及其制造方法
US20060237225A1 (en) * 2003-02-26 2006-10-26 Takashi Kariya Multilayer printed wiring board
US20100019368A1 (en) * 2008-07-25 2010-01-28 Samsung Electronics Co., Ltd. Semiconductor chip package, stacked package comprising semiconductor chips and methods of fabricating chip and stacked packages

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100792352B1 (ko) * 2006-07-06 2008-01-08 삼성전기주식회사 패키지 온 패키지의 바텀기판 및 그 제조방법
JP5082321B2 (ja) * 2006-07-28 2012-11-28 大日本印刷株式会社 多層プリント配線板及びその製造方法
TWI366896B (en) * 2006-11-30 2012-06-21 Carrier structure embedded with chip and method for fabricating thereof
KR100836651B1 (ko) 2007-01-16 2008-06-10 삼성전기주식회사 소자내장기판 및 그 제조방법
US9153863B2 (en) * 2012-01-24 2015-10-06 E I Du Pont De Nemours And Company Low temperature co-fired ceramic (LTCC) system in a package (SiP) configurations for microwave/millimeter wave packaging applications
KR102194721B1 (ko) * 2014-09-16 2020-12-23 삼성전기주식회사 인쇄회로기판 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060237225A1 (en) * 2003-02-26 2006-10-26 Takashi Kariya Multilayer printed wiring board
CN1750737A (zh) * 2004-09-18 2006-03-22 三星电机株式会社 其上安装有芯片封装模块的印刷电路板及其制造方法
US20090152233A1 (en) * 2004-09-18 2009-06-18 Samsung Electro-Mechanics Co., Ltd. Printed circuit board having chip package mounted thereon and method of fabricating same
US20100019368A1 (en) * 2008-07-25 2010-01-28 Samsung Electronics Co., Ltd. Semiconductor chip package, stacked package comprising semiconductor chips and methods of fabricating chip and stacked packages

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112262618A (zh) * 2018-07-19 2021-01-22 斯天克有限公司 多层电路板及其制造方法

Also Published As

Publication number Publication date
KR102473416B1 (ko) 2022-12-02
KR20160149613A (ko) 2016-12-28
US20160374196A1 (en) 2016-12-22

Similar Documents

Publication Publication Date Title
US9723729B2 (en) Printed wiring board
JP6711509B2 (ja) プリント回路基板、半導体パッケージ及びその製造方法
US9917025B2 (en) Printed wiring board and method for manufacturing printed wiring board
US9099313B2 (en) Embedded package and method of manufacturing the same
US9295150B2 (en) Method for manufacturing a printed circuit board
JP7074409B2 (ja) 素子内蔵型印刷回路基板
US9793200B2 (en) Printed wiring board
US9848492B2 (en) Printed circuit board and method of manufacturing the same
CN105321915A (zh) 嵌入式板及其制造方法
CN106257968A (zh) 印刷电路板及其制造方法
KR102194718B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
CN104284514A (zh) 印刷电路板及其制造方法
KR20160099381A (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법
CN109287072A (zh) 电路迹线的封装
US20160113110A1 (en) Printed wiring board
US20120152606A1 (en) Printed wiring board
TW201720250A (zh) 電路板及其製作方法
JP2016082143A (ja) プリント配線板
JP6798076B2 (ja) エンベデッド基板及びエンベデッド基板の製造方法
US8357861B2 (en) Circuit board, and chip package structure
US20160021749A1 (en) Package board, method of manufacturing the same and stack type package using the same
JP2016082089A (ja) プリント配線板
KR102281458B1 (ko) 소자 내장형 인쇄회로기판, 반도체 패키지 및 그 제조방법
KR20130021027A (ko) 인쇄회로기판 및 그의 제조 방법
KR102333097B1 (ko) 인쇄회로기판, 그 제조방법, 및 전자부품 모듈

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20161228

WD01 Invention patent application deemed withdrawn after publication