TW201720250A - 電路板及其製作方法 - Google Patents

Abstract

電路板之製作方法，包括工序：提供電容基板，電容基板之相對兩側具有第一銅箔層和第二銅箔層；蝕刻第一銅箔層和第二銅箔層形成第一電容線路層和第二電容線路層，得到電容單元；於第一電容線路層上方形成第一絕緣層、電阻基板以及第三銅箔層，於第二電容線路層下方形成第二絕緣層、第四銅箔層，得到內嵌電容單元之基板；於基板上形成盲孔，並電鍍盲孔形成導電柱，第三銅箔層和第四銅箔層分別借由導電柱與第一電容線路層和第二電容線路層導通；蝕刻第三銅箔層、第四銅箔層和電阻基板，形成第一導電線路層和第二導線電路層和電阻線路層。

Description

電路板及其製作方法

本發明涉及一種電路板及其製作方法。

現有之電路板技術中，已發展出其中嵌入有電阻和電容之電路板。借由於電路板之外表面上或於電路板之內層中安裝諸如電阻或電容之無源部件可獲得具有嵌入式電容電阻之電路板。這種具有嵌入式電容電阻元件之電路板，只需要組裝較少數量之電容電阻元件，並有利於縮小電路板之尺寸。

但是，於此類具有嵌入電容與電阻元件之電路板中，通常採用通孔導通，由於晶片之運作電容以及電阻均會產生熱量，通孔設計不易將熱導至主機板，會影響電路板之功能，並縮短電路板之使用壽命。並且，採用通孔限制了電路板之佈線密度，不利於進一步縮小元件之尺寸。

有鑑於此，本發明提供了一種散熱效果好且尺寸較小之電路板以及該電路板之製作方法。

一種電路板之製作方法，其包括以下工序：

提供一電容基板，電容基板之相對兩側具有第一銅箔層和第二銅箔層；

蝕刻第一銅箔層和第二銅箔層形成第一電容線路層和第二電容線路層，得到電容單元；

於第一電容線路層上方依次形成第一絕緣層、電阻基板以及第三銅箔層，於第二電容線路層下方形成第二絕緣層、第四銅箔層，得到內嵌有電容單元之基板；

於基板上形成盲孔，並對盲孔進行電鍍，形成導電柱，第三銅箔層和第四銅箔層分別借由導電柱與第一電容線路層和第二電容線路層導通；

蝕刻第三銅箔層、第四銅箔層和電阻基板，形成第一導電線路層和第二導線電路層和電阻線路層。

本發明還提供一種使用上述方法製作之電路板，其包括電容單元、形成於電容單元相對兩側之第一絕緣層和第二絕緣層、形成於第一絕緣層上方之電阻線路層、形成於電阻線路層表面之第一導電線路層、形成於第二絕緣層下方之第二導電線路層，第一導電線路層以及第二導電線路層借由導電柱與電容單元導通。

相較於現有技術，本發明利用蝕刻電容材料上下銅箔層形成具有電容線路層之電容單元。將所述電容單元作為基板經壓合貼合絕緣層、電阻基板和銅箔層，經顯影、蝕刻形成電阻線路層和外層電路層。借由鐳射打孔形成盲孔並對盲孔電鍍金屬形成導電柱以導通電容線路層和外層線路層，得到具有嵌入式電容和電阻之電路板。利用導電柱分別導通單面電容線路層和外層電路，可提高電路板元件之散熱性，於不增厚電路板亦不增加電路板層數之情況下，降低佈線密度，縮小元件大小。另外，還能避免通孔電鍍填孔高縱橫比造成漏塞品質異常。

圖1是本發明第一實施例所提供之電容基板之剖面示意圖。

圖2是於圖1之電容基板上形成第一干膜和第二幹膜之剖面示意圖。

圖3是刻蝕圖1之電容基板形成電容單元之剖面示意圖。

圖4是於圖3之電容單元基礎上形成基板之剖面示意圖。

圖5是於圖4之基板上形成盲孔之剖面示意圖。

圖6是於圖5中電鍍盲孔並形成第三幹膜和第四幹膜之剖面示意圖。

圖7是於圖6中形成第一導電線圖案、第二導電線路層和電阻線路層之剖面示意圖。

圖8是於圖7中形成第五幹膜和第六幹膜之剖面示意圖。

圖9是於圖8中形成第一導電線路層和第三導電線路層之剖面示意圖。

圖10是於圖9中形成第一防焊層、第二防焊層、第一表面處理層以及第二表面處理層之剖面示意圖。

圖11是於圖5中電鍍盲孔並形成第七幹膜，第八幹膜之剖面示意圖。

圖12是於圖11中形成第一導電線路層、第二導電線路層以及第三導電線路層之剖面示意圖。

圖13是於圖12中形成第九幹膜和第十幹膜之剖面示意圖。

圖14是於圖13之蝕刻電阻基板形成電阻線路層之剖面示意圖。

本發明第一實施例提供一種電路板10之製作方法，其包括以下工序:

第一工序，請參閱圖1，提供一電容基板100，所述電容基板100包括介電層110以及分別形成於所述介電層110之相對兩側之第一銅箔層120和第二銅箔層122。

第二工序，請參閱圖2和圖3，蝕刻電容基板100，形成電容單元100a。

如圖2所示，電容單元100a之具體製作方法為：首先，於第一銅箔層120和第二銅箔層122上分別覆蓋第一干膜130和第二幹膜132，借由曝光、顯影對第一干膜130和第二幹膜132進行圖案化。其次，如圖3所示，對第一銅箔層120和第二銅箔層122分別進行蝕刻形成第一電容線路層1202和第二電容線路層1222。最後，去除第一干膜130和第二幹膜132，得到電容單元100a。

第三工序，請參閱圖4，於電容單元100a之上下兩側分別壓合形成第一絕緣層140和第二絕緣層142，並且於第一絕緣層140之表面形成電阻基板150。之後，於電阻基板150之表面以及第二絕緣層142之表面分別形成第三銅箔層160和第四銅箔層162，從而得到內嵌有電容單元100a之基板200。

第四工序，請參閱圖5，於所述基板200上形成多個盲孔，以暴露出第一電容線路層1202和第二電容線路層1222。

具體地，借由鐳射打孔之方式分別自第三銅箔層160和第四銅箔層162朝向第一電容線路層1202開設形成一對第一盲孔201和第二盲孔202，同時分別自第三銅箔層160和第四銅箔層162朝向第二電容線路層1222開設形成一對第三盲孔203和第四盲孔204。第一盲孔201及第二盲孔202用於暴露第一電容線路層1202，第三盲孔203及第四盲孔204用於暴露第二電容線路層1222。具體而言，第一盲孔201從基板200之上方依次貫穿第三銅箔層160、電阻基板150以及第一絕緣層140，以露出部分第一電容線路層1202。第二盲孔202與第一盲孔201相對設置，並從基板200之下方依次貫穿第四銅箔層162、第二絕緣層142、第二電容線路層1222和介電層110，以露出部分第一電容線路層1202。同樣地，第三盲孔203自基板200上方依次貫穿第三銅箔層160、電阻基板150、第一絕緣層140、第一電容線路層1202以及介電層110，以露出部分第二電容線路層1222。第四盲孔204與第三盲孔203相對應，並自基板200之下方依次貫穿第四銅箔層162和第二絕緣層142，以露出部分第二電容線路層1222。

本實施例中，由圖5可知，第一盲孔201之深度小於第二盲孔202之深度，第三盲孔203之深度大於第四盲孔204之深度。

第五工序，請參閱圖6和圖7，於所述第一盲孔201、第二盲孔202、第三盲孔203和第四盲孔204內填充銅，從而形成第一導電柱201a、第二導電柱202a、第三導電柱203a以及第四導電柱204a；並且蝕刻第三銅箔層160和第四銅箔層162，從而形成第一導電圖案180以及第二導電線路層182，同時蝕刻電阻基板150以形成電阻線路層152。

具體來說，首先，請參閱圖6，借由電鍍方式，分別於所述第一盲孔201、第二盲孔202、第三盲孔203及第四盲孔204中填充銅，形成第一導電柱201a、第二導電柱202a、第三導電柱203a以及第四導電柱204a，使第一導電柱201a導通第一電容線路層1202與第三銅箔層160，使第二導電柱202a導通第一電容線路層1202與第四銅箔層162，使第三導電柱203a導通第二電容線路層1222與第三銅箔層160，使第四導電柱204a導通第二電容線路層1222與第四銅箔層162。其次，分別於第三銅箔層160和第四銅箔層162之表面形成第三幹膜170和第四幹膜172，借由曝光、顯影對第三幹膜170和第四幹膜172進行圖案化。之後，如圖7所示，蝕刻第三銅箔層160和第四銅箔層162，得到第一導電圖案180和第二導電線路層182。同時，蝕刻電阻基板150，得到電阻線路層152，最後去除第三幹膜170和第四幹膜172。

第六工序，請參閱圖8~9，蝕刻第一導電圖案180，以形成第一導電線路層181至少一第三導電線路層183。

第一導電線路層181和第三導電線路層183之形成方法具體包括以下工序：首先，於第一導電圖案180和第二導電線路層182表面分別上形成第五幹膜190和第六幹膜192。借由曝光、顯影對第五幹膜190和第六幹膜192進行圖案化。之後，如圖9所示，蝕刻第一導電圖案180，以形成第一導電線路層181和第三導電線路層183。最後，去除第五幹膜190和第六幹膜192。

此時，第一電容線路層1202借由第一導電柱201a、第二導電柱202a分別與第一導電線路層181、第二導電線路層182導通，第二電容線路層1222借由第三導電柱203a以及第四導電柱204a分別與第一導電線路層181、第二導電線路層182導通。

第七工序，請參閱圖10，於第一導電線路層181和第三導電線路層183上形成第一防焊層210，於第二導電線路層182之表面形成第二防焊層212，第一防焊層210和第二防焊層212上分別形成有至少一對防焊層開口。部分第一導電線路層181和第三導電線路層183從第一防焊層210之防焊層開口中暴露出來；部分第二導電線路層182從第二防焊層212之防焊層開口中暴露出來。之後，於暴露出來之部分第一導電線路層181和第三導電線路層183上形成第一表面處理層220，於第二導電線路層182上形成第二表面處理層222，第一表面處理層220和第二表面處理層222用於焊接外部晶片（圖未示）。所述第一表面處理層220和第二表面處理層222可是有機保焊機或者金屬保護層。

借由以上工序，形成了本發明之電路板10。

本發明之第二實施例之電路板10之製作方法與第一實施方式中之電路板10之製作方法大體相同，其區別於於以下工序。

第五工序，請參閱圖11和圖12，於所述第一盲孔201、第二盲孔202、第三盲孔203以及第四盲孔204中填充銅，從而形成第一導電柱201a、第二導電柱202a、第三導電柱203a以及第四導電柱204a，蝕刻基板第三銅箔層160和第四銅箔層162，從而形成第一導電線路層181、第二導電線路層182以及第三導電線路層183。

請參閱圖11，首先，借由電鍍方式，於所述第一盲孔201、第二盲孔202、第三盲孔203和第四盲孔204中填充銅形成第一導電柱201a、第二導電柱202a、第三導電柱203a以及第四導電柱204a，使第一導電柱201a導通第一電容線路層1202與第三銅箔層160，使第二導電柱202a導通第一電容線路層1202與第四銅箔層162，使第三導電柱203a導通第二電容線路層1222與第三銅箔層160，使第四導電柱204a導通第二電容線路層1222與第四銅箔層162。其次，分別於第三銅箔層160和第四銅箔層162表面覆蓋第七幹膜174和第八幹膜176，借由曝光、顯影對第七幹膜174和第八幹膜176進行圖案化。之後，請參閱圖12，蝕刻第三銅箔層160和第四銅箔層162，以得到第一導電線路層181、第二導電線路層182以及第三導電線路層183。最後，去除第七幹膜174和第八幹膜176。其中，第一電容線路層1202借由第一導電柱201a、第二導電柱202a分別與第一導電線路層181、第二導電線路層182導通，第二電容線路層1222借由第三導電柱203a、第四導電柱204a分別與第一導電線路層181、第二導電線路層182導通。

第六工序，請參閱圖13和圖14，蝕刻電阻基板150，從而形成電阻線路層152。

請參閱圖13，於電阻基板150、第一導電線路層181以及第三導電線路層183表面覆蓋第九幹膜194，並於第二導電線路層182表面覆蓋第十幹膜196，借由曝光、顯影對第九幹膜194和第十幹膜196進行圖案化。之後，請參閱圖14，蝕刻電阻基板150，以得到電阻線路層152。最後，去除第九幹膜194和第十幹膜196。

請參閱圖10，本發明還提供一種電路板10，所述電路板10包括由介電層110和形成於介電層110上下兩側之第一電容線路層1202和第二電容線路層1222組成之電容單元100a、貼合於電容單元100a上下兩側之第一絕緣層140和第二絕緣層142、形成於第一絕緣層140表面之電阻線路層152、形成於電阻線路層152表面之第一導電線路層181、形成於第二絕緣層142表面之第二導電線路層182、分別形成於第一導電線路層181和第二導電線路層182表面之第一防焊層210和第二防焊層212、分別開設於第一防焊層210和第二防焊層212上之至少一對防焊開口以及防焊開口上形成之第一表面處理層220和第二表面處理層222。

本發明提供之電路板10還包括第一導電柱201a、第二導電柱202a、第三導電柱203a以及第四導電柱204a。第一電容線路層1202借由第一導電柱201a、第二導電柱202a分別與第一導電線路層181、第二導電線路層182導通，第二電容線路層1222借由第三導電柱203a、第四導電柱204a分別與第一導電線路層181、第二導電線路層182導通。

具體來說，第一導電柱201a位於電容單元100a之上方，其依次連接第一導電線路層181，貫穿電阻線路層152和第一絕緣層140，並且連接於第一電容線路層1202。第二導電柱202a位於電容單元100a之下方，其依次連接第二導電線路層182，貫穿第二絕緣層142、第二電容線路層1222以及介電層110，並且連接於第一電容線路層1202。第三導電柱203a位於電容單元100a之上方，依次連接第一導電線路層181，貫穿電阻線路層152和第一絕緣層140、第一電容線路層1202以及介電層110，並且連接於第二電容線路層1222。第四導電柱204a位於電容單元100a之下方，其依次連接第二導電線路層182，貫穿第二絕緣層142，並且連接於第二電容線路層1222。

本發明之電路板10還包括至少一第三導電線路層183，其用於與其他電子元件相連接。本實施例中，第三導電線路層183借由電阻線路層152與第一導電線路層181連通。

相較於現有技術，本發明利用蝕刻電容材料上下銅箔層形成具有電容線路層之電容單元。將所述電容單元作為基板經壓合貼合絕緣層、電阻基板和銅箔層，經顯影、蝕刻形成電阻線路層和外層電路層。借由鐳射打孔形成盲孔並對盲孔電鍍金屬形成導電柱以導通電容線路層和外層線路層，得到具有嵌入式電容和電阻之電路板。利用導電柱分別導通單面電容線路層和外層電路，可提高電路板元件之散熱性，於不增厚電路板亦不增加電路板層數之情況下，降低佈線密度，縮小元件大小。另外，還能避免通孔電鍍填孔高縱橫比造成漏塞品質異常。

10‧‧‧電路板

100‧‧‧電容基板

100a ‧‧‧電容單元

110‧‧‧介電層

120‧‧‧第一銅箔層

122‧‧‧第二銅箔層

1202‧‧‧第一電容線路層

1222‧‧‧第二電容線路層

130‧‧‧第一干膜

132‧‧‧第二幹膜

140‧‧‧第一絕緣層

142‧‧‧第二絕緣層

150‧‧‧電阻基板

152‧‧‧電阻線路層

160‧‧‧第三銅箔層

162‧‧‧第四銅箔層

170‧‧‧第三幹膜

172‧‧‧第四幹膜

174‧‧‧第七幹膜

176‧‧‧第八幹膜

180‧‧‧第一導電圖案

181‧‧‧第一導電線路層

182‧‧‧第二導電線路層

183‧‧‧第三導電線路層

190‧‧‧第五幹膜

192‧‧‧第六幹膜

194‧‧‧第九幹膜

196‧‧‧第十幹膜

200‧‧‧基板

201‧‧‧第一盲孔

202‧‧‧第二盲孔

203‧‧‧第三盲孔

204‧‧‧第四盲孔

201a‧‧‧第一導電柱

202a‧‧‧第二導電柱

203a‧‧‧第三導電柱

204a‧‧‧第四導電柱

210‧‧‧第一防焊層

212‧‧‧第二防焊層

220‧‧‧第一表面處理層

222‧‧‧第二表面處理層

無。

10‧‧‧電路板

100a‧‧‧電容單元

1202‧‧‧第一電容線路層

1222‧‧‧第二電容線路層

140‧‧‧第一絕緣層

142‧‧‧第二絕緣層

152‧‧‧電阻線路層

181‧‧‧第一導電線路層

182‧‧‧第二導電線路層

183‧‧‧第三導電線路層

201a‧‧‧第一導電柱

202a‧‧‧第二導電柱

203a‧‧‧第三導電柱

204a‧‧‧第四導電柱

210‧‧‧第一防焊層

212‧‧‧第二防焊層

220‧‧‧第一表面處理層

222‧‧‧第二表面處理層

Claims (13)

1. 一種電路板製作方法，其中，包括以下工序：
   提供一電容基板，所述電容基板之相對兩側具有第一銅箔層和第二銅箔層；
   蝕刻所述第一銅箔層和所述第二銅箔層形成第一電容線路層和第二電容線路層，得到電容單元；
   於所述第一電容線路層上方依次形成第一絕緣層、電阻基板以及第三銅箔層，於所述第二電容線路層下方形成第二絕緣層、第四銅箔層，得到內嵌有電容單元之基板；
   於所述基板上形成盲孔，並對所述盲孔進行電鍍，形成導電柱，所述第三銅箔層和所述第四銅箔層分別借由所述導電柱與所述第一電容線路層和第二電容線路層導通；
   蝕刻所述第三銅箔層、所述第四銅箔層和所述電阻基板，形成第一導電線路層和第二導線電路層和電阻線路層。
2. 如申請專利範圍第1項所述之電路板製作方法，其中，所述盲孔包括第一盲孔、第二盲孔、第三盲孔、第四盲孔，所述第一盲孔自基板上方，依次貫穿所述第三銅箔層、所述電阻基板和所述第一絕緣層，露出所述第一電容線路層；所述第二盲孔自所述基板之下方依次貫穿所述第四銅箔層、所述第二絕緣層、所述第二電容線路層和所述介電層，以露出所述第一電容線路層；所述第三盲孔自所述基板之上方依次貫穿所述第三銅箔層、所述電阻基板和所述第一絕緣層、所述第一電容線路層和所述介電層，以露出所述第二電容線路層；所述第四盲孔自所述基板之下方依次貫穿所述第四銅箔層和所述第二絕緣層，以露出所述第二電容線路層。
3. 如申請專利範圍第2項所述之電路板製作方法，其中，所述第一盲孔、所述第二盲孔、所述第三盲孔及所述第四盲孔中借由電鍍方式填充銅，分別形成第一導電柱、第二導電柱、第三導電柱以及第四導電柱，使所述第一導電柱導通所述第一電容線路層與所述第三銅箔層，使所述第二導電柱導通所述第一電容線路層與所述第四銅箔層，使所述第三導電柱導通所述第二電容線路層與所述第三銅箔層，使所述第四導電柱導通所述第二電容線路層與所述第四銅箔層導通。
4. 如申請專利範圍第1項所述之電路板製作方法，其中，蝕刻所述第三銅箔層還形成有至少一第三導電線路層，所述第三導電線路層借由所述電阻線路層和所述第一導電線路層相連通。
5. 如申請專利範圍第4項所述之電路板製作方法，其中，蝕刻所述第三銅箔層和所述電阻基板，形成第一導電線路圖案和電阻線路層，蝕刻所述第一導電線圖案形成所述第一導電線路層和所述第三導電線路層。
6. 如申請專利範圍第4項所述之電路板製作方法，其中，首先蝕刻所述第三銅箔層形成所述第一導電線路層和所述第三導電線路層，其次蝕刻所述電阻基板，形成電阻線路層。
7. 如申請專利範圍第1項所述之電路板製作方法，其中，還包括於所述第一導電線路層形成第一防焊層，於所述第二導電線路層形成第二防焊層，於所述第一防焊層和第二防焊層均形成至少一對防焊層開口，使所述第一導電線路層和第二導電線路層露出於所述防焊層開口。
8. 一種電路板，其包括電容單元、形成於所述電容單元相對兩側之第一絕緣層和第二絕緣層、形成於所述第一絕緣層上方之電阻線路層、形成於所述電阻線路層表面之第一導電線路層、形成於所述第二絕緣層下方之第二導電線路層，其中，所述第一導電線路層以及所述第二導電線路層借由導電柱與所述電容單元導通。
9. 如申請專利範圍第8項所述之電路板，其中，所述電容單元包括一介電層和形成於所述介電層上下兩側之第一電容線路層和第二電容線路層。
10. 如申請專利範圍第9項所述之電路板，其中，所述導電柱包括第一導電柱、第二導電柱、第三導電柱和第四導電柱；所述第一電容線路層借由所述第一導電柱、所述第二導電柱分別與所述第一導電線路、所述第二導電線路導通，所述第二電容線路層借由所述第三導電柱、所述第四導電柱分別與所述第一導電線路、所述第二導電線路導通。
11. 如申請專利範圍第10項所述之電路板，其中，所述第一導電柱位於所述電容單元上方，其依次連接所述第一導電線路層，貫穿所述電阻線路層和所述第一絕緣層，連接於所述第一電容線路層；所述第二導電柱位於所述電容單元下方，依次連接所述第二導電線路層，貫穿所述第二絕緣層、所述第二電容線路層以及介電層，連接於所述第一電容線路層；所述第三導電柱位於所述電容單元上方，依次連接所述第一導電線路層，貫穿所述電阻線路層、所述第一絕緣層、所述第一電容線路層以及所述介電層，連接於所述第二電容線路層；所述第四導電柱位於所述電容單元之下方，依次連接所述第二導電線路層、貫穿所述第二絕緣層，連接於所述第二電容線路層。
12. 如申請專利範圍第8項所述之電路板，其中，所述電路板還包括至少一第三導電線路層，所述第三導電線路層借由所述電阻線路層和所述第一導電線路層相連通。
13. 如申請專利範圍第8項所述之電路板，其中，所述電路板還包括第一防焊層、第二防焊層、第一表面處理層以及第二表面處理層，所述第一防焊層形成於所述第一導電線路層和所述第三導電線路層表面，所述第二防焊層形成於所述第二導電線路層表面，所述第一防焊層和第二防焊層均包括至少一防焊層開口，所述第一導電線路層、第三導電線路層和第二導電線路層露出於所述防焊層開口，所述第一表面處理層形成於自所述防焊層開口露出之第一導電線路層和第三導電線路層上，所述第二表面處理層形成於自所述防焊層開口露出之第二導電線路層上。