TW202326957A - 測試基板及其製造方法及探針卡 - Google Patents

測試基板及其製造方法及探針卡 Download PDF

Info

Publication number
TW202326957A
TW202326957A TW110149656A TW110149656A TW202326957A TW 202326957 A TW202326957 A TW 202326957A TW 110149656 A TW110149656 A TW 110149656A TW 110149656 A TW110149656 A TW 110149656A TW 202326957 A TW202326957 A TW 202326957A
Authority
TW
Taiwan
Prior art keywords
build
dielectric
bonding
bonding interface
test substrate
Prior art date
Application number
TW110149656A
Other languages
English (en)
Other versions
TWI849372B (zh
Inventor
陳巧珮
周浚雄
Original Assignee
漢民測試系統股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 漢民測試系統股份有限公司 filed Critical 漢民測試系統股份有限公司
Priority to TW110149656A priority Critical patent/TWI849372B/zh
Priority claimed from TW110149656A external-priority patent/TWI849372B/zh
Priority to US17/689,986 priority patent/US20230217600A1/en
Priority to CN202210523991.6A priority patent/CN116419485A/zh
Publication of TW202326957A publication Critical patent/TW202326957A/zh
Application granted granted Critical
Publication of TWI849372B publication Critical patent/TWI849372B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0284—Details of three-dimensional rigid printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07357—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with flexible bodies, e.g. buckling beams
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/016—Temporary inorganic, non-metallic carrier, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

一種測試基板，包括第一增層結構以及陶瓷基板。陶瓷基板設置於第一增層結構上。第一增層結構與陶瓷基板之間包括介電質對介電質接合介面和金屬對金屬接合介面的第一接合介面。另提供一種測試基板的製造方法與一種探針卡。

Description

測試基板及其製造方法及探針卡
本發明是有關於一種基板及其製造方法及測試裝置，且特別是有關於一種測試基板及其製造方法及探針卡。
一般而言，測試基板會藉由迴焊製程(reflow process)利用錫球/錫膏將增層結構與陶瓷基板接合，再於接合介面間加入填充材料(underfill)，而使用此方式接合的增層結構與陶瓷基板容易發生橋接失敗的問題，進而會降低測試基板的接合良率。此外，前述情況在高I/O數及增層結構的層數越多時會更加嚴重。因此如何有效地提升測試基板的接合良率實為一種挑戰。
本發明提供一種測試基板及其製造方法及探針卡，其可以有效地提升測試基板的接合良率與介面強度，且亦可以提升使用此測試基板的探針卡的可靠度。
本發明的一種測試基板，包括第一增層結構以及陶瓷基板。陶瓷基板設置於第一增層結構上。第一增層結構與陶瓷基板之間包括介電質對介電質接合介面和金屬對金屬接合介面的第一接合介面。
在本發明的一實施例中，上述的第一增層結構包括第一介電層以及內嵌於第一介電層的第一圖案化導電層，陶瓷基板包括第二介電層以及內嵌於第二介電層的第二圖案化導電層，第一介電層直接接觸第二介電層，且第一圖案化導電層直接接觸所述第二圖案化導電層。
在本發明的一實施例中，上述的第二圖案化導電層的間距大於第一圖案化導電層的間距。
在本發明的一實施例中，上述的第一增層結構的尺寸與陶瓷基板的尺寸相同。
在本發明的一實施例中，上述的測試基板更包括第二增層結構。第二增層結構設置於第一增層結構相對於陶瓷基板的表面上，其中第一增層結構與第二增層結構之間包括介電質對介電質接合介面和金屬對金屬接合介面的第二接合介面。
本發明的一種測試基板的製造方法至少包括以下步驟。提供第一增層結構與陶瓷基板。藉由混合接合製程將第一增層結構接合至陶瓷基板上，以使包括介電質對介電質接合介面和金屬對金屬接合介面的第一接合介面形成於第一增層結構和陶瓷基板之間。
在本發明的一實施例中，上述的提供的第一增層結構設置於玻璃載板上。
在本發明的一實施例中，上述的混合接合製程的製程溫度介於25℃至350℃之間，且製程時間介於1分鐘至60分鐘之間。
在本發明的一實施例中，上述的製造方法更包括藉由混合接合製程將第二增層結構接合於第一增層結構上。
本發明的一種探針卡，包括測試基板、多個探針以及印刷電路板。測試基板，包括第一增層結構以及陶瓷基板。陶瓷基板設置於第一增層結構上。第一增層結構與陶瓷基板之間包括介電質對介電質接合介面和金屬對金屬接合介面的第一接合介面。測試基板設置於多個探針與印刷電路板之間，且多個探針靠近第一增層結構，印刷電路板靠近陶瓷基板。
基於上述，本發明的測試基板藉由混合接合製程將第一增層結構接合至陶瓷基板上，以使包括介電質對介電質接合介面和金屬對金屬接合介面的第一接合介面形成於第一增層結構和陶瓷基板之間，如此一來，可以改善利用錫球/錫膏接合易橋接失敗的問題，有效地提升測試基板的接合良率與介面強度，且亦可以提升使用此測試基板的探針卡的可靠度。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
本文所使用之方向用語（例如，上、下、右、左、前、後、頂部、底部）僅作為參看所繪圖式使用且不意欲暗示絕對定向。
除非另有明確說明，否則本文所述任何方法絕不意欲被解釋為要求按特定順序執行其步驟。
參照本實施例之圖式以更全面地闡述本發明。然而，本發明亦可以各種不同的形式體現，而不應限於本文中所述之實施例。圖式中的層或區域的厚度、尺寸或大小會為了清楚起見而放大。相同或相似之參考號碼表示相同或相似之元件，以下段落將不再一一贅述。
圖1A至圖1C是依據本發明一些實施例的測試基板的部分製造方法的部分剖面示意圖。
請參照圖1A，在本實施例中，測試基板100的製造過程可以包括以下步驟。首先，提供第一增層結構110與陶瓷基板(ceramic substrate)120。在此，提供的第一增層結構110可以是設置於玻璃載板10上，但本發明不限於此，其他合適的載板也可以被使用，只要所述材料能夠承載在其之上所形成的第一增層結構110且能夠承受後續的製程即可。
在一些實施例中，第一增層結構110包括第一介電層111以及內嵌於第一介電層111的第一圖案化導電層112，且陶瓷基板120包括第二介電層121以及內嵌於第二介電層121的第二圖案化導電層122。在此，第一圖案化導電層112與第二圖案化導電層122可以用於後續的電性連接。
請參照圖1B與圖1C，本實施例的測試基板100藉由混合接合製程(hybrid bonding)將第一增層結構110接合至陶瓷基板120上，以使包括介電質對介電質接合介面和金屬對金屬接合介面的第一接合介面S1形成於第一增層結構110和陶瓷基板120之間，如此一來，可以改善利用錫球/錫膏接合易橋接失敗的問題，有效地提升測試基板100的接合良率與介面強度，且後續亦可以提升使用此測試基板100的探針卡的可靠度。此外，當第一增層結構110具有載板10時，在接合完成後可以藉由適宜的方式移除載板10，其中例如是藉由雷射拆板或其他適宜的方式進行移除。經由上述製作大致完成測試基板100。
在一些實施例中，由於是使用混合接合製程進行接合，因此第一介電層111直接接觸第二介電層121，且第一圖案化導電層112直接接觸第二圖案化導電層122，換句話說，第一增層結構110與陶瓷基板120之間可以是實質上具有無縫隙接合介面(第一接合介面S1)。此外，第一增層結構110可以為薄膜(thin film)結構，因此測試基板100可以為薄膜多層陶瓷基板，但本發明不限於此。
在一些實施例中，隨著半導體製程不斷微縮，接墊密度增加，間距縮小，探針也對應縮小間距，在此情況下，第二圖案化導電層122的間距可以大於第一圖案化導電層112的間距，因此可以滿足測試基板100兩端的間距落差(印刷電路板端的大間距與探針端的小間距)，換句話說，第一圖案化導電層112的尺寸可以滿足後續測試基板100小間距的測試需求。舉例而言，測試基板100兩端例如是印刷電路板端的接合間距可以介於300微米至800微米之間，而探針端的接合間距可以介於50微米至130微米之間，但本發明不限於此，前述接合間距可以視實際設計上的需求進行調整。在此，間距的定義可以為前述測試基板100上的相鄰兩個金屬接墊中心點的距離，如印刷電路板端的間距為前述測試基板100最靠近印刷電路板的線路層上的相鄰兩個金屬接墊中心點的最小中心距離，而探針端的間距為前述測試基板100最靠近探針的線路層上的相鄰兩個金屬接墊中心點的最小中心距離，但本發明不限於此。
在一些實施例中，第一介電層111的材料可包括聚酰亞胺(polyimide, PI)、苯並環丁烯(benzocyclobutene, BCB)、聚苯並噁唑(polybenzoxazole, PBO)或其他合適的電性絕緣材料，而第一圖案化導電層112的材料可包括銅、金、鎳、鋁、鉑、錫、銀、其組合、其合金或其他合適的導電材料。此外，第二介電層121的材料為氧化鋁(Al 2O 3)、氮化鋁(AlN)、高溫共燒陶瓷(High Temperature co-fired Ceramic, HTCC)、低溫共燒陶瓷(Low Temperature Co-fire Ceramic, LTCC)，而第二圖案化導電層122的材料可包括銅、金、鎳、鋁、鉑、錫、銀、其組合、其合金或其他合適的導電材料。
在一些實施例中，第一圖案化導電層112的材料與第二圖案化導電層122的材料相同，例如是銅對銅(Cu-Cu)或金對金(Au-Au)的接合，但本發明不限於此。
在一些實施例中，混合接合製程的製程溫度介於200℃至250℃之間，且製程時間介於15分鐘至30分鐘之間，由於陶瓷基板120在剛性、平整性、熱膨脹係數等方面都有優異的展現，因此可以較好地承受混合接合製程在溫度與時間上所帶來的挑戰，但本發明不限於此。
在一些實施例中，第一增層結構110為軟性電路板，因此較無法承受多次迴焊的製程，且多次迴焊也容易使第一增層結構110產生變形或翹曲(warpage)，因此本實施例不使用迴焊的接合方式可以有效地提升接合良率，但本發明不限於此。
在一些實施例中，第一增層結構110的尺寸與陶瓷基板120的尺寸相同，因此可以具有較佳地共平面度，使接合時壓力分佈較平均，因此可以進一步提升測試基板100的接合良率，但本發明不限於此。
在此必須說明的是，以下實施例沿用上述實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明，關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。
圖2A至圖2D是依據本發明一些實施例的測試基板的部分製造方法的部分剖面示意圖。請參照圖2A至圖2D，本實施例的測試基板200在接合陶瓷基板120前，先於第一增層結構110上形成第二增層結構230，因此可以進一步應用於高I/O數且較複雜的晶片。測試基板200的製造過程至少包括以下步驟，首先，如圖2A與圖2B所示，於第一增層結構110上接合第二增層結構230，其中第二增層結構230可以先形成於玻璃載板20上，但本發明不限於此。
進一步而言，例如是可以藉由混合接合製程將第二增層結構230接合於第一增層結構110上，因此，第一增層結構120與第二增層結構130之間會包括介電質對介電質接合介面和金屬對金屬接合介面的第二接合介面S2，但本發明不限於此。
接著，如圖2B至圖2C所示，在第二增層結構230接合於第一增層結構110上之後，可以進行雷射拆板製程以將載板10移除，但本發明不限於此。
然後，類似於圖1A至圖1C，如圖2C與圖2D所示，可以藉由混合接合製程將第一增層結構110接合至陶瓷基板120上，並在接合完成後可以藉由適宜的方式移除載板20，經過上述製程後即可大致上完成本實施例之測試基板200的製作。
在一些實施例中，第二增層結構230包括第三介電層231以及內嵌於第三介電層231的第三圖案化導電層232，其中第三介電層231的材料可包括聚酰亞胺、苯並環丁烯、聚苯並噁唑或其他合適的電性絕緣材料，而第三圖案化導電層232的材料可包括銅、金、鎳、鋁、鉑、錫、銀、其組合、其合金或其他合適的導電材料。
圖3是依據本發明一些實施例的探針卡的部分剖面示意圖。圖4是依照本發明一些實施例的探針卡進行測試的剖面示意圖。請參照圖3與圖4，本實施例的探針卡C是藉由圖1C的測試基板100所加工而成。進一步而言，探針卡C包括測試基板100、多個探針30以及印刷電路板40，其中測試基板100位於多個探針30以及印刷電路板40之間，且探針30靠近第一增層結構110，印刷電路板40靠近陶瓷基板120。在此，探針30可以是任何適宜形式的探針，本發明不加以限制。
舉例而言，測試基板100兩端例如是印刷電路板端使用焊球50的球柵陣列封裝(BGA)的方式進行接合且接合間距可以介於300微米至800微米之間，而探針端使用C4接墊(C4 pad)60的方式進行接合，其中印刷電路板端的接合間距可以介於300微米至800微米之間，探針端的接合間距可以介於50微米至130微米之間，且探針30可以與待測物70(例如是晶圓)進行接觸，且測試的導電路徑可以如圖4中的線L所示，但本發明不限於此。
綜上所述，本發明的測試基板藉由混合接合製程將第一增層結構接合至陶瓷基板上，以使包括介電質對介電質接合介面和金屬對金屬接合介面的第一接合介面形成於第一增層結構和陶瓷基板之間，如此一來，可以改善利用錫球/錫膏接合易橋接失敗的問題，有效地提升測試基板的接合良率與介面強度，且亦可以提升使用此測試基板的探針卡的可靠度。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10、20:玻璃載板 30:探針 40:印刷電路板 50:焊球 60:接墊 70:待測物 100、200:測試基板 110:第一增層結構 111:第一介電層 112:第一圖案化導電層 120:陶瓷基板 121:第二介電層 122:第二圖案化導電層 230:第二增層結構 231:第三介電層 232:第三圖案化導電層 C:探針 L:線 S1:第一接合介面 S2:第二接合介面
圖1A至圖1C是依據本發明一些實施例的測試基板的部分製造方法的部分剖面示意圖。 圖2A至圖2D是依據本發明一些實施例的測試基板的部分製造方法的部分剖面示意圖。 圖3是依據本發明一些實施例的探針卡的部分剖面示意圖。 圖4是依照本發明一些實施例的探針卡進行測試的剖面示意圖。
100:測試基板
110:第一增層結構
111:第一介電層
112:第一圖案化導電層
120:陶瓷基板
121:第二介電層
122:第二圖案化導電層
S1:第一接合介面

Claims (10)

  1. 一種測試基板，包括： 第一增層結構；以及 陶瓷基板，設置於所述第一增層結構上，其中所述第一增層結構與所述陶瓷基板之間包括介電質對介電質接合介面和金屬對金屬接合介面的第一接合介面。
  2. 如請求項1所述的測試基板，其中所述第一增層結構包括第一介電層以及內嵌於所述第一介電層的第一圖案化導電層，所述陶瓷基板包括第二介電層以及內嵌於所述第二介電層的第二圖案化導電層，所述第一介電層直接接觸所述第二介電層，且所述第一圖案化導電層直接接觸所述第二圖案化導電層。
  3. 如請求項2所述的測試基板，其中所述第二圖案化導電層的間距大於所述第一圖案化導電層的間距。
  4. 如請求項1所述的測試基板，其中所述第一增層結構的尺寸與所述陶瓷基板的尺寸相同。
  5. 如請求項1所述的測試基板，更包括第二增層結構，設置於所述第一增層結構相對於所述陶瓷基板的表面上，其中所述第一增層結構與所述第二增層結構之間包括介電質對介電質接合介面和金屬對金屬接合介面的第二接合介面。
  6. 一種測試基板的製造方法，包括： 提供第一增層結構與陶瓷基板； 藉由混合接合製程將所述第一增層結構接合至所述陶瓷基板上，以使包括介電質對介電質接合介面和金屬對金屬接合介面的第一接合介面形成於所述第一增層結構和所述陶瓷基板之間。
  7. 如請求項6所述的測試基板的製造方法，其中提供的所述第一增層結構設置於玻璃載板上。
  8. 如請求項6所述的測試基板的製造方法，其中所述混合接合製程的製程溫度介於25℃至350℃之間，且製程時間介於1分鐘至60分鐘之間。
  9. 如請求項6所述的測試基板的製造方法，更包括藉由混合接合製程將第二增層結構接合於所述第一增層結構上。
  10. 一種探針卡，包括： 測試基板，其中所述測試基板包括： 第一增層結構；以及 陶瓷基板，設置於所述第一增層結構上，其中所述第一增層結構與所述陶瓷基板之間包括介電質對介電質接合介面和金屬對金屬接合介面的第一接合介面； 多個探針；以及 印刷電路板，其中所述測試基板設置於所述多個探針與所述印刷電路板之間，且所述多個探針靠近所述第一增層結構，所述印刷電路板靠近所述陶瓷基板。
TW110149656A 2021-12-30 2021-12-30 測試基板及其製造方法及探針卡 TWI849372B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW110149656A TWI849372B (zh) 2021-12-30 測試基板及其製造方法及探針卡
US17/689,986 US20230217600A1 (en) 2021-12-30 2022-03-09 Testing substrate and manufacturing method thereof and probe card
CN202210523991.6A CN116419485A (zh) 2021-12-30 2022-05-13 测试基板及其制造方法及探针卡

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110149656A TWI849372B (zh) 2021-12-30 測試基板及其製造方法及探針卡

Publications (2)

Publication Number Publication Date
TW202326957A true TW202326957A (zh) 2023-07-01
TWI849372B TWI849372B (zh) 2024-07-21

Family

ID=

Also Published As

Publication number Publication date
CN116419485A (zh) 2023-07-11
US20230217600A1 (en) 2023-07-06

Similar Documents

Publication Publication Date Title
TWI496259B (zh) 封裝裝置及其製造方法
JP3891838B2 (ja) 半導体装置およびその製造方法
JP4568337B2 (ja) 集積半導体装置
JPWO2008105535A1 (ja) 半導体装置及びその製造方法
JPWO2013057867A1 (ja) 半導体装置
JP2011210773A (ja) 半導体装置の構造および製造方法
KR100858456B1 (ko) 회로 기판 및 반도체 장치
JP2014120773A (ja) パッケージ構造及びパッケージ方法
JP2009194113A (ja) 集積半導体装置
TW201418730A (zh) 半導體封裝件之測試方法
JPWO2020090601A1 (ja) 半導体パッケージ用配線基板及び半導体パッケージ用配線基板の製造方法
JP2004165311A (ja) 半導体装置とその製造方法
TWI436461B (zh) 封裝基板結構及其製法暨覆晶封裝結構及其製法
US10002814B2 (en) Apparatuses and methods to enhance passivation and ILD reliability
TW201511206A (zh) 半導體裝置及其製法
JP2715793B2 (ja) 半導体装置及びその製造方法
TWI849372B (zh) 測試基板及其製造方法及探針卡
TW201820554A (zh) 基板結構及其製法
TW202326957A (zh) 測試基板及其製造方法及探針卡
TW201739024A (zh) 基板結構
US20120086119A1 (en) Chip stacked structure
KR20110076605A (ko) 반도체 패키지 및 그 제조 방법
TWI665774B (zh) 電子封裝件及其製法
JPH1167823A (ja) バンプ付き配線基板及び半導体パッケ−ジの製造法
TWI829063B (zh) 測試基板及其製造方法及探針卡