CN105006455A - 半导体封装件及其制造方法 - Google Patents

半导体封装件及其制造方法 Download PDF

Info

Publication number
CN105006455A
CN105006455A CN201410642186.0A CN201410642186A CN105006455A CN 105006455 A CN105006455 A CN 105006455A CN 201410642186 A CN201410642186 A CN 201410642186A CN 105006455 A CN105006455 A CN 105006455A
Authority
CN
China
Prior art keywords
intermediary layer
semiconductor chip
main body
thermal expansion
tsv
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410642186.0A
Other languages
English (en)
Inventor
金钟薰
吴卓根
李政桓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN105006455A publication Critical patent/CN105006455A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

半导体封装件及其制造方法。一种半导体封装件包括：中介层；第一半导体芯片和第二半导体芯片，其水平设置在所述中介层的第一表面上方，所述第二半导体芯片与所述第一半导体芯片相邻；热膨胀增强图案，其设置在所述中介层的第二表面上方。

Description

半导体封装件及其制造方法
相关申请的交叉引用
本申请要求于2014年4月17日在韩国知识产权局提交的韩国专利申请号10-2014-0046016的优先权，该申请全文以引用方式并入，像完全阐述一样。
技术领域
本公开的实施方式涉及半导体器件，更特别地，涉及半导体封装及其制造方法。
背景技术
电子器件正变得越来越小并且性能有所提高，对便携式移动产品的需求正在上升。因此，对超小且大容量半导体存储器的需求也正在上升。为了增大半导体存储器的存储容量，可将多个半导体芯片安装在单个半导体封装件内，然后进行组装。
形成包括多个芯片的单个封装件的方法包括将多个半导体芯片安装在水平方向上的方法和将多个半导体芯片安装在垂直方向上的方法。在这些方法之中，广泛使用形成其中垂直堆叠多个半导体芯片的堆叠型多芯片封装件的方法来实现大小减小的电子器件。堆叠型多芯片封装件在有限的面积内具有高芯片密度，因为多个半导体芯片是垂直堆叠的。在堆叠型多芯片封装件中，提出了用穿透硅通孔(TSV)连接堆叠的芯片。使用TSV的封装件具有以下结构：TSV穿透多个芯片，以将芯片彼此物理地电连接。
近来，随着半导体器件变得广泛用于诸如移动装置和家电的电子装置中，系统级封装(SIP)已经受到关注。SIP包括相同或不同类型的半导体器件，这些半导体器件通过TSV垂直堆叠并且彼此连接以形成单个封装件。不同于单芯片封装件，在SIP中，多个芯片垂直堆叠。因此，相同类型的芯片可堆叠以增大存储密度，或者不同类型的芯片可被布置用于制造具有各种功能的封装件。
发明内容
在一实施方式中，一种半导体封装件可包括：中介层(interposer)；第一半导体芯片和第二半导体芯片，其设置在所述中介层的第一表面上方，所述第二半导体芯片与所述第一半导体芯片在所述中介层的所述第一表面上方水平地分隔开；热膨胀增强图案，其设置在所述中介层的第二表面上方，所述第二表面与所述第一表面相反。
所述第一半导体芯片包括逻辑芯片并且所述第二半导体芯片包括一个或多个存储器芯片。
该半导体封装件还包括：多个第一连接电极，其设置在所述第一半导体芯片和所述中介层之间；多个第二连接电极，其设置在所述第二半导体芯片和所述中介层之间；绝缘层，其设置在所述第一连接电极之间或所述第二连接电极之间。
所述中介层包括中介层主体和钝化层，所述钝化层设置在所述中介层主体与所述第一半导体芯片和所述第二半导体芯片之间。
所述半导体封装件还包括设置在所述钝化层与所述第一半导体芯片和所述第二半导体芯片之间的绝缘层。
所述钝化层包括绝缘材料，所述绝缘材料包括氮化物或氧化物。
在另一实施方式中，一种半导体封装件可包括：中介层主体，其具有第一表面和与所述第一表面相反的第二表面；一个或多个半导体芯片，其布置在所述中介层主体的所述第一表面上方；绝缘层，其设置在所述中介层主体和所述半导体芯片之间；热膨胀增强图案，其设置在所述中介层主体的所述第二表面上方。
所述半导体封装件还包括穿过所述中介层主体的TSV。
所述中介层主体包括凹陷，所述凹陷具有从所述中介层主体的所述第二表面起算的预定深度，其中所述热膨胀图案设置在所述凹陷中。
所述热膨胀图案与TSV的外壁分开预定距离。
所述热膨胀图案设置在所述中介层主体的整个第二表面上方。
所述一个或多个半导体芯片包括设置在所述中介层主体的所述第一表面上方的第一半导体芯片和第二半导体芯片，所述第二半导体芯片与所述第一半导体芯片在所述中介层主体的所述第一表面上方水平地分隔开。
所述半导体封装件可被包括在电子系统中，所述电子系统还包括：存储器；控制器，其通过总线连接到存储器，其中，所述存储器或所述控制器包括所述封装件。
所述半导体封装件可被包括在存储卡中，所述存储卡还包括：存储器；控制器，其通过总线连接到存储器，其中，所述存储器或所述控制器包括所述封装件。
在另一实施方式中，一种制造半导体封装件的方法可包括：提供具有第一表面和第二表面的中介层主体；在所述中介层主体的所述第二表面上方形成热膨胀增强图案；将第一半导体芯片和第二半导体芯片安装在所述中介层主体的所述第一表面上方。
附图说明
图1示出根据本公开的实施方式的半导体封装件。
图2示出根据本公开的另一实施方式的半导体封装件。
图3至图9示出根据本公开的实施方式的制造半导体封装件的方法。
图10至图14示出根据本公开的另一实施方式的制造半导体封装件的方法。
图15是示出根据实施方式的包括封装件的电子系统的框图；
图16是示出根据实施方式的包括封装件的另一电子系统的框图。
具体实施方式
下文中，将参照附图详细描述本公开的实施方式。应该注意，附图不是成比例精确的，为了描述方便和清楚起见，可用夸大线的粗细或大小的方式示出组件。此外，本文使用的术语是通过考虑实施方式的功能来定义的并且可根据用户或操作者的习惯或意图进行改变。因此，应该根据本文阐述的整体公开内容对术语进行定义。
图1示出根据本公开的实施方式的半导体封装件。该半导体封装件包括中介层12、多个穿透硅通孔(TSV)15、第一半导体芯片20、第二半导体芯片22和第三半导体芯片24。
中介层12包括中介层主体10和钝化层11。中介层主体10具有第一表面10a和第二表面10b。钝化层11设置在中介层主体10的第一表面10a上。TSV 15穿过中介层主体10。第一半导体芯片20、第二半导体芯片22和第三半导体芯片24布置在钝化层11上方。
中介层主体10可由包括硅(Si)的半导体材料或者包括玻璃或氧化硅(SiO2)的绝缘材料形成。可通过用金属材料14填充穿过中介层主体10的通孔13来形成TSV15中的每个。金属材料14可包括铜(Cu)。在一实施方式中，在TSV 15和中介层主体10之间的界面处进一步设置诸如氧化硅的绝缘层(未示出)，以防止在TSV 15和中介层主体10之间产生短路或漏电流。
在中介层主体10的第一表面10a上设置由绝缘材料形成的钝化层11。绝缘材料可包括氮化物或氧化物。钝化层11可在其内包括由导电材料形成的电路布线图案(未示出)。
在钝化层11上方安装第一半导体芯片20、第二半导体芯片22和第三半导体芯片24。在一实施方式中，第一半导体芯片20可被作为单个芯片安装在中介层12上方，并且被设置在中介层12的中间部分上方，如图1的剖视图中所示。在一实施方式中，第一半导体芯片20是包括逻辑元件等的片上系统(SoC)。第二半导体芯片22和第三半导体芯片24中的每个可具有以下结构：具有高集成度和高存储容量的两个或更多个半导体芯片(例如，半导体存储器芯片)垂直堆叠。
第一半导体芯片20通过第一连接电极26电连接到中介层12，第二半导体芯片22和第三半导体芯片24分别通过第二连接电极28和第三连接电极29电连接到中介层12。第一绝缘层21设置在相邻的第一连接电极26之间，第二绝缘层23设置在第二连接电极28之间，第三绝缘层27设置在第三连接电极29之间。第一绝缘层21或第二绝缘层23和第三绝缘层27可以是底部填充材料。底部填充材料可包括硅树脂和/或环氧树脂。
此外，在其内设置有由导电材料形成的电路布线图案(未示出)的钝化层11设置在中介层主体10与第一半导体芯片20、第二半导体芯片22和第三半导体芯片24之间。第一半导体芯片20、第二半导体芯片22和第三半导体芯片24可通过钝化层11内的电路布线图案电连接到TSV 15。TSV 15的第一端面暴露于中介层主体10的第一表面10a并且连接到钝化层11，TSV 15的第二端面暴露于中介层主体10的第二表面10b。在一实施方式中，TSV 15的第二端面连接到诸如焊料球或焊料凸块的外部连接端子18。在一实施方式中，互连层(未示出)可被形成为连接TSV 15和外部连接端子18，其中，可通过执行RDL(重分布层)处理来形成互连层。
相对于附图的方向，热膨胀增强图案17设置在中介层主体10底部的凹陷中，使得热膨胀增强图案17的底表面与中介层主体10的第二表面10b基本上齐平。在一实施方式中，通过使第二表面10b选择性地凹进预定深度，在中介层主体10中形成凹陷16，通过用热膨胀增强材料填充凹陷16来形成热膨胀增强图案17。因此，热膨胀增强图案17分别设置在凹陷16中。凹陷16具有从中介层主体10的第二表面10b起算的预定深度并且设置在TSV 15之间。凹陷16中的每个与最近的TSV 15分开预定距离w。热膨胀增强图案17可由具有高热膨胀系数(CTE)的材料形成。在一实施方式中，热膨胀增强图案17由具有5ppm/℃或更大的CTE的材料形成。热膨胀增强图案17比包括硅(Si)的中介层主体10具有相对更高的CTE。热膨胀增强图案17可由诸如BCB(苯并环丁烯)和聚酰亚胺的绝缘聚合物材料中的任一种或者一种或多种聚合物材料的混合物形成。
第一半导体芯片20、第二半导体芯片22和第三半导体芯片24布置在中介层12上方，第一绝缘层21、第二绝缘层23和第三绝缘层27分别布置在中介层主体10与第一半导体芯片20、第二半导体芯片22和第三半导体芯片24之间。在一实施方式中，中介层主体10、钝化层11、第一绝缘层21、第二绝缘层23和第三绝缘层27分别由具有不同CTE的材料形成。
通常，钝化层11、第一绝缘层21、第二绝缘层23和第三绝缘层27比包括硅(Si)的中介层主体10具有相对更高的CTE。钝化层11、第一绝缘层21、第二绝缘层23和第三绝缘层27对于热变化相对敏感并且往往会响应于热变化而膨胀或收缩。因此，可能会导致中介层12变形。例如，当温度冷却下来时，钝化层11、第一绝缘层21、第二绝缘层23和第三绝缘层27的收缩程度大于中介层主体10。结果，可向着中介层主体10的第一表面10a施加第一弯曲力，因此中介层12的第一表面10a可朝向上方向弯曲。另一方面，当温度被加热起来时，钝化层11、第一绝缘层21、第二绝缘层23和第三绝缘层27的膨胀程度大于中介层主体10。结果，可向着中介层主体10的第二表面10b施加第二弯曲力，因此中介层12的第一表面10a可朝向下方向弯曲。
然而，在根据本公开的实施方式的具有热膨胀增强图案17的半导体封装件中，当中介层12被冷却下来或者被加热起来时，施加于第二表面10b的应力可因靠近中介层主体10的第二表面10b设置的热膨胀增强图案17而被抵消。因此，可以基本上防止中介层12变形。
图2示出根据本公开的另一实施方式的半导体封装件。该半导体封装件包括中介层32、多个TSV 35、多个热膨胀增强图案37、第一半导体芯片40、第二半导体芯片42和第三半导体芯片44。
中介层32包括中介层主体30和钝化层31。中介层主体30具有第一表面30a和第二表面30b，钝化层31设置在第一表面30a上。TSV 35中的每个穿过中介层主体30并且具有突出部分，该突出部分从第二表面30b突出预定高度，进入热膨胀增强图案37中。热膨胀增强图案37设置在中介层主体30的第二表面30b上，位于中介层主体30下方并且在TSV 35的突出部分之间。第一半导体芯片40、第二半导体芯片42和第三半导体芯片44布置在钝化层31上方。
中介层主体30可包括Si、玻璃或SiO2。TSV 35中的每个从第一表面30a穿过中介层主体30到达第二表面30b并且从第二表面30b突出预定高度36。在一实施方式中，在TSV 35和中介层主体30之间的界面处进一步设置诸如氧化硅的绝缘层(未示出)，以防止在TSV 35和中介层主体30之间产生短路或漏电流。TSV 35包括填充通孔33的金属材料层34。
在中介层主体30的第一表面30a上设置由绝缘材料形成的钝化层31。钝化层31可在其内包括由导电材料形成的电路布线图案(未示出)。
在钝化层31上方安装第一半导体芯片40及分别布置在第一半导体芯片40的相反侧的第二半导体芯片42和第三半导体芯片44。第一半导体芯片40可被作为单个芯片安装，第二半导体芯片42和第三半导体芯片44中的每个可具有两个或更多个芯片的堆叠结构。第一半导体芯片40通过第一连接电极46电连接到中介层32，第二半导体芯片42和第三半导体芯片44分别通过第二连接电极48和第三连接电极49电连接到中介层32。第一绝缘层41设置在第一连接电极46之间，第二绝缘层43设置在第二连接电极48之间，第三绝缘层47设置在第三连接电极49之间。第一绝缘层41或第二绝缘层43和第三绝缘层47可以包括底部填充材料。底部填充材料可包括硅树脂和/或环氧树脂。
中介层32的钝化层31可在其内设置有电路布线图案(未示出)，第一半导体芯片40、第二半导体芯片42和第三半导体芯片44可通过电路布线图案电连接到TSV35。
TSV 35的第一端面可连接到钝化层31，TSV 35的第二端面可暴露于中介层主体30的第二表面30b。在一实施方式中，TSV 35的第二端面可连接到诸如焊料球或焊料凸块的外部连接端子38。
热膨胀增强图案37设置在中介层主体30的第二表面30b上。在一实施方式中，当形成TSV 35时，TSV 35从中介层主体30的第二表面30b突出预定高度36，并且暴露于外部。结果，在相邻TSV 35之间形成间隔39。热膨胀增强图案37可在中介层主体30的第二表面30b上填充相邻TSV 35之间的间隔39。热膨胀增强图案37的一个表面可接触第二表面30b，热膨胀增强图案37的另一个表面可与TSV 35的第二端面基本上齐平。热膨胀增强图案37可由具有高CTE的材料形成。在一实施方式中，热膨胀增强图案37由具有5ppm/℃或更大的CTE的材料形成。热膨胀增强图案37比包括硅(Si)的中介层主体30具有相对更高的CTE。具体地，热膨胀增强图案37可由诸如BCB和聚酰亚胺的绝缘聚合物材料中的任一种或者一种或多种聚合物材料的混合物形成。
由于热膨胀增强图案37设置在中介层主体30的第二表面30b上位于TSV 35之间，因此由于中介层主体30、钝化层31和第一绝缘层41或第二绝缘层43和第三绝缘层47的CTE差异导致出现的应力可因热膨胀增强图案37而被抵消。因此，可以基本上防止中介层32变形。
本实施方式还可应用于在没有TSV的情况下在中介层主体的第一表面上形成有布线图案的中介层。
图3至图9示出根据本公开的实施方式的制造图1的半导体封装件的方法。
参照图3，提供中介层主体200和设置在中介层主体200中的多个TSV 215。
中介层主体200可包括由包括Si的半导体材料形成的基板或由玻璃形成的绝缘基板。形成TSV 215中的每个作为穿透中介层主体200并且被金属材料210填充的沟槽或孔205。孔205具有从中介层主体200的第一表面200a到第二表面200b的预定深度。
当将均具有堆叠结构的多个半导体芯片布置在中介层202上方时，多个TSV 215可在中介层主体200中彼此分隔开预定距离。填充沟槽或孔205的金属材料210可包括Cu、Ag、Sn或它们的组合。
在一实施方式中，在TSV 215和中介层主体200之间的界面处进一步设置诸如氧化硅的绝缘层(未示出)，以防止在TSV 215和中介层主体200之间产生短路或漏电流。当中介层主体200由诸如玻璃的绝缘基板形成时，可省略绝缘层。
TSV 215具有与中介层主体200的第一表面200a基本上齐平的第一端面215a和与中介层主体200的第二表面200b基本上齐平的第二端面215b。第一端面215a和第二端面215b可暴露于孔205的外部。
参照图4，在中介层主体200的第一表面200a上方形成钝化层202。钝化层202可由诸如氮化物或氧化物的绝缘材料形成。钝化层202可在其内包括由导电材料形成的电路布线图案(未示出)。因此，提供了包括中介层主体200和位于中介层主体200上方的钝化层202的中介层204。
参照图5，在中介层主体200的第二表面200b上形成掩模图案230，以部分暴露中介层主体200的第二表面200b并且覆盖各TSV 215的第二端面215b。为了形成掩模图案230，在中介层主体200的第二表面200b上涂敷诸如光致抗蚀剂的掩模材料。然后，对光致抗蚀剂执行包括曝光工艺和显影工艺的光刻工艺，使得形成具有开口230a的掩模图案230。掩模图案230通过开口230a部分暴露中介层主体200的第二表面200b。结果，掩模图案230可覆盖TSV 215的第二端面215b和中介层主体200的第二表面200b的部分。掩模图案230的开口230a中的每个限定用于形成凹陷的区域。
参照图6，在中介层主体200中形成凹陷235，凹陷235具有从中介层主体200的第二表面200b到第一表面200a的预定深度。为了形成凹陷235，使用掩模图案230(参照图5)作为蚀刻掩模对中介层主体200的第二表面200b执行蚀刻工艺。蚀刻工艺可包括使用等离子体的选择性干蚀刻工艺。作为蚀刻工艺的结果，在中介层主体200中、TSV 215之间形成凹陷235。此后，去除掩模图案230。当去除了掩模图案230时，被掩模图案230覆盖的区域(例如，TSV 215的第二端面215b和中介层主体200的第二表面200b的与第二端面215b相邻的部分)被暴露。在图6中用“a”指示中介层主体200的第二表面200b的与第二端面215b相邻的部分中的每个。
参照图7，形成热膨胀增强层240以填充中介层主体200中形成的凹陷235。可通过用旋涂方法涂敷液体或凝胶态材料来形成热膨胀增强层240。热膨胀增强层240可具有完全填充中介层主体200中形成的凹陷235并且覆盖TSV 215的第二端面215b这样的厚度。热膨胀增强层240可以由具有高CTE的材料形成。在一实施方式中，热膨胀增强层240由具有5ppm/℃或更大的CTE的聚合物材料形成。热膨胀增强层240比包括硅(Si)的中介层主体30具有相对更高的CTE。具体地，热膨胀增强层240具有5ppm/℃或更大的相对CTE，而包括硅(Si)的中介层主体200具有2.6ppm/℃的CTE。因此，热膨胀增强层240由具有5ppm/℃或更大的CTE的材料形成，由于CTE差异而导致出现的应力可被抵消。在一实施方式中，热膨胀增强层240由诸如BCB和聚酰亚胺的绝缘聚合物材料中的任一种或者一种或多种聚合物材料的混合物形成。
参照图8，对热膨胀增强层240(参照图7)执行平整工艺，直到TSV 215的第二端面215b和中介层主体200的第二表面200b的“a”部分被暴露。结果，形成填充中介层主体200中的凹陷235的热膨胀增强图案245。平整工艺可包括化学机械抛光(CMP)工艺。然而，实施方式不限于此。在另一实施方式中，可通过使用等离子体的干蚀刻工艺蚀刻或去除热膨胀增强层240。
参照图9，在中介层204的钝化层202上方布置第一半导体芯片300、第二半导体芯片305和第三半导体芯片310。如图9中所示，第一半导体芯片300、第二半导体芯片305和第三半导体芯片310在钝化层202上方水平地彼此分隔开。第一半导体芯片300可以是片上系统(SoC)，并且包括诸如存储器、微处理器和逻辑元件的半导体器件。第二半导体芯片305和第三半导体芯片310分别设置在第一半导体芯片300的相反侧，并且可包括诸如DRAM的存储器装置。当第二半导体芯片305和第三半导体芯片310是存储器装置时，第二半导体芯片305和第三半导体芯片310中的每个可具有两个或更多个芯片的堆叠结构。图9示出第一半导体芯片300和第二半导体芯片305和第三半导体芯片310具有基本上相同的高度。然而，如果第二半导体芯片305和第三半导体芯片310中的一个或两个具有多个芯片的堆叠结构，则芯片可垂直堆叠，具有堆叠结构的第二半导体芯片305和/或第三半导体芯片310可具有与第一半导体芯片300不同的高度。
在第一半导体芯片300、第二半导体芯片305和第三半导体芯片310下方，分别布置第一连接电极303、第二连接电极307和第三连接电极313。第一连接电极303、第二连接电极307和第三连接电极313将中介层204分别电连接到第一半导体芯片300、第二半导体芯片305和第三半导体芯片310。在一实施方式中，第一绝缘层304设置在第一连接电极303之间。此外，第二绝缘层306设置在第二连接电极307之间，第三绝缘层312设置在第三连接电极313之间。第一绝缘层304、第二绝缘层306和第三绝缘层312可由诸如环氧树脂的底部填充材料形成。
由于在其内具有电路布线图案(未示出)的钝化层202设置在中介层主体200与第一半导体芯片300、第二半导体芯片305和第三半导体芯片310之间，因此第一半导体芯片300、第二半导体芯片305和第三半导体芯片310可通过钝化层202中包括的电路布线图案电连接到TSV 215。
然后，在TSV 215的第二端面215b和中介层主体200的第二表面200b的被暴露部分上形成外部连接电极250。外部连接电极250可包括焊料球、焊料凸块或导电凸块。
因为热膨胀增强图案245设置在中介层主体200中，所以通过与中介层主体200的第二表面200b相邻设置的热膨胀增强图案245的膨胀或收缩体积，可抵消当半导体封装件的温度升高或降低时第一表面200a处出现的中介层主体200的膨胀或收缩。因此，可以基本上防止中介层主体200变形。
然后，尽管未示出，但在将第一半导体芯片300、第二半导体芯片305和第三半导体芯片310布置在中介层204上方之后，模制材料层被形成为完全覆盖第一半导体芯片300、第二半导体芯片305和第三半导体芯片310，接着平整模制材料层，以形成其中第一半导体芯片300、第二半导体芯片305和第三半导体芯片310被掩埋在模制材料层中的系统级封装件。
此后，将参照图10至图14描述根据本公开的实施方式的用于制造图2的半导体封装件的方法。为了简化说明，可省略对与图1的半导体封装件中的组件或特征基本上相同的组件或特征的描述。
参照图10，提供包括中介层主体400和钝化层402的中介层404。中介层主体400具有第一表面400a和第二表面400b，钝化层402形成在第一表面400a上。中介层主体400可包括由硅(Si)或玻璃形成的基板。
在中介层主体400中形成多个TSV 415。TSV 415中的每个被形成为穿过中介层主体400并且被金属材料410填充的沟槽或孔405。孔405具有从中介层主体400的第一表面400a到第二表面400b的预定深度。多个TSV 415可在中介层主体400中彼此分隔开预定距离。填充孔405的金属材料410可包括Cu、Ag、Sn或它们的组合。
在一实施方式中，在TSV 415和中介层主体400之间的界面处进一步设置诸如氧化硅的绝缘层(未示出)，以防止在TSV 415和中介层主体400之间产生短路或漏电流。当中介层主体400由诸如玻璃的绝缘基板形成时，可省略绝缘层。
TSV 415具有第一端面415a和第二端面415b。第一端面415a可与中介层主体400的第一表面400a齐平，第二端面415b可与中介层主体400的第二表面400b齐平。
在中介层主体400的第一表面400a上设置的钝化层402可由诸如氮化物或氧化物的绝缘材料形成。钝化层402可在其内包括由导电材料形成的电路布线图案(未示出)。
参照图11，从图10的第二表面400b去除中介层主体400的预定厚度r的部分，使得TSV 415被局部暴露。为了局部暴露TSV 415，可对中介层主体400执行只蚀刻中介层主体400而留下TSV 415的选择性蚀刻工艺，使得中介层主体400从TSV 415的第二端面415b凹进预定厚度r。选择性蚀刻工艺可包括干蚀刻或湿蚀刻工艺。可使用等离子体执行干蚀刻工艺。结果，TSV 415从中介层主体400的凹进的第二表面400c突出预定高度r。可在TSV 415的突出部分之间形成间隔425。
参照图12，在中介层主体400的凹进的第二表面400c上形成热膨胀增强层440。可通过用旋涂方法涂敷聚合物材料来形成热膨胀增强层440。热膨胀增强层440可具有覆盖中介层主体400的凹进的第二表面400c、TSV 415的突出部分、各个TSV 415之间的间隔425这样的厚度。热膨胀增强层440可由具有高CTE的材料形成。在一实施方式中，热膨胀增强层440具有5ppm/℃或更大的CTE的材料形成。在一实施方式中，热膨胀增强层440可由从诸如BCB和聚酰亚胺的绝缘聚合物材料中选择的任一种或者一种或多种聚合物材料的混合物形成。
参照图13，对热膨胀增强层440执行平整工艺，以形成热膨胀增强图案445。平整工艺可包括CMP工艺。可执行平整工艺，直到TSV 415的第二端面415b被暴露。热膨胀增强图案445分别填充TSV 415之间的间隔425。
参照图14，在中介层404的钝化层402上方布置第一半导体芯片500及第二半导体芯片505和第三半导体芯片510。
第一半导体芯片500可以是片上系统(SoC)，包括诸如存储器、微处理器和逻辑元件的半导体器件。如图14的剖视图中所示，第一半导体芯片500可布置在中介层404的中心区域上方，第二半导体芯片505和第三半导体芯片510可分别布置在第一半导体芯片500的相反侧。第二半导体芯片505和第三半导体芯片510可包括存储器装置。当第二半导体芯片505和第三半导体芯片510包括存储器装置时，第二半导体芯片505和第三半导体芯片510可具有其中两个或更多个芯片在垂直方向上堆叠的结构。
图14示出第一半导体芯片500及第二半导体芯片505和第三半导体芯片510具有相同高度。然而，如果第二半导体芯片505和第三半导体芯片510中的一个或两个具有多个芯片的堆叠结构并且芯片垂直堆叠，则第二半导体芯片505和/或第三半导体芯片510可具有与第一半导体芯片500不同的高度。
在第一半导体芯片500、第二半导体芯片505和第三半导体芯片510下方，分别布置第一连接电极503、第二连接电极507和第三连接电极313。第一连接电极503、第二连接电极507和第三连接电极513将中介层404分别电连接到第一半导体芯片500、第二半导体芯片505和第三半导体芯片510。在一实施方式中，包括底部填充材料的第一绝缘层504设置在相邻的第一连接电极503之间，第二绝缘层506设置在相邻的第二连接电极507之间，第三绝缘层512设置在相邻的第三连接电极513之间。
第一半导体芯片500、第二半导体芯片505和第三半导体芯片510可通过钝化层402中包括的电路布线图案(未示出)电连接到中介层404中设置的TSV 415。
此后，在TSV 415的被暴露的第二端面415b上形成外部连接电极450。外部连接电极450可包括焊料球、焊料凸块或导电凸块。
设置在中介层主体400的凹进的第二表面400c上的热膨胀增强图案445可抵消当中介层404被冷却下来或者被加热起来时使中介层主体400的第一表面400a收缩或膨胀的应力。因此，可以基本上防止中介层404弯曲或变形。
上述封装件可应用于各种电子系统。
参照图15，根据实施方式的封装件可应用于电子系统1710。电子系统1710可包括控制器1711、输入/输出单元1712和存储器1713。控制器1711、输入/输出单元1712和存储器1713可通过总线1715彼此连接，总线1715提供了发送数据所通过的路径。
例如，控制器1711可包括至少一个微处理器、至少一个数字信号处理器、至少一个微控制器和能够执行与这些组件相同的功能的逻辑器件中的至少任一个。控制器1711和存储器1713中的至少一个可包括根据本公开的实施方式的封装件中的至少任一个。输入/输出单元1712可包括选自键区、键盘、显示装置、触摸屏等中的至少一个。存储器1713是用于存储数据的装置。存储器1713可存储将由控制器1711等执行的数据和/或命令。
存储器1713可包括诸如DRAM的易失性存储器装置和/或诸如闪速存储器的非易失性存储器装置。例如，闪速存储器可安装至诸如移动终端或台式计算机的信息处理系统。闪速存储器可构成固态硬盘(SSD)。在这种情况下，电子系统1710可在闪速存储器系统中稳定地存储大量数据。
电子系统1710还可包括适于将数据发送至通信网络和从通信网络接收数据的接口1714。接口1714可以是有线或无线类型的。例如，接口1714可包括天线或有线或无线的收发器。
电子系统1710可被实现为移动系统、个人计算机、工业计算机或执行各种功能的逻辑系统。例如，移动系统可以是个人数字助理(PDA)、便携式计算机、平板计算机、移动电话、智能电话、无线电话、膝上型计算机、存储卡、数字音乐系统和信息发送/接收系统中的任一个。
在电子系统1710是能够执行无线通信的设备的实施方式中，可在通信系统中使用电子系统1710，所述通信系统诸如是采用CDMA(码分多址)、GSM(全球移动通信系统)、NADC(北美数字蜂窝)、E-TDMA(增强型时分多址)、WCDMA(宽带码分多址)、CDMA2000、LTE(长期演进)和Wibro(无线宽带互联网)中的一个或多个的系统。
参照图16，根据实施方式的封装件可被设置成存储卡1800的形式。例如，存储卡1800可包括诸如非易失性存储器装置的存储器1810和存储器控制器1820。存储器1810和存储器控制器1820可存储数据或读取存储的数据。
存储器1810可包括应用根据本公开的实施方式的封装技术的非易失性存储器装置中的至少任一种。存储器控制器1820可控制存储器1810，使得响应于来自主机1830的读/写请求将存储的数据读出或者将数据存储。
虽然针对例示的目的描述了本公开的实施方式，但本领域技术人员应该理解，在不脱离附图中限定的本发明的范围和精神的情况下，各种修改、增加和替换都是可以的。

Claims (10)

1.一种半导体封装件，该半导体封装件包括：
中介层；
第一半导体芯片和第二半导体芯片，其设置在所述中介层的第一表面上方，所述第二半导体芯片与所述第一半导体芯片在所述中介层的所述第一表面上方水平地分隔开；
热膨胀增强图案，其设置在所述中介层的第二表面上方，所述第二表面与所述第一表面相反。
2.根据权利要求1所述的半导体封装件，该半导体封装件还包括穿过所述中介层的多个穿透硅通孔TSV。
3.根据权利要求2所述的半导体封装件，其中，所述中介层包括凹陷，所述凹陷具有从所述中介层的所述第二表面起算的预定深度并且设置在两个相邻TSV之间，
其中，所述热膨胀增强图案设置在所述凹陷中。
4.根据权利要求3所述的半导体封装件，其中，所述热膨胀增强图案被设置成与其间设置有所述凹陷的两个相邻TSV的各外壁相距预定距离。
5.根据权利要求2所述的半导体封装件，其中，所述多个TSV具有从所述中介层的所述第二表面突出预定距离的部分。
6.根据权利要求5所述的半导体封装件，其中，所述热膨胀增强图案设置在两个相邻TSV的突出部分之间。
7.根据权利要求6所述的半导体封装件，其中，所述热膨胀增强图案与两个相邻TSV的突出部分的端部齐平。
8.根据权利要求1所述的半导体封装件，其中，所述热膨胀增强图案包括具有5ppm/℃或更大的热膨胀系数CTE的材料。
9.根据权利要求8所述的半导体封装件，其中，所述热膨胀图案由诸如苯并环丁烯BCB和聚酰亚胺的绝缘聚合物材料中的任一种或者一种或多种聚合物材料的混合物形成。
10.一种半导体封装件，该半导体封装件包括：
中介层主体，其具有第一表面和与所述第一表面相反的第二表面；
一个或多个半导体芯片，其布置在所述中介层主体的所述第一表面上方；
绝缘层，其设置在所述中介层主体和所述半导体芯片之间；
热膨胀增强图案，其设置在所述中介层主体的所述第二表面上方。
CN201410642186.0A 2014-04-17 2014-11-11 半导体封装件及其制造方法 Pending CN105006455A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140046016A KR20150120570A (ko) 2014-04-17 2014-04-17 반도체 패키지 및 그 제조 방법
KR10-2014-0046016 2014-04-17

Publications (1)

Publication Number Publication Date
CN105006455A true CN105006455A (zh) 2015-10-28

Family

ID=54322656

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410642186.0A Pending CN105006455A (zh) 2014-04-17 2014-11-11 半导体封装件及其制造方法

Country Status (3)

Country Link
US (1) US9508699B2 (zh)
KR (1) KR20150120570A (zh)
CN (1) CN105006455A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112802835A (zh) * 2017-06-02 2021-05-14 超极存储器股份有限公司 半导体模块

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016217403A1 (de) * 2016-09-13 2018-03-15 Robert Bosch Gmbh Verfahren zur Herstellung einer Aktivmaterialzusammensetzung
US11380611B2 (en) 2020-03-30 2022-07-05 Taiwan Semiconductor Manufacturing Co., Ltd. Chip-on-wafer structure with chiplet interposer
KR20220007410A (ko) 2020-07-10 2022-01-18 삼성전자주식회사 반도체 패키지
US20220093517A1 (en) * 2020-09-18 2022-03-24 Intel Corporation Direct bonding in microelectronic assemblies

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101853835A (zh) * 2009-04-03 2010-10-06 南茂科技股份有限公司 倒装芯片封装及其制造方法
US20110183464A1 (en) * 2010-01-26 2011-07-28 Texas Instruments Incorporated Dual carrier for joining ic die or wafers to tsv wafers
CN102299143A (zh) * 2010-06-25 2011-12-28 台湾积体电路制造股份有限公司 半导体元件

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100377337C (zh) * 2002-11-21 2008-03-26 日本电气株式会社 半导体装置、布线基板和布线基板制造方法
US7327554B2 (en) * 2003-03-19 2008-02-05 Ngk Spark Plug Co., Ltd. Assembly of semiconductor device, interposer and substrate
JP5003082B2 (ja) * 2006-09-26 2012-08-15 富士通株式会社 インターポーザ及びその製造方法
KR20100081863A (ko) 2009-01-07 2010-07-15 삼성테크윈 주식회사 반도체 패키지용 기판
US20120001322A1 (en) * 2010-07-01 2012-01-05 Yong Liu Double molded chip scale package
KR101069488B1 (ko) * 2011-05-13 2011-09-30 주식회사 네패스 인터포져 블럭이 내장된 반도체 패키지
US8664768B2 (en) * 2012-05-03 2014-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Interposer having a defined through via pattern

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101853835A (zh) * 2009-04-03 2010-10-06 南茂科技股份有限公司 倒装芯片封装及其制造方法
US20110183464A1 (en) * 2010-01-26 2011-07-28 Texas Instruments Incorporated Dual carrier for joining ic die or wafers to tsv wafers
CN102299143A (zh) * 2010-06-25 2011-12-28 台湾积体电路制造股份有限公司 半导体元件

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112802835A (zh) * 2017-06-02 2021-05-14 超极存储器股份有限公司 半导体模块

Also Published As

Publication number Publication date
US9508699B2 (en) 2016-11-29
US20150303181A1 (en) 2015-10-22
KR20150120570A (ko) 2015-10-28

Similar Documents

Publication Publication Date Title
US10665571B2 (en) Semiconductor package
US8872354B2 (en) Method of forming through silicon via of semiconductor device using low-K dielectric material
CN105006456A (zh) 半导体封装件及其制造方法
TWI672787B (zh) 具有中介層的半導體封裝及其製造方法
JP6399887B2 (ja) Ｔｓｖ構造を具備した集積回路素子及びその製造方法
CN102569173B (zh) 制造半导体装置的方法
US9355904B2 (en) Method for strain-relieved through substrate vias
CN108206178A (zh) 包括传热块的半导体封装及其制造方法
TWI778197B (zh) 包括橋接晶粒的堆疊封裝
JP6012763B2 (ja) 基板貫通ビアを集積回路の中間工程層に組み込むこと
CN105006455A (zh) 半导体封装件及其制造方法
EP3618104B1 (en) Semiconductor chip with through-substrate via
US9324688B2 (en) Embedded packages having a connection joint group
US9129963B1 (en) Semiconductor devices having through electrodes, semiconductor packages including the same, electronic systems including the same, and methods of manufacturing the same
KR20150055897A (ko) 반도체 집적 회로 소자 및 그 제조 방법, 반도체 패키지
US9966278B1 (en) Stack packages having with confined underfill fillet and methods of manufacturing the same
US20150145124A1 (en) Semiconductor chips with through-silicon vias, and semiconductor packages including the same
US7158220B2 (en) Three-dimensional memory system-on-a-chip
US20140264848A1 (en) Semiconductor package and method for fabricating the same
CN113113372A (zh) 半导体结构及其制造方法
US20230130929A1 (en) Method of manufacturing a semiconductor device
US20230120361A1 (en) Semiconductor devices including substrates bonded to each other and methods for fabricating the same
US20210242127A1 (en) Back-end-of-line (beol) sidewall metal-insulator-metal (mim) capacitor
CN116779533A (zh) 包括具有不同宽度的通孔的半导体装置及制造其的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20151028