CN107204318B - 半导体装置及半导体装置的制造方法 - Google Patents

Abstract

本发明是能抑制可靠性的降低的半导体装置及其制造方法。半导体装置包含具备绝缘层的第1衬底、具备第4至第6导电性焊垫的第2衬底、将第1、第4导电性焊垫间电连接的第1凸块、将第2、第5导电性焊垫间电连接的第2凸块、及将第3、第6导电性焊垫间电连接的第3凸块；所述绝缘层具有：第1开口部，使第1导电性焊垫的至少一部分露出且第1导电性焊垫的露出面积具有第1面积；第2开口部，使第2导电性焊垫的至少一部分露出且第2导电性焊垫的露出面积具有第2面积，所述第2面积是与第1面积不同的值；及第3开口部，使第3导电性焊垫的至少一部分露出且第3导电性焊垫的露出面积具有第3面积，所述第3面积是第1面积与第2面积之间的值。

Description

半导体装置及半导体装置的制造方法

[相关申请]

本申请享受以日本专利申请2016-52937号(申请日：2015年3月16日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。

技术领域

实施方式涉及一种半导体装置及半导体装置的制造方法。

背景技术

近年来，随着通讯技术及信息处理技术的发达，有将半导体装置小型化及高速化的要求。为了应对此要求，在半导体装置中，正在进行如下半导体封装体的开发，该半导体封装体是通过使多个半导体芯片积层而形成的三维封装，缩短零件间的配线长度使之与动作频率的增大相对应，且目的在于提高封装面积效率。

在三维封装构造的半导体装置的制造中，进行经由焊料球等凸块将半导体芯片接合在封装衬底或半导体芯片上的倒装焊接，并通过底部填充树脂将封装衬底或半导体衬底与其他半导体芯片之间密封。

在三维封装构造的半导体装置中，半导体芯片由于小型化、薄型化而非常薄，容易变形。因此，容易发生半导体芯片的翘曲。若发生半导体芯片的翘曲，则存在产生在封装衬底或半导体芯片与其他半导体芯片之间未被连接的凸块而产生连接不良的情况。如此，在三维封装构造的半导体装置中，存在由于半导体芯片的翘曲而导致的可靠性降低的问题。

发明内容

实施方式提供一种能够抑制可靠性的降低的半导体装置及其制造方法。

实施方式的半导体装置具备：第1衬底，具备第1至第3导电性焊垫、及绝缘层；所述绝缘层具有：第1开口部，使第1导电性焊垫的至少一部分露出且所露出的第1导电性焊垫的露出面积具有第1面积；第2开口部，使第2导电性焊垫的至少一部分露出且所露出的第2导电性焊垫的露出面积具有第2面积，所述第2面积是与第1面积不同的值；及第3开口部，使第3导电性焊垫的至少一部分露出且所露出的第3导电性焊垫的露出面积具有第3面积，所述第3面积是第1面积与第2面积之间的值；第2衬底，以与第1衬底对向的方式设置，且具备重叠于第1导电性焊垫的第4导电性焊垫、重叠于第2导电性焊垫的第5导电性焊垫、及重叠于第3导电性焊垫的第6导电性焊垫；第1凸块，将第1导电性焊垫与第4导电性焊垫之间电连接；第2凸块，将第2导电性焊垫与第5导电性焊垫之间电连接；以及第3凸块，将第3导电性焊垫与第6导电性焊垫之间电连接。第2导电性焊垫比第1导电性焊垫更接近第1衬底的几何中心，第3导电性焊垫比第1导电性焊垫更接近第1衬底的几何中心且比第2导电性焊垫更远离第1衬底的几何中心。

附图说明

图1是用来说明半导体装置的制造方法例的剖视示意图。

图2是表示接合步骤后的半导体装置的构造例的剖视示意图。

图3是表示半导体装置的另一构造例的剖视示意图。

图4是表示半导体装置的另一构造例的剖视示意图。

图5是表示半导体装置的构造例的俯视示意图。

图6是表示半导体装置的构造例的剖视示意图。

图7是表示连接部的一部分的构造例的剖视示意图，所述连接部是配线衬底与芯片积体层之间的连接部。

具体实施方式

以下，参照附图对实施方式进行说明。另外，附图是示意性的，存在例如厚度与平面尺寸的关系、各层的厚度的比例等和实际的关系、比例等不同的情况。另外，在实施方式中，对实质上相同的构成要素标注相同的符号并省略说明。

图1是用来说明半导体装置的制造方法例的剖视示意图。半导体装置的制造方法例具备如下步骤：将具备导电性焊垫11a至11c及绝缘层12的衬底1与具备导电性焊垫21a至21c的衬底2以导电性焊垫21a夹着凸块31a而重叠于导电性焊垫11a、导电性焊垫21b夹着凸块31b而重叠于导电性焊垫11b、导电性焊垫21c夹着凸块31c而重叠于导电性焊垫11c的方式接合。另外，导电性焊垫及凸块的数量并不限定于图1所示的数量。

衬底1具有例如矩形的平面形状。作为衬底1，例如可使用配线衬底。配线衬底只要能够搭载半导体元件且具有配线网即可。配线衬底也可具有例如硅衬底等半导体衬底、玻璃衬底、树脂衬底、或金属衬底等。

导电性焊垫11b比导电性焊垫11a更接近衬底1的几何中心(以后表述为中心)。所谓衬底1的中心例如为衬底1的平面形状的中心。另外，导电性焊垫11c如图1所示，比导电性焊垫11a更接近衬底1的中心且比导电性焊垫11b更远离衬底1的中心。作为导电性焊垫11a至11c，例如可使用铝、铜、钛、氮化钛、铬、镍、金、或钯等的单层或积层。

绝缘层12具有使导电性焊垫11a的至少一部分露出的开口部12a、使导电性焊垫11b的至少一部分露出的开口部12b、及使导电性焊垫11c的至少一部分露出的开口部12c。作为绝缘层12，例如可使用阻焊剂等绝缘材料。但并不限定于此，作为绝缘层12，例如可使用氧化硅层、氮化硅层等。又，除了氧化硅层、氮化硅层等以外，也可设置有机树脂层作为绝缘层。开口部12a至开口部12c例如是通过蚀刻绝缘层12的一部分而形成。

在将衬底1与衬底2接合的步骤之前，也可进行在衬底1上形成凸块31a至凸块31c的步骤。凸块31a设置在导电性焊垫11a上。凸块31b设置在导电性焊垫11b上。凸块31c设置在导电性焊垫11c上。但并不限定于此，也可在衬底2上形成凸块31a至凸块31c。在该情况下，凸块31a设置在导电性焊垫21a上(图1中衬底2的下表面侧)，凸块31b设置在导电性焊垫21b上(图1中衬底2的下表面侧)，凸块31c设置在导电性焊垫21c上(图1中衬底2的下表面侧)。

作为凸块31a至凸块31c，例如可使用焊料球等焊料凸块。作为焊料凸块，例如可使用锡-银系、锡-银-铜系的无铅焊料的凸块。

衬底2具有例如矩形的平面形状。作为衬底2，例如可使用半导体芯片等。又，作为衬底2，也可使用多个半导体芯片的积层体或具有该芯片积层体的半导体封装体。衬底2具有例如硅衬底等半导体衬底。

导电性焊垫21a至21c各自的至少一部分在衬底2露出。导电性焊垫21b如图1所示比导电性焊垫21a更接近衬底2的中心。所谓衬底2的中心例如为衬底2的平面形状的中心。另外，导电性焊垫21c如图1所示比导电性焊垫21a更接近衬底2的中心且比导电性焊垫21b更远离衬底2的中心。作为导电性焊垫21a至21c，例如可使用铝、铜、钛、氮化钛、铬、镍、金、或钯等的单层或积层。

衬底2以导电性焊垫21a至21c的形成面与导电性焊垫11a至11c的形成面相对的方式与衬底1对向而接合。图1所示的衬底2以与衬底1侧的面为相反侧的面凸起的方式翘曲。可作为衬底2而使用的半导体芯片非常薄，因此存在其于接合步骤之前或之后的步骤中翘曲的情况。此时，若凸块31a至凸块31c的高度彼此相同，则存在产生连接不良的情况，所述连接不良是指导电性焊垫21a至21c中位于衬底1与衬底2的间隔较大的区域的导电性焊垫不与凸块连接。

为了抑制所述连接不良，例如可考虑在衬底1与衬底2的间隔不同的每个区域逐一形成不同尺寸的凸块。然而，形成多个不同尺寸的凸块在制造步骤上较为困难。

在本实施方式的半导体装置的制造方法中，对于衬底1与衬底2的间隔不同的每个区域，逐一使在绝缘层12的开口部露出的导电性焊垫的露出面积不同。如图1所示，例如在开口部12a露出的导电性焊垫11a的露出面积具有面积S1。在开口部12b露出的导电性焊垫11b的露出面积具有面积S2，该面积S2是与面积S1不同的值。在开口部12c露出的导电性焊垫11c的露出面积具有面积S3，该面积S3是面积S1与面积S2之间的值。在图1中，作为一例，面积S2是小于面积S1的值，面积S3是小于面积S1且大于面积S2的值，但并不限定于此，也可为面积S2是大于面积S1的值，面积S3是大于面积S1且小于面积S2的值。

当在绝缘层12的开口部12a至12c露出的导电性焊垫11a至11c的露出面积彼此不同时，导电性焊垫11a至11c与凸块31a至31c的各自的接触面积也不同。因此，凸块的高度对应于表面张力的差而变化。例如，凸块31a具有与面积S1相对应的高度。凸块31b具有与面积S2相对应的高度。凸块31c具有与面积S3相对应的高度。在图1中，凸块31b比凸块31a高，凸块31c比凸块31a高且比凸块31b低，但并不限定于此。

通过如此地使在绝缘层12的开口部12a至12c露出的导电性焊垫11a至11c的露出面积不同，即使凸块31a至31c的体积彼此相同也能够使凸块31a至31c的高度互不相同。另外，对于在开口部12a至12c露出的导电性焊垫11a至11c的露出面积，例如可通过改变用来蚀刻绝缘层12的一部分而形成开口部12a至12c等之掩模图案，来使之不同。由此，无需增加制造步骤，便能够容易地形成高度不同的多个凸块。另外，衬底1若为例如配线衬底，则会比半导体衬底即衬底2较难翘曲，因此通过将凸块31a至31c形成在衬底1上能够抑制凸块31a至31c的位置偏移。

图2是表示接合步骤后的半导体装置的构造例的剖视示意图。如上所述，凸块31a至31c的高度对应于衬底1与衬底2的间隔而不同。在接合步骤中，凸块31a以如图2所示具有和导电性焊垫11a与导电性焊垫21a之间的间隔L1相对应的高度的方式将导电性焊垫11a与导电性焊垫21a之间电连接。另外，凸块31b以具有和导电性焊垫11b与导电性焊垫21b之间的间隔L2相对应的高度的方式将导电性焊垫11b与导电性焊垫21b之间电连接。另外，凸块31c以具有和导电性焊垫11c与导电性焊垫21c之间的间隔L3相对应的高度的方式将导电性焊垫11c与导电性焊垫21c之间电连接。在图2中，间隔L2比间隔L1宽，间隔L3比间隔L1宽且比间隔L2窄，但并不限定于此。

在接合步骤之后，在衬底1与衬底2之间形成底部填充树脂等密封树脂层4，由此将衬底1与衬底2之间的区域密封。通过以上步骤而制造半导体装置。

在本实施方式的半导体装置的制造方法例中，在衬底1与衬底2之间的间隔不同的每个区域，逐一使用高度不同的多个凸块将衬底1与衬底2接合。由此，即使于在接合步骤之前或之后的步骤中衬底2翘曲的情况下也能够抑制衬底1与衬底2之间的连接不良。由此，半导体装置的可靠性提高。

半导体装置的构造例并不限定于图2所示的构造例。图3是表示半导体装置的另一构造例的剖视示意图。在图3所示的半导体装置中，与图2所示的半导体装置相比，如下构成不同：在衬底2露出的导电性焊垫21a至导电性焊垫21c各自对应于衬底1与衬底2的间隔而具有互不相同的露出面积。

在图3所示的半导体装置中，在衬底2露出的导电性焊垫21a的露出面积具有第1面积，在衬底2露出的导电性焊垫21b的露出面积具有第2面积，该第2面积是与第1面积不同的值，在衬底2露出的导电性焊垫21c的露出面积具有第3面积，该第3面积是第1面积与第2面积之间的值。导电性焊垫21a至21c的露出面积的大小关系是对应于导电性焊垫11a至11c的露出面积的大小而设计。在图3所示的半导体装置中，导电性焊垫21b的露出面积是小于导电性焊垫21a的露出面积的值，导电性焊垫21c的露出面积是小于导电性焊垫21a的露出面积且大于导电性焊垫21b的露出面积的值。但并不限定于此，也可为导电性焊垫21b的露出面积是大于导电性焊垫21a的露出面积的值，导电性焊垫21c的露出面积是大于导电性焊垫21a的露出面积且小于导电性焊垫21b的露出面积的值。

如图3所示，除了绝缘层12的开口部12a至12c以外，也可通过使导电性焊垫21a至21c的露出面积对应于衬底1与衬底2之间的间隔而不同，进而增高凸块。由此，能够进而抑制衬底1与衬底2之间的连接不良。从而，半导体装置的可靠性提高。

图4是表示半导体装置的另一构造例的剖视示意图。在图4所示的半导体装置中，与图2所示的半导体装置相比，衬底2以衬底1侧的面凸起的方式翘曲这一构成不同。在图4所示的半导体装置中，面积S2大于面积S1，面积S3大于面积S1且小于面积S2。

凸块31a以具有和导电性焊垫11a与导电性焊垫21a之间的间隔L1相对应的高度的方式将导电性焊垫11a与导电性焊垫21a之间电连接。又，凸块31b以具有和导电性焊垫11b与导电性焊垫21b之间的间隔L2相对应的高度的方式将导电性焊垫11b与导电性焊垫21b之间电连接。进而，凸块31c以具有和导电性焊垫11c与导电性焊垫21c之间的间隔L3相对应的高度的方式将导电性焊垫11c与导电性焊垫21c之间电连接。

在图4中，间隔L2比间隔L1短，间隔L3比间隔L1短且比间隔L2长。另外，并不限定于图2及图4，存在衬底2例如呈波状弯曲的情况。在该情况下，通过使在绝缘层12的开口部露出的导电性焊垫的露出面积对应于衬底1与衬底2之间的间隔而不同来形成高度互不相同的多个焊垫，也能够抑制衬底1与衬底2之间的连接不良。由此，半导体装置的可靠性提高。

(第2实施方式)

图5及图6是表示半导体装置的构造例的图，所述半导体装置积层着具有TSV(Through Silicon Via，硅穿孔)等贯通电极的半导体芯片。图5是俯视图，图6是图5的线段A-B的剖视图。另外，在图5中，为了方便起见，未图示部分构成要素。另外，对与第1实施方式的构成要素共通的部分可适当引用第1实施方式的说明。

图5及图6所示的半导体装置100具备：配线衬底101，具有相互对向的第1面及第2面；芯片积层体102，搭载于配线衬底101的第1面；密封树脂层103，将配线衬底101与芯片积层体102之间密封；密封树脂层104，以覆盖芯片积层体102的方式设置；及外部连接端子105，设置于配线衬底101的第2面。

配线衬底101相当于第1实施方式中的衬底1。配线衬底101具有多个连接焊垫111、及使连接焊垫111的至少一部分露出的绝缘层112。另外，连接焊垫111相当于第1实施方式中的导电性焊垫11a至导电性焊垫11c中任一者，绝缘层112相当于第1实施方式中的绝缘层12。又，配线衬底101的第1面相当于图6中的配线衬底101的上表面，第2面相当于图6中的配线衬底101的下表面。

芯片积层体102相当于第1实施方式中的衬底2。芯片积层体102经由配线衬底101的多个连接焊垫111而电连接于配线衬底101。芯片积层体102具有多个半导体芯片121及半导体芯片126。在多个半导体芯片121之间，设置着绝缘性粘接层122。绝缘性粘接层122将多个半导体芯片121之间密封。另外，半导体芯片121的积层数并不限定于图6所示的积层数。另外，将半导体芯片121的平面形状设定为正方形，但并不限定于此。

绝缘性连接层122具有作为将多个半导体芯片121之间密封的密封材料的功能。作为绝缘性连接层122，例如可使用NCF(Non-Conductive Film：NCF，非导电膜)等兼具粘接功能与密封功能的热硬化性的绝缘性粘接材料。绝缘性粘接材料例如包含环氧系树脂。

多个半导体芯片121经由贯通半导体芯片121的多个贯通电极123、及贯通绝缘性粘接层122的多个凸块124而互相电连接。例如，通过贯通电极123及凸块124将设置于多个半导体芯片121的导电性焊垫电连接，由此可将多个半导体芯片121互相电连接。另外，在将配线衬底101侧设置于芯片积层体102的上表面时，也可不在最底层的半导体芯片121设置贯通电极。

作为半导体芯片121，例如可使用存储器芯片等。作为存储器芯片，例如可使用NAND(Not And，与非)型闪速存储器等存储元件。另外，也可于存储器芯片设置解码器等电路。

在将配线衬底101侧设置于芯片积层体102的上表面时，半导体芯片126经由设置在最顶层的半导体芯片121上的再配线层125而电连接于半导体芯片121。再配线层125也可具有作为平坦化层的功能。芯片积层体102经由设置在再配线层125上的连接焊垫127及凸块128而电连接于配线衬底101。凸块128相当于图1所示的凸块31a至凸块31c中任一者。

作为半导体芯片126，例如可使用接口芯片或控制器芯片。例如，在半导体芯片121为存储器芯片的情况下，使用控制器芯片作为半导体芯片126，利用控制器芯片能够控制对存储器芯片的写入及读出。另外，半导体芯片126优选比半导体芯片121小。

芯片积层体102例如是以如下方法形成。首先相对于一个半导体芯片121，使用贴片机等而积层形成有凸块层及绝缘性粘接层122的另一半导体芯片121，最后使在表面形成有再配线层的半导体芯片121贴合。进而，进行热处理，将凸块层的至少一部分或绝缘性粘接层122熔融，然后进行冷却，由此一面使绝缘性粘接层122硬化，一面形成贯通绝缘性粘接层122而将半导体芯片121间电连接的凸块124。

其后，在再配线层125上搭载半导体芯片126，形成连接焊垫127及多个凸块128，由此形成芯片积层体102。

芯片积层体102例如是使用贴片机等以翻转而使再配线层125位于内侧的方式搭载于配线衬底101。此时，芯片积层体102的积层顺序与形成芯片积层体102时相反。配线衬底101与芯片积层体102的接合例如是使用脉冲加热法等而进行。但并不限定于此，也可在将配线衬底101与芯片积层体102临时粘接之后，通过回焊使用凸块128进行正式粘接，由此搭载芯片积层体102。

作为密封树脂层103，例如可使用底部填充树脂等。另外，也可不设置密封树脂层103。例如，也可通过使用针筒等的分注器来填充底部填充树脂，由此形成密封树脂层103。

作为密封树脂层104，可使用含有SiO₂等无机填充材料、例如将无机填充材料与绝缘性的有机树脂材料等混合而成的树脂材料。无机填充材料是以整体的80质量％～95质量％而含有，具有调整密封树脂层104的粘度及硬度等的功能。作为有机树脂材料，例如可使用环氧树脂。

外部连接端子105是以如下方法形成：例如在配线衬底101的第2面上涂布助焊剂，然后搭载焊料球，将所述焊料球放入回焊炉使之熔融，而与配线衬底101所具有的连接焊垫接合；然后，通过溶剂或纯水清洗将助焊剂除去。但并不限定于此，例如也可通过形成凸块而形成外部连接端子105。另外，外部连接端子105的数量并不限定于图5所示的数量。

图7是表示连接部的一部分的构造例的剖视示意图，所述连接部是配线衬底101与芯片积体层102之间的连接部。在图7中，图示有：连接焊垫111；绝缘层112，具有使连接焊垫111的至少一部分露出的开口部；贯通电极123；导电层129，设置在贯通电极123上；绝缘层131，具有使导电层129的至少一部分露出的开口部；再配线层125，在绝缘层131的开口部电连接于导电层129；绝缘层132，具有使再配线层125的至少一部分露出的开口部；连接焊垫127，在绝缘层132的开口部电连接于再配线层125；凸块128，将连接焊垫111与连接焊垫127之间电连接；及密封树脂层103，填充于配线衬底101与芯片积层体102之间。

作为连接焊垫111，例如可使用能够应用于导电性焊垫11a至11c的材料。图7所示的连接焊垫111具有含有铜的导电层111a、含有镍的导电层111b、及含有金的导电层111c。通过所述构成，能够抑制凸块128中所包含的元素的扩散等。另外，通过使用铜，能够降低制造成本。另外，作为绝缘层112，例如可使用能够应用于绝缘层12的材料。

作为贯通电极123，例如可使用镍、铜、银、金等的单体或合金。作为导电层129，例如可使用铝、铜、钛、氮化钛、铬、镍、金、或钯等的单层或积层。连接焊垫127例如相当于导电性焊垫21a至21c中任一者。作为连接焊垫127，例如可使用能够应用于导电性焊垫21a至21c的材料。

作为绝缘层131及绝缘层132，例如可使用氧化硅、氮化硅、环氧树脂、硅酮树脂、环氧/硅酮混合树脂、丙烯酸树脂、聚酰亚胺树脂、聚酰胺树脂、或苯酚树脂等。例如，绝缘层131也可具有氮化硅层与树脂材料层的积层构造。另外，绝缘层132也可具有树脂材料层。

在本实施方式的半导体装置中，与第1实施方式同样地，通过使在绝缘层112的开口部露出的连接焊垫111的露出面积对应于配线衬底101与芯片积层体102的间隔而不同，从而使凸块128的高度不同。由此，即使在芯片积层体102中的半导体芯片翘曲的情况下也能够抑制配线衬底101与芯片积层体102的连接不良。从而，半导体装置的可靠性提高。

另外，各实施方式是作为例子而提出的，并非意欲限定发明的范围。这些新颖的实施方式能以其他各种方式实施，且能在不脱离发明主旨的范围内进行各种省略、替换、变更。这些实施方式及其变形包含在发明的范围及主旨中，且包含在权利要求书所记载的范围及其均等的范围内。

[符号的说明]

1 衬底

2 衬底

4 密封树脂层

11a、11b、11c 导电性焊垫

12 绝缘层

12a、12b、12c 开口部

21a、21b、21c 导电性焊垫

31a、31b、31c 凸块

100 半导体装置

101 配线衬底

102 芯片积层体

103 密封树脂层

104 密封树脂层

105 外部连接端子

111 连接焊垫

111a、111b、111c 导电层

112 绝缘层

121 半导体芯片

122 绝缘性粘接层

123 贯通电极

124 凸块

125 再配线层

126 半导体芯片

127 连接焊垫

128 凸块

129 导电层

131 绝缘层

132 绝缘层

Claims (5)

1.一种半导体装置，其特征在于具备：

第1衬底，具备第1至第3导电性焊垫、及绝缘层；所述绝缘层具有：第1开口部，使所述第1导电性焊垫的至少一部分露出且所露出的所述第1导电性焊垫的露出面积具有第1面积；第2开口部，使所述第2导电性焊垫的至少一部分露出且所露出的所述第2导电性焊垫的露出面积具有第2面积，所述第2面积是比所述第1面积窄的面积；及第3开口部，使所述第3导电性焊垫的至少一部分露出且所露出的所述第3导电性焊垫的露出面积具有第3面积，所述第3面积是所述第1面积与所述第2面积之间的面积；

第2衬底，以与所述第1衬底对向的方式设置，且具备：具有重叠于所述第1导电性焊垫的第4面积的第4导电性焊垫、具有重叠于所述第2导电性焊垫且比所述第4面积窄的面积即第5面积的第5导电性焊垫、及具有重叠于所述第3导电性焊垫且是所述第4面积与所述第5面积之间的面积即第6面积的第6导电性焊垫；

第1凸块，将所述第1导电性焊垫与所述第4导电性焊垫之间电连接；

第2凸块，将所述第2导电性焊垫与所述第5导电性焊垫之间电连接；以及

第3凸块，将所述第3导电性焊垫与所述第6导电性焊垫之间电连接；且

所述第2导电性焊垫比所述第1导电性焊垫更接近所述第1衬底的几何中心，

所述第3导电性焊垫比所述第1导电性焊垫更接近所述第1衬底的几何中心且比所述第2导电性焊垫更远离所述第1衬底的几何中心。

2.根据权利要求1所述的半导体装置，其特征在于：

所述第1凸块具有与所述第1面积相对应的第1高度，

所述第2凸块具有与所述第2面积相对应的第2高度，

所述第3凸块具有与所述第3面积相对应的第3高度。

3.根据权利要求1或2所述的半导体装置，其特征在于具备：

所述第1导电性焊垫的面积、所述第2导电性焊垫的面积以及所述第3导电性焊垫的面积相同；

所述第1开口部具有所述第1面积；

所述第2开口部具有所述第2面积；

所述第3开口部具有所述第3面积。

4.一种半导体装置的制造方法，其特征在于具备如下步骤：

将具备第1至第3导电性焊垫、及绝缘层的第1衬底与以与所述第1衬底对向的方式设置且具备第4至第6导电性焊垫的第2衬底，以所述第4导电性焊垫夹着第1凸块而重叠于所述第1导电性焊垫、所述第5导电性焊垫夹着第2凸块而重叠于所述第2导电性焊垫、所述第6导电性焊垫夹着第3凸块而重叠于所述第3导电性焊垫的方式接合，所述绝缘层具有：第1开口部，使所述第1导电性焊垫的至少一部分露出且所露出的所述第1导电性焊垫的露出面积具有第1面积；第2开口部，使所述第2导电性焊垫的至少一部分露出且所露出的所述第2导电性焊垫的露出面积具有第2面积，所述第2面积是比所述第1面积窄的面积；及第3开口部，使所述第3导电性焊垫的至少一部分露出且所露出的所述第3导电性焊垫的露出面积具有第3面积，所述第3面积是所述第1面积与所述第2面积之间的面积；所述第4导电性焊垫具有重叠于所述第1导电性焊垫的第4面积；所述第5导电性焊垫具有重叠于所述第2导电性焊垫且比所述第4面积窄的面积即第5面积；所述第6导电性焊垫具有重叠于所述第3导电性焊垫且是所述第4面积与所述第5面积之间的面积即第6面积；且

所述第2导电性焊垫比所述第1导电性焊垫更接近所述第1衬底的几何中心，

所述第3导电性焊垫比所述第1导电性焊垫更接近所述第1衬底的几何中心且比所述第2导电性焊垫更远离所述第1衬底的几何中心，

所述第1凸块以具有和所述第1导电性焊垫与所述第4导电性焊垫之间的第1间隔相对应的第1高度的方式将所述第1导电性焊垫与所述第4导电性焊垫之间电连接，

所述第2凸块以具有和所述第2导电性焊垫与所述第5导电性焊垫之间的第2间隔相对应的第2高度的方式将所述第2导电性焊垫与所述第5导电性焊垫之间电连接，所述第2间隔是与所述第1间隔不同的值，

所述第3凸块以具有和第3导电性焊垫与所述第6导电性焊垫之间的第3间隔相对应的第3高度的方式将所述第3导电性焊垫与所述第6导电性焊垫之间电连接，所述第3间隔是所述第1间隔与所述第2间隔之间的值。

5.根据权利要求4所述的半导体装置的制造方法，其特征在于：

在所述接合步骤之前，还具备在所述第1导电性焊垫上形成所述第1凸块，在所述第2导电性焊垫上形成所述第2凸块，在所述第3导电性焊垫上形成所述第3凸块的步骤。