CN103943516A - 叠层芯片的晶圆级凸块圆片级封装方法 - Google Patents

叠层芯片的晶圆级凸块圆片级封装方法 Download PDF

Info

Publication number
CN103943516A
CN103943516A CN201410148461.3A CN201410148461A CN103943516A CN 103943516 A CN103943516 A CN 103943516A CN 201410148461 A CN201410148461 A CN 201410148461A CN 103943516 A CN103943516 A CN 103943516A
Authority
CN
China
Prior art keywords
metal
metal wire
resin glue
wafer
ball
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410148461.3A
Other languages
English (en)
Inventor
俞国庆
邵长治
施桑桑
严怡媛
吴伟峰
罗立辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NINGBO CHIPEX SEMICONDUCTOR Co Ltd
Original Assignee
NINGBO CHIPEX SEMICONDUCTOR Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NINGBO CHIPEX SEMICONDUCTOR Co Ltd filed Critical NINGBO CHIPEX SEMICONDUCTOR Co Ltd
Priority to CN201410148461.3A priority Critical patent/CN103943516A/zh
Publication of CN103943516A publication Critical patent/CN103943516A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

本发明涉及一种叠层芯片的晶圆级凸块圆片级封装方法，包括选择作业芯片；在每个表层焊垫上用引线键合技术进行金属线键合，在金属线键合过程中，在金属线一端进行烧球形成金属球结构，将金属球结构共晶在表层焊垫上，实现结合；对金属线的线弧进行设置，使得金属线的线弧与所述表层焊垫相互垂直，线弧达到设定高度后直接将金属线熔断形成不规则的金属端部；在作业芯片上涂覆环氧树脂胶，使得环氧树脂胶完全覆盖金属端部，并对环氧树脂胶进行烘烤固化；对烘烤固化后的环氧树脂胶进行研磨，将不规则的金属端部去除，形成圆形的金属截面；在金属截面上进行植球工艺。本发明弥补凸块结构的性能不足，并且解决了投资巨大、生产成本较高的问题。

Description

叠层芯片的晶圆级凸块圆片级封装方法
技术领域
本发明涉及半导体封装技术领域中的晶圆级封装技术，特别是涉及一种叠层芯片的晶圆级凸块圆片级封装方法。
背景技术
目前的晶圆级铜凸块技术大量运用了晶圆厂前道工艺，在实现凸块的过程中运用金属溅镀沉积作为电镀的种子层，运用光刻工艺实现图形的转移，并且使用厚光刻胶作为凸块的限位及帮扶层，最后用电镀生长凸块。在作业的过程中运用了大量的化学药剂来进行显影，金属去除，光刻胶剥离，工艺步骤复杂，并且因为各种酸碱、有机溶液的使用，对环境带来一定的潜在污染，或者是花大量的资金用于三废的处理。在工艺控制上，因为进行了多道工艺的作业，造成工艺控制非常困难，工艺窗口狭窄，一旦控制不严，将对产品良率造成影响。在凸块结构上，因为凸块结构由电镀方式实现，不可避免的，在电镀过程中将产生金属内空洞，或者金属致密性不均等问题。
随着微电子行业的飞速发展，晶圆尺寸也随着逐步增大，已经由原来的4寸、6寸、8寸到现在的12寸，甚至国际半导体巨头已经提出了18寸的构想，而且配套产业也在快速发展。相应的，随着晶圆尺寸的增大，整个晶圆封装均一性的要求也在随着提高，包括加工均一性及性能均一性。而利用目前的凸块制造方法，晶圆尺寸增大，相应的投资也将成倍增长，投资巨大，但凸块结构的整体均一性并不能随着线性增长。
发明内容
为弥补以上凸块结构的性能不足及投资巨大的问题，并且解决生产成本较高，且对环境存在潜在风险的缺点，本发明提供了叠层芯片的晶圆级凸块圆片级封装方法。
本发明解决其技术问题所采用的技术方案是：提供一种叠层芯片的晶圆级凸块圆片级封装方法，包括以下步骤：
（1）选择作业芯片，所述作业芯片表面有多个表层焊垫；
（2）在每个表层焊垫上用引线键合技术进行金属线键合，在金属线键合过程中，在金属线一端进行烧球形成金属球结构，将金属球结构共晶在表层焊垫上，实现结合；对金属线的线弧进行设置，使得金属线的线弧与所述表层焊垫相互垂直，线弧达到设定高度后直接将金属线熔断形成不规则的金属端部；
（3）在作业芯片上涂覆环氧树脂胶，使得环氧树脂胶完全覆盖金属端部，并对环氧树脂胶进行烘烤固化；
（4）对烘烤固化后的环氧树脂胶进行研磨，将不规则的金属端部去除，形成圆形的金属截面；
（5）在金属截面上进行植球工艺，生成标准的金属球阵列作为对外电性或者信号的连接层。
所述步骤（1）中还包括对所述作业芯片进行电浆清洗用以去除作业芯片表层有机污染和表层焊垫上的金属氧化层的步骤。
所述步骤（4）和步骤（5）之间还包括通过去胶液去除环氧树脂胶的步骤。
所述通过去胶液去除环氧树脂胶的步骤后还包括对露出的金属线的表面进行化镀处理和/或镀覆扩散阻挡层的步骤。
所述金属线采用金、铜或合金材料制成。
所述金属球阵列为锡球阵列。
有益效果
由于采用了上述的技术方案，本发明与现有技术相比，具有以下的优点和积极效果：本发明可以实现和通用做法完全一样的凸块分布；性能上本发明的结构可以达成和现在的通用做法同样的效果，并且凸块高度均一性更好，对外连接方式更灵活；成本上，因为本发明的结构运用的凸块实现方式为传统的引线键合（简称“wirebond”）工艺，取消了晶圆级封装通用做法中的光刻、金属薄膜沉积、电镀等工艺，材料成本更低，设备投入更低，铜凸块的尺寸涵盖范围更广；并且因为引入了铜凸块底部的金属球结构用于支撑，可以使运用本发明的结构的芯片抗机械力冲击能力更高，可靠性更为突出。本发明的制作过程中环氧树脂胶由于经过高温固化后将具有一定硬度，可以作为金属线的保护材料层及横向力支撑层。
附图说明
图1是本发明的结构示意图；
图2是本发明中作业晶圆的结构示意图；
图3是本发明中金属线键合后的结构示意图；
图4是本发明中金属线键合环氧树脂胶涂覆后的结构示意图；
图5是本发明中金属线键合环氧树脂胶涂覆后的剖面结构示意图；
图6是本发明中减薄后的结构示意图。
具体实施方式
下面结合具体实施例，进一步阐述本发明。应理解，这些实施例仅用于说明本发明而不用于限制本发明的范围。此外应理解，在阅读了本发明讲授的内容之后，本领域技术人员可以对本发明作各种改动或修改，这些等价形式同样落于本申请所附权利要求书所限定的范围。
本发明制得的叠层芯片的晶圆级凸块圆片级封装架构，如图1所示，包括作业芯片1，所述作业芯片1包括表层焊垫11和表面钝化层12；所述作业芯片1的每一颗表层焊垫11上生长有一根金属线2；所述金属线2与表层焊垫11的键合点呈金属球结构21；所述金属线2的线弧22与所述表层焊垫11完全垂直，形成金属凸块结构；所述金属线2的端部23植有作为对外电性或者信号连接层的金属球3。其中，所述表面钝化层12上还固化有用来作为所述金属线2的保护材料层及横向力支撑层的环氧树脂胶4。
值得一提的是，环氧树脂胶既可以保留，也可以经去胶液去除，该环氧树脂胶去除后，并不会影响底部金属凸块结构对金属球的有效支撑。
该结构可采用传统wirebond方式替代现有的晶圆级先进封装凸块结构，应用此结构，成本更低、实现方式更简单、不会带来污染、生产效率高、进入门槛低，并且整体共面性更好、尺寸控制更方便，为后续的倒装提供了均一性更好的焊接点。
上述结构采用传统wirebond技术来进行凸块的键合，通过对wirebond线弧控制的更改及二次熔断的控制实现了在芯片的焊垫上方键合线熔球第一点键合及第二点在熔球的正上方熔断，并在整片晶圆的所有焊垫上方实现打线，形成金属凸块结构，之后整片晶圆表面涂覆一层环氧树脂胶，特别的，此层胶体的厚度要完全覆盖之前所有的金属凸块结构，环氧树脂胶需经过烘烤固化。经过固化后，整片晶圆进行正面机械研磨，研磨厚度控制在所有金属凸块的规则图形漏出。已漏出的金属图形作为焊盘进行锡球植球或者印刷锡膏，回流后锡球成型。之后再经过晶圆的研磨，切割，分选为单颗芯片，封装完成。具体步骤如下：
选择作业芯片，提供的作业芯片1为普通的晶圆芯片（见图2），表面有可供金属线键合的表层焊垫11。此芯片为晶圆的一个特征芯片，实际作业过程为晶圆级作业，包括下述的所有结构生长的过程。
此作业芯片经过正常的表面处理，清洗，plasma（电浆清洗，用于去除表层有机污染及去除焊垫上的金属氧化层，达到更好的导电效果），用wirebond设备进行金属线键合，金属线在键合过程中，首先通过wirebond设备的打火杆进行烧球，烧球后通过超声、劈刀及一定的台面温度将金属球金属共晶在表层焊垫表面上，实现结合，并实现了金属线2的底部用于支撑的金属球结构21，其中超声设置从140至200毫安,键合时间从20秒至50秒不等，键合压力从40克至100克不等，底部热盘温度从170度至200度不等。此金属球结构21焊接后，劈刀动作竖直向上，线弧需设置，和传统打线不同，劈刀没有左右移动的动作，使得金属线2的线弧22与表层焊垫11相互垂直。在升起一定高度后，打火杆直接将金属丝熔断。劈刀升高的高度和凸块最后的高度有直接关系，升高高度从40微米至120微米不等。升高部分的金属线顶部区域为不规则金属顶端23。此不规则金属顶端在后续步骤会被研磨掉，通过研磨的高度控制，最后只保留金属线规则形状高度部分。完成该步骤后的结构如图3所示。
引线键合是传统封装方法中用于芯片电性及信号连接，其中一端和芯片的焊垫连接作为第一焊点，另一端连接引线框架或者基板作为第二焊点，较为常用的引线有金线，铜线，铝线及合金线。由此可见，本结构的制备过程总运用了wirebond技术与现有技术并不相同，本结构中的第一焊点技术连接芯片焊垫，第二点不连接，直接拉起熔断。
上述步骤完成后，此晶圆芯片将会进行环氧树脂胶4的正面涂覆，如图4和图5所示，一般选用旋涂设备或者喷涂设备，此层胶厚要完全覆盖金属顶端，胶层厚度从50微米至130微米不等。此层胶涂覆后要经过烘烤固化，此胶层的主要目的是方便研磨，并且在研磨的时候保护金属线不变形。
环氧树脂胶完全固化后将进行环氧树脂胶面的研磨，研磨厚度及控制的最终目标是将不规则的金属顶端去除，保证漏出的为规则的圆形金属截面（见图6），此金属截面将作为下一步骤作业锡球的底部焊垫。研磨厚度一般为10至30微米。
如果确定不保留环氧树脂胶，可以在此时通过去胶液将环氧树脂胶去除，去除环氧树脂胶后漏出的金属表面可以进行化学处理（如化镀等），镀覆扩散阻挡层（如镍）。
整片晶圆所有芯片上的金属截面都漏出后，将视球尺寸大小运用晶圆植球机或者钢网印刷机进行锡球的作业，此锡球将作为芯片的最终对外电性或者信号的连接层。锡球植球或者印刷锡膏后将经过回流焊进行锡球回流，回流后生成标准的锡球阵列3，最终形成如图1所示的结构。
需要说明的是，本实施方式中的金属线的尺寸可以随意变化，如需要尺寸更大的凸块，可以选择性的做辅助焊盘。

Claims (6)

1.一种叠层芯片的晶圆级凸块圆片级封装方法，其特征在于，包括以下步骤：
（1）选择作业芯片，所述作业芯片表面有多个表层焊垫；
（2）在每个表层焊垫上用引线键合技术进行金属线键合，在金属线键合过程中，在金属线一端进行烧球形成金属球结构，将金属球结构共晶在表层焊垫上，实现结合；对金属线的线弧进行设置，使得金属线的线弧与所述表层焊垫相互垂直，线弧达到设定高度后直接将金属线熔断形成不规则的金属端部；
（3）在作业芯片上涂覆环氧树脂胶，使得环氧树脂胶完全覆盖金属端部，并对环氧树脂胶进行烘烤固化；
（4）对烘烤固化后的环氧树脂胶进行研磨，将不规则的金属端部去除，形成圆形的金属截面；
（5）在金属截面上进行植球工艺，生成标准的金属球阵列作为对外电性或者信号的连接层。
2.根据权利要求1所述的叠层芯片的晶圆级凸块圆片级封装方法，其特征在于，所述步骤（1）中还包括对所述作业芯片进行电浆清洗用以去除作业芯片表层有机污染和表层焊垫上的金属氧化层的步骤。
3.根据权利要求1所述的叠层芯片的晶圆级凸块圆片级封装方法，其特征在于，所述步骤（4）和步骤（5）之间还包括通过去胶液去除环氧树脂胶的步骤。
4.根据权利要求3所述的叠层芯片的晶圆级凸块圆片级封装方法，其特征在于，所述通过去胶液去除环氧树脂胶的步骤后还包括对露出的金属线的表面进行化镀处理和/或镀覆扩散阻挡层的步骤。
5.根据权利要求1所述的叠层芯片的晶圆级凸块圆片级封装方法，其特征在于，所述金属线采用金、铜或合金材料制成。
6.根据权利要求1所述的叠层芯片的晶圆级凸块圆片级封装方法，其特征在于，所述金属球阵列为锡球阵列。
CN201410148461.3A 2014-04-14 2014-04-14 叠层芯片的晶圆级凸块圆片级封装方法 Pending CN103943516A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410148461.3A CN103943516A (zh) 2014-04-14 2014-04-14 叠层芯片的晶圆级凸块圆片级封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410148461.3A CN103943516A (zh) 2014-04-14 2014-04-14 叠层芯片的晶圆级凸块圆片级封装方法

Publications (1)

Publication Number Publication Date
CN103943516A true CN103943516A (zh) 2014-07-23

Family

ID=51191126

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410148461.3A Pending CN103943516A (zh) 2014-04-14 2014-04-14 叠层芯片的晶圆级凸块圆片级封装方法

Country Status (1)

Country Link
CN (1) CN103943516A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4661192A (en) * 1985-08-22 1987-04-28 Motorola, Inc. Low cost integrated circuit bonding process
US4955523A (en) * 1986-12-17 1990-09-11 Raychem Corporation Interconnection of electronic components
US5299729A (en) * 1990-09-20 1994-04-05 Matsushita Electric Industrial Co., Ltd. Method of forming a bump electrode and manufacturing a resin-encapsulated semiconductor device
US20060261446A1 (en) * 2005-05-19 2006-11-23 Micron Technology, Inc. Backside method and system for fabricating semiconductor components with conductive interconnects

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4661192A (en) * 1985-08-22 1987-04-28 Motorola, Inc. Low cost integrated circuit bonding process
US4955523A (en) * 1986-12-17 1990-09-11 Raychem Corporation Interconnection of electronic components
US5299729A (en) * 1990-09-20 1994-04-05 Matsushita Electric Industrial Co., Ltd. Method of forming a bump electrode and manufacturing a resin-encapsulated semiconductor device
US20060261446A1 (en) * 2005-05-19 2006-11-23 Micron Technology, Inc. Backside method and system for fabricating semiconductor components with conductive interconnects

Similar Documents

Publication Publication Date Title
CN103915353B (zh) 半导体器件以及使用标准化载体形成嵌入式晶片级芯片尺寸封装的方法
CN103515362B (zh) 堆叠式封装器件和封装半导体管芯的方法
TWI581345B (zh) 半導體裝置以及形成引線上接合互連用於鑲嵌半導體晶粒在扇出晶圓級晶片規模封裝中之方法
CN104701195B (zh) 半导体器件及形成嵌入式晶片级芯片规模封装的方法
CN103022021A (zh) 半导体装置及其制造方法
JP2015008296A (ja) 貫通ビアによって前面接点に接続された後面接点を有するチップ
CN101939832A (zh) 热机械的倒焊芯片的模片焊接
TW200414469A (en) Packaging assembly with integrated circuits redistribution routing semiconductor die and method for fabrication
CN109817769A (zh) 一种新型led芯片封装制作方法
TW200903759A (en) Semiconductor package and semiconductor device using the same
CN101958298A (zh) 半导体器件及其制造方法
CN103456645A (zh) 先蚀后封三维系统级芯片正装堆叠封装结构及工艺方法
US8987055B2 (en) Method for packaging low-K chip
CN102437066A (zh) 一种高可靠圆片级柱状凸点封装方法
CN104078431A (zh) 双层底充胶填充的铜凸点封装互连结构及方法
CN107785325A (zh) 半导体封装及其制造方法
CN105845585A (zh) 一种芯片封装方法及芯片封装结构
CN102231372B (zh) 多圈排列无载体ic芯片封装件及其生产方法
CN114303231A (zh) 防止焊接点之间的桥接
CN104900624A (zh) 一种系统级mems双载体芯片封装件及其生产方法
CN102208358A (zh) 一种在基板上焊接倒装芯片的方法及封装器件
CN102656677B (zh) 半导体装置和该半导体装置的制造方法
CN203910782U (zh) 晶圆级芯片的凸块封装架构
CN107546217A (zh) 柱顶互连的封装堆栈方法与构造
CN203573966U (zh) 一种带焊球面阵列四面扁平无引脚封装件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20140723

RJ01 Rejection of invention patent application after publication