CN104701195B - 半导体器件及形成嵌入式晶片级芯片规模封装的方法 - Google Patents

半导体器件及形成嵌入式晶片级芯片规模封装的方法 Download PDF

Info

Publication number
CN104701195B
CN104701195B CN201410858205.3A CN201410858205A CN104701195B CN 104701195 B CN104701195 B CN 104701195B CN 201410858205 A CN201410858205 A CN 201410858205A CN 104701195 B CN104701195 B CN 104701195B
Authority
CN
China
Prior art keywords
semiconductor element
semiconductor
carrier
sealant
size
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410858205.3A
Other languages
English (en)
Other versions
CN104701195A (zh
Inventor
林耀剑
P·C·马里穆图
沈一权
韩丙濬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stats Chippac Pte Ltd
Original Assignee
Xinke Jinpeng Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US14/070,509 external-priority patent/US9704824B2/en
Application filed by Xinke Jinpeng Co Ltd filed Critical Xinke Jinpeng Co Ltd
Publication of CN104701195A publication Critical patent/CN104701195A/zh
Application granted granted Critical
Publication of CN104701195B publication Critical patent/CN104701195B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10156—Shape being other than a cuboid at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Dicing (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

半导体器件及形成嵌入式晶片级芯片规模封装的方法。半导体器件包括半导体管芯和沉积在半导体管芯上方和周围的密封剂。半导体晶片包括多个半导体管芯和基体半导体材料。凹槽被形成在基体半导体材料中。半导体晶片被穿过凹槽分割以分离半导体管芯。半导体管芯被设置在载体上方，半导体管芯之间具有500微米(μm)或更小的距离。密封剂覆盖半导体管芯的侧壁。扇入互连结构被形成在半导体管芯上方，同时密封剂保持不具有扇入互连结构。从半导体管芯的非有源表面移除密封剂的一部分。器件被穿过密封剂分割，同时留下设置为覆盖半导体管芯的侧壁的密封剂。覆盖侧壁的密封剂包括50μm或更小的厚度。

Description

半导体器件及形成嵌入式晶片级芯片规模封装的方法
要求国内优先权
本申请是2013年9月25日递交的美国专利申请No.14/036525的部分继续申请，其要求2013年1月3日递交的美国临时申请No.61/748742的权益，这些申请通过引用并入本文中。
技术领域
本发明通常涉及半导体器件，且更特别地，涉及半导体器件及形成晶片级芯片规模封装(WLCSP)的方法。
背景技术
半导体器件常见于现代电子产品。半导体器件在电部件的数量和密度方面改变。分立半导体器件一般包含一种类型的电部件，例如发光二极管(LED)、小信号晶体管、电阻器、电容器、电感器和功率金属氧化物半导体场效应晶体管(MOSFET)。集成半导体器件通常包含几百至几百万的电部件。集成半导体器件的示例包括微控制器、微处理器、电荷耦合器件(CCD)、太阳能电池、以及数字微镜装置(DMD)。
半导体器件执行广泛分布的功能，诸如信号处理、高速计算、发送和接收电磁信号、控制电子器件、将太阳光转化为电能、以及创建用于电视显示的视觉投影。半导体器件见于娱乐、通信、功率转换、网络、计算机和消费品等领域。半导体器件还见于军事应用、航空、汽车、工业控制器、和办公设备。
半导体器件利用半导体材料的电性质。半导体材料的结构允许通过施加电场或基极电流或通过掺杂的处理来操纵半导体材料的电导率。掺杂将杂质引入半导体材料以操纵并控制半导体器件的电导率。
半导体器件包含有源或无源电结构。包括双极和场效应晶体管的有源结构控制电流的流动。通过改变掺杂的级别和施加电场或基极电流，晶体管提升或限制电流的流动。包括电阻器、电容器和电感器的无源结构创建用来执行多种电功能必须的电压和电流之间的关系。无源和有源结构电连接以形成电路，这使半导体器件能够执行高速操作和其它有用功能。
半导体器件一般使用两种复杂的制造工艺制造，即前端制造和后端制造，其均潜在地包括数百个步骤。前端制造包括在半导体晶片的表面上的多个管芯的形成。每一个半导体管芯通常相同，并且包含通过电连接有源和无源部件形成的电路。后端制造包含从完成的晶片上分割单个半导体管芯并将该管芯封装，以提供结构支撑和环境隔离。本文使用的术语“半导体管芯”指的是词语的单数形式和复数形式，并且因此，可以指单个半导体器件和多个半导体器件。
半导体制造的一个目标是生产较小的半导体器件。较小的器件通常耗费较少的功率，具有较高的性能，并且可以更有效率地生产。此外，较小半导体器件具有较小覆盖区，这对于较小的最终产品是可期望的。较小的半导体管芯大小可以通过改进前端工艺来实现，产生具有较小、较高密度的有源和无源部件的半导体管芯。后端工艺可以通过改进电互连和封装材料来产生具有较小覆盖区的半导体器件封装。
传统的半导体晶片通常包含被锯切道分开的多个半导体管芯。有源和无源电路被形成在每一个半导体管芯的表面中。互连结构可以被形成在半导体管芯的表面的上方。半导体晶片被分割为在多种电子产品中使用的单个半导体管芯。半导体制造的重要方面是高产量和对应的低成本。
取决于用于生产半导体晶片和半导体管芯的设备，半导体晶片被制造为具有各种直径和半导体管芯大小。半导体处理设备通常根据每一个特定的半导体管芯大小和引入的半导体晶片大小而开发。例如，200毫米(mm)晶片使用200mm设备来处理，并且300mm晶片使用300mm设备来处理。从晶片分割的 半导体管芯在载体上处理。载体的大小根据要处理的半导体管芯的大小来选择。例如，10mm×10mm的半导体管芯使用与5mm×5mm的半导体管芯不同的设备来处理。因此，用于封装半导体器件的设备在特定半导体管芯大小或半导体晶片大小的处理能力方面被限制，设备针对所述特定半导体管芯大小或半导体晶片大小而被设计。在引入的半导体管芯大小和半导体晶片大小改变时，制造设备的附加投资是必须的。针对特定大小半导体管芯或半导体晶片的设备的投资为半导体设备制造商创建了资本投资风险。在引入的半导体晶片大小改变时，晶片特定的设备变成废弃的。类似地，针对半导体管芯的特定大小而设计的载体和设备可能变成废弃的，因为载体在处理不同大小半导体管芯的容量方面被限制。不同设备的不断发展和实现增加了最终的半导体器件的成本。
半导体晶片包括各种直径，并且通常使用针对半导体管芯的每一个特定大小而设计的制造设备来处理。为了管芯的电互连、结构支撑和环境保护，半导体管芯通常被密封在半导体封装内。如果半导体管芯的一部分暴露于外部元件，特别是安装管芯的表面时，半导体可能遭受损坏或劣化。例如，在处理和暴露于光期间，半导体管芯可能被损坏或劣化。在半导体晶片的分割期间和单个半导体封装的形成期间，半导体管芯也会遭受损坏。通过半导体材料的分割可能导致半导体管芯的破裂或碎裂。
发明内容
在制造晶片级芯片规模封装(WLCSP)期间，用来减少对半导体管芯的损坏的需要存在。因此，在一个实施例中，本发明是制备半导体器件的方法，包括以下步骤：提供半导体管芯、在半导体管芯上和周围沉积密封剂、从半导体管芯的表面移除密封剂的一部分、以及在半导体管芯上形成互连结构同时留下不具有互连结构的密封剂。
在另一个实施例中，本发明是制备半导体器件的方法，包括以下步骤：提供半导体管芯、在半导体管芯上和周围沉积密封剂、以及在半导体管芯上形成互连结构同时留下不具有互连结构的密封剂。
在另一个实施例中，本发明是半导体器件，包括半导体管芯和沉积在半导体管芯周围的密封剂。互连结构被形成在半导体管芯上。密封剂不具有互连结构。
在另一个实施例中，本发明是半导体器件，其包括半导体管芯和沉积在半导体管芯周围的密封剂。扇入互连结构被形成在半导体管芯上。
附图说明
图1示出具有安装到其表面的不同类型的封装的印刷电路板(PCB)；
图2a-2c示出安装到PCB的代表性半导体封装的进一步细节；
图3示出具有通过锯切道分开的多个半导体管芯的半导体晶片；
图4a-4m示出形成重构或嵌入式晶片级芯片规模封装(eWLCSP)的工艺；
图5示出具有带有暴露的侧壁和背表面的半导体管芯的eWLCSP；
图6示出具有背面保护层的eWLCSP；
图7a-7i示出形成具有薄侧壁密封的eWLCSP的另一种工艺；
图8示出具有背面保护层和薄侧壁密封的eWLCSP；
图9a-9p示出形成eWLCSP的工艺；
图10示出在半导体管芯的侧壁和背面保护层上具有密封剂的eWLCSP；
图11示出具有背面保护层的eWLCSP；
图12示出在半导体管芯的侧壁和背表面上具有密封剂的eWLCSP；
图13示出在半导体管芯的背表面上具有密封剂的eWLCSP；
图14示出具有带有暴露的侧壁和背表面的半导体管芯的eWLCSP；
图15a-15k示出形成eWLCSP的替换工艺；
图16示出在半导体管芯的侧壁和背表面上具有密封剂的eWLCSP；
图17示出在半导体管芯的背表面上具有密封剂的eWLCSP；
图18示出在侧壁和背面保护层上具有密封剂的eWLCSP；
图19示出具有背面保护层的eWLCSP；
图20示出在侧壁和背面保护层上具有密封剂的另一个eWLCSP；
图21示出具有带有暴露的侧壁和背表面的半导体管芯的eWLCSP；
图22a-22m示出形成在半导体管芯的侧壁上具有密封剂且具有暴露背表面 的eWLCSP的工艺；
图23示出在半导体管芯的侧壁上具有密封剂且具有暴露背表面的eWLCSP；
图24示出在半导体管芯的侧壁、暴露背表面以及凸起下的金属化(UBM)上具有密封剂的eWLCSP。
具体实施方式
在以下的描述中，参考附图，在一个或多个实施例中描述本发明，其中相同的附图标记代表相同或类似的元件。尽管按照用于实现本发明目的的最佳模式来描述本发明，但是本领域技术人员将认识到，本发明意图覆盖如可被包括在如由下面的公开和附图支持的所附权利要求及其等同形式限定的本发明精神和范围内的替换、修改和等同形式。
半导体器件通常使用两个复杂制造工艺来制造：前端制造和后端制造。前端制造包括在半导体晶片的表面上形成多个管芯。晶片上的每一个管芯包含有源和无源电部件，它们被电连接以形成功能性电路。诸如晶体管和二极管的有源电部件具有控制电流的流动的能力。诸如电容器、电感器和电阻器的无源电部件创建执行电路功能所必要的电压和电流之间的关系。
通过包括掺杂、沉积、光刻、蚀刻以及平坦化的一系列工艺步骤将无源和有源部件形成在半导体晶片的表面上。掺杂通过诸如离子注入或热扩散之类的技术将杂质引入到半导体材料中。掺杂工艺通过响应于电场或基极电流动态地改变半导体材料电导率来修改有源器件中半导体材料的电导率。晶体管包含如使晶体管能够在施加电场或基极电流时提升或约束电流的流动所必要的那样布置的变化的掺杂的类型和程度的区。
有源和无源部件由具有不同电性质的材料的层形成。可以通过多种沉积技术来形成这些层，沉积技术部分地由所沉积的材料的类型来确定。例如，薄膜沉积可以包括化学气相沉积(CVD)、物理气相沉积(PVD)、电镀以及无电镀工艺。每一个层通常被图案化以便形成有源部件部件、无源部件部分或各部件 之间的电连接的各部分。
后端制造指的是将完成的晶片切割或分割成个别半导体管芯并且然后为了结构支撑和环境隔离而封装该半导体管芯。为了分割半导体管芯，沿着被称为锯切道或划线的晶片非功能区刻划晶片并使其断裂。使用激光切割工具或锯条来分割晶片。在分割之后，将个别半导体管芯安装到包括用于与其它系统部件互连的管脚或接触焊盘的封装衬底。然后将在半导体管芯上形成的接触焊盘连接到封装内的接触焊盘。可以利用焊料凸起、柱形凸起(stud bump)、导电浆料或线接合来进行电连接。将密封剂或其它模制材料沉积在封装上以提供物理支撑和电隔离。然后将完成的封装插入到电系统中并且使半导体器件的功能对其它系统部件来说可用。
图1图示具有芯片载体衬底或印刷电路板(PCB)52的电子器件50，其中在所述芯片载体衬底或印刷电路板(PCB)52的表面上安装多个半导体封装。根据应用，电子器件50可以具有一种类型的半导体封装或多种类型的半导体封装。为了说明目的，在图1中示出不同类型的半导体封装。
电子器件50可以是独立的系统，其使用半导体封装来执行一个或多个电功能。可替换地，电子器件50可以是更大系统的子部件。例如，电子器件50可以是蜂窝电话、个人数字助理(PDA)、数字视频摄像机(DVC)或其它电子通信设备的一部分。可替换地，电子器件50可以是图形卡、网络接口卡或可被插入到计算机中的其它信号处理卡。半导体封装可以包括微处理器、存储器、专用集成电路(ASIC)、逻辑电路、模拟电路、射频(RF)电路、分立器件、或者其它半导体管芯或电部件。为了使产品被市场接受，小型化和重量减轻是根本的。可以减小半导体器件之间的距离来实现更高密度。
在图1中，PCB 52提供用于安装在PCB上的半导体封装的结构支撑和电互连的一般衬底。使用蒸发、电镀、无电镀、丝网印刷或其它适合的金属沉积工艺，导电信号迹线54被形成在PCB 52的表面上或层内。信号迹线54提供半导体封装、安装部件和其它外部系统部件中的每一个之间的电通信。迹线54还 提供至半导体封装中的每一个的电源连接和地连接。
在一些实施例中，半导体器件具有两个封装级。第一级封装是用于将半导体管芯机械和电地附接至中间载体的技术。第二级封装包括将中间载体机械和电地附接至PCB。在其它实施例中，半导体器件可以仅具有管芯被直接机械和电地安装至PCB的第一级封装。
为了说明的目的，在PCB 52上示出了第一级封装的几种类型，包括接合线封装56和芯片倒装58。此外，示出了安装在PCB 52上的第二级封装的几种类型，包括球栅阵列(BGA)60、凸起芯片载体(BCC)62、双列直插式封装(DIP)64、连接盘栅格阵列(LGA)66、多芯片模块(MCM)68、四方扁平无引线封装(QFN)70、和四方扁平封装72。根据系统要求，被配置有第一和第二级封装样式的任何组合的半导体封装的任何组合以及其它电子部件可以连接至PCB 52。在一些实施例中，电子器件50包括单个附接的半导体封装，同时其它实施例要求多个互连封装。通过在单个衬底上方组合一个或多个半导体封装，制造商可以将预制备部件并入电子器件和系统。因为半导体封装包括复杂的功能，所以电子器件可以使用较不昂贵的部件和流水线制造工艺来制造。结果器件不太可能失效并且比较便宜地制造，导致对于客户较低的成本。
图2a-2c示出示例性的半导体封装。图2a示出安装在PCB 52上的DIP 64的进一步细节。半导体管芯74包括有源区，该有源区包含实施为形成在管芯内并根据管芯的电设计而电互连的有源器件、无源器件、导电层、以及介电层的模拟或数字电路。例如，电路可以包括形成在半导体管芯74的有源区内的一个或多个晶体管、二极管、电感器、电容器、电阻器和其它电路元件。接触焊盘76是一层或多层导电材料，诸如铝(Al)、铜(Cu)、锡(Sn)、镍(Ni)、金(Au)、或银(Ag)，并且电连接至形成在半导体管芯74内的电路元件。在组装DIP 64期间，使用金硅共晶层或诸如热环氧或环氧树脂的粘附材料，半导体管芯74被安装至中间载体78。封装体包括诸如聚合物或陶瓷的绝缘封装材料。导体引线80和接合线82提供半导体管芯74和PCB 52之间的电互连。密封剂84被沉积在封装上以通过防止湿气或颗粒进入封装并污染半导体管芯74或接合线82来 进行环境保护。
图2b示出安装在PCB 52上的BCC 62的进一步细节。使用底充胶或环氧树脂粘附材料92，半导体管芯88被安装在载体90上。接合线94提供接触焊盘96和98之间的第一级封装互连。模塑料或密封剂100被沉积在半导体管芯88和接合线94上，以提供用于器件的物理支撑和电隔离。使用诸如电镀或无电镀的适合的金属沉积工艺，接触焊盘102被形成在PCB 52的表面上，以防止氧化。接触焊盘102电连接至PCB 52中的一个或多个导电信号迹线54。凸起104被形成在BCC 62的接触焊盘98和PCB 52的接触焊盘102之间。
在图2c中，使用倒装芯片式第一级封装，半导体管芯58被面朝下地安装至中间载体106。半导体管芯58的有源区108包含实施为根据管芯的电设计而形成的有源器件、无源器件、导电层和介电层的模拟或数字电路。例如，电路可以包括有源区108内的一个或多个晶体管、二极管、电感器、电容器、电阻器和其它电路元件。半导体管芯58通过凸起110而电和机械地连接至载体106。
BGA60使用凸起112而电和机械地连接至具有BGA样式的第二级封装的PCB 52。半导体管芯58通过凸起110、信号线114和凸起112电连接至PCB 52中的导电信号迹线54。模塑料或密封剂116被沉积在半导体管芯58和载体106上，以提供器件的物理支撑和电隔离。倒装芯片式半导体器件提供从半导体管芯58上的有源器件至PCB 52上的传导迹线的短电传导路径，以减少信号传播距离、降低电容并提高整个电路的性能。在另一个实施例中，半导体管芯58可以使用倒装芯片式第一级封装直接机械和电地连接至PCB 52，而不需要中间载体106。
为了结构支撑，图3示出具有基体衬底材料122的半导体晶片120，基体衬底材料122诸如是硅、锗、砷化镓、磷化铟或碳化硅。多个半导体管芯或部件124被形成在被如上所述的非有源的、管芯间晶片区域或锯切道126分开的晶片120上。锯切道126提供切割区域以将半导体晶片120分为单个半导体管芯124。在一个实施例中，半导体晶片120的直径为200-300毫米(mm)。在另 一个实施例中，半导体晶片120的直径为100-450mm。在将半导体晶片分为单个半导体管芯124之前，半导体晶片120可以具有任何直径。半导体管芯124可以具有任何大小，并且在一个实施例中，半导体管芯124可以具有10mm×10mm的尺寸。
半导体晶片128类似于具有用于结构支撑的基体衬底材料130的半导体晶片120，诸如硅、锗、砷化镓、磷化铟或碳化硅。多个半导体管芯或部件132被形成在被上面描述的非有源、管芯间晶片区域或锯切道134分开的晶片128上。锯切道134提供切割区域，以将半导体晶片128分为单个半导体管芯132。半导体晶片128可以具有与半导体晶片120相同的直径或不同的直径。在将半导体晶片分为单个半导体管芯132之前，半导体晶片128可以具有任何直径。在一个实施例中，半导体晶片128的直径为200-300mm。在另一个实施例中，半导体晶片128的直径为100-450mm。半导体管芯132可以具有任何大小，并且在一个实施例中，半导体管芯132比半导体管芯124小并且具有5mm×5mm的尺寸。
图4a-4k示出，与图1和2a-2c有关的一种形成扇入重构或嵌入式晶片级芯片规模封装(eWLCSP)的工艺。图4a示出半导体晶片120的一部分的横截面图。每一个半导体管芯124具有背面或非有源的表面136和有源表面138，该有源区包含实施为有源器件、无源器件、导电层、以及形成在管芯内的介电层并且根据管芯的电设计和功能而电互连的模拟或数字电路。例如，电路可以包括形成在有源表面138内的一个或多个晶体管、二极管和其它电路元件以实施模拟电路或数字电路，诸如DSP、ASIC、存储器或其它信号处理电路。半导体管芯124还可以包含IPD，诸如用于RF信号处理的电感器、电容器和电阻器。
使用PVD、CVD、电镀、无电镀或其它适合的金属沉积工艺，导电层140被形成在有源表面138上。导电层140可以是一层或多层Al、Cu、Sn、Ni、Au、Ag或其它适当的导电材料。导电层140操作为电连接至有源表面138上的电路的接触焊盘。如图4a所示，导电层140可以被形成为离开半导体管芯124的边缘或侧壁144第一距离并排设置的接触焊盘。可替换地，导电层140可以被形 成为在多行中偏移的接触焊盘，以使接触焊盘的第一行被设置在离开半导体管芯124的边缘144第一距离处，并且接触焊盘与第一行交替的第二行被设置在离开半导体管芯124的边缘144第二距离处。
使用PVD、CVD、印刷、旋涂、喷涂、烧结或热氧化，第一绝缘或钝化层142被形成在半导体管芯124和导电层140上。绝缘层142包含一层或多层二氧化硅(SiO2)、氮化硅(Si3N4)、氮氧化硅(SiON)、五氧化二钽(Ta2O5)、氧化铝(Al2O3)、二氧化铪(HfO2)、苯并环丁烯(BCB)、聚酰亚胺(PI)、聚苯并恶唑(PBO)、聚合物、或者其它具有类似结构和绝缘性质的介电材料。在一个实施例中，绝缘层142是具有或不具有在小于200摄氏度(℃)下固化的绝缘填料的低温固化光敏介电聚合物。绝缘层142覆盖并提供对有源表面138的保护。绝缘层142被共形地施加在半导体管芯124的导电层140和有源表面138上，并且不会延伸到半导体管芯124的边缘或侧壁144上或者不会延伸到半导体管芯124的覆盖区之外。换句话说，邻近于半导体管芯124的半导体管芯124的周边区不具有绝缘层142。绝缘层142的一部分由使用激光器145的LDA或者通过图案化光刻胶层进行的蚀刻工艺来移除，以穿过绝缘层142暴露导电层140，并提供随后的电互连。
半导体晶片120经受作为质量控制工艺一部分的电测试和检查。手工视觉检查和自动光学系统被用于执行关于半导体晶片120的检查。软件可以被用于半导体晶片120的自动光学分析中。视觉检查方法可以采用诸如扫描电镜、高强度的光或紫外光、或者冶金学显微镜的设备。针对结构特性检查半导体晶片120，包括翘曲、厚度变化、表面颗粒、不规则、裂缝、脱层和变色。
针对电性能和电路功能，半导体管芯124内的有源和无源部件在晶片级下经受测试。针对功能和电参数，使用探针或其它测试器件测试每一个半导体管芯124。探针被用于与每一个半导体管芯124上的节点或接触焊盘140电接触并将电刺激提供至接触焊盘。半导体管芯124响应于电刺激，测量电刺激并将其与期望的响应相比较，以测试半导体管芯的功能。电测试可以包括电路功能、引线完整性、电阻率、连续性、可靠性、结深、ESD、RF性能、驱动电流、阈 值电流、漏电流以及特定于部件类型的操作参数。半导体晶片120的检查和电测试使经过的半导体管芯124能够被指定为用于半导体封装中的已知好的管芯(KGD)。
在图4b中，半导体晶片120通过锯切道126使用锯条或激光切割工具146沿着基体衬底材料122的侧壁或侧表面148被分割为单个半导体管芯124。沿着具有沿着基体衬底侧表面148的薄切口的锯切道区域126内的基体衬底材料122的一部分，半导体晶片120被分割，以允许基体衬底材料122的一部分保持设置在半导体管芯124的侧壁144上。薄切口的尺寸轻微超过半导体管芯124在半导体侧壁144和沿着基体衬底侧表面148之间的距离D。在重构和后来的分割工艺期间，通过减少介电材料裂开，半导体管芯124的侧壁144上的基体衬底材料122加强器件。在一个实施例中，侧壁144和基体衬底侧表面148之间的距离D至少为10微米(μm)。在另一个实施例中，侧壁144和基体衬底侧表面148之间的距离D的范围为14-36μm。类似地，，半导体晶片128使用锯条或激光切割工具146通过锯切道134被分割为单个半导体管芯132。为了KGD柱分割(post singulation)的识别，单个半导体管芯124和132可以被检查和电测试。
图4c示出载体或临时衬底150的一部分的横截面图，载体或临时衬底150包含诸如硅、聚合物、氧化铍、玻璃或其它适合的用于结构支撑的低成本刚性材料的牺牲基体材料。界面层或双面胶152作为临时粘附接合膜、蚀刻停止层或热释放层而形成在载体150上。
载体150是具有用于多个半导体管芯的容量的标准化载体，并且可以容纳从具有任何直径的半导体晶片分割出的多个大小的半导体管芯。例如，载体150可以是直径为305mm或更大的圆形面板，或者可以是长度为300mm或更大并且宽度为300mm或更大的长方形面板。载体150的表面积可以比半导体晶片120或128的表面积大。在一个实施例中，半导体晶片120具有300mm的直径并且包含长度为10mm且宽度为10mm的半导体管芯124。在一个实施例中，半导体晶片128具有200mm的直径并且包含长度为5mm且宽度为5mm的半 导体132。载体150可以容纳10mm×10mm的半导体管芯124和5mm×5mm的半导体管芯132。载体150承载5mm×5mm的半导体管芯132的数量大于承载10mm×10mm的半导体管芯124的数量。在另一个实施例中，半导体管芯124和132具有相同的尺寸。载体150的大小和形状是标准化的，以容纳任何大小的半导体管芯。较大的载体减少半导体封装的制造成本，因为更多的半导体管芯可以在一个较大的载体上处理，由此减少每个单位成本。
针对处理的半导体管芯和载体的大小，设计并配置半导体封装和处理设备。为了进一步减少制造成本，载体150的大小的选择不依赖半导体管芯124或132的大小，并且不依赖于半导体晶片120和128的大小。也就是说，载体150具有固定或标准化的大小，这可以容纳从一个或多个半导体晶片120或128分割的各种大小的半导体管芯124和132。在一个实施例中，载体150是直径为330mm的圆形。在另一个实施例中，载体150是宽度为560mm且长度为600mm的长方形。
在处理设备的设计期间，选择标准化载体、载体150的大小和尺寸，以开发对于半导体器件的所有后端半导体制造来说都是一致的生产线。不管要制造的半导体封装的大小和类型，载体150的大小总保持恒定。例如，半导体管芯124的尺寸可以是10mm×10mm，并且可以被放置在标准化的载体150上。可替换地，半导体管芯124的尺寸可以是20mm×20mm，并且可以被放置在相同的标准化的载体150上。因此，标准化的载体150可以处理任何大小的半导体管芯124和132，其允许随后的半导体处理设备被标准化为公共载体，即，不依赖于管芯大小或引入的晶片大小。半导体封装设备可以使用一套公共的处理工具、设备、和材料清单针对标准载体而设计和配置，以处理来自任何引入的晶片大小的任何半导体管芯大小。公共或标准化的载体150基于管芯大小或引入的晶片大小，通过减少或消除针对专门的半导体处理线的需求，降低了制造成本和资本风险。通过选择用于来自所有半导体晶片的任何大小的半导体管芯的预先确定载体大小，柔性生产线可以被实施。
在图4d中，使用例如拾取和放置操作，用面向载体150的绝缘层142将来 自图4b的半导体管芯124安装到载体150和界面层152。半导体管芯124被安装到载体150的界面层152以形成重构或重新配置的晶片156。在一个实施例中，绝缘层142被嵌入在界面层152内。例如，半导体管芯124的有源表面138可以与界面层152的表面154共面。在另一个实施例中，绝缘层142被安装在界面层152上，以使半导体管芯124的有源表面138从界面层152偏移。
图4e示出被安装到载体150的界面层152以形成重构或重新配置的晶片156的的半导体管芯123。重构晶片156可以被处理为许多类型的半导体封装，包括扇入晶片级芯片规模封装(WLCSP)、eWLCSP、扇出WLCSP、倒装芯片式封装、诸如堆叠式封装(PoP)的三维(3D)封装、或其它半导体封装。在一个实施例中，为了处理扇入器件，半导体管芯124以高密度布置即相距300μm或更少而放置在载体150上。半导体管芯124被放置到由具有半导体管芯124之间的距离D1的间隙157分开的载体150上。基于要处理的半导体封装的设计和规范选择半导体管芯124之间的距离D1。在一个实施例中，半导体管芯124之间的距离D1是50μm或更小。在另一个实施例中，半导体管芯124之间的距离D1是100μm或更小。载体150上半导体管芯124之间的距离D1被优化以以最低的单位成本制造半导体封装。
图4f示出具有安装到载体150或设置在150上的半导体管芯124的重构晶片156的平面图。载体150是标准化的形状和大小，并且因此构建标准化的载体。载体150具有用于各种大小和数量的半导体管芯的容量，这些半导体管芯从各种大小的半导体晶片被分割。在一个实施例中，载体150的形状是长方形，并且宽度W1为560mm且长度L1为600mm。在另一个实施例中，载体150的形状是长方形，并且宽度W1为330mm且长度L1为330mm。在另一个实施例中，载体150的形状是圆形，并且直径为330mm。
设置在载体150上的半导体管芯124的数目取决于重构晶片156的结构内的半导体管芯124的大小和半导体管芯124之间的距离D1。安装到载体150的半导体管芯124的数目可以大于、小于或等于从半导体晶片120分割的半导体管芯124的数目。载体的较大表面积容纳更多的半导体管芯124并降低制造成 本，因为每个重构晶片156处理更多半导体管芯124。在一个示例中，半导体晶片120的直径为300mm，其中大约600个的数量的10mm×10mm的单个半导体管芯124被形成在半导体晶片120上。半导体管芯124从一个或多个半导体晶片120被分割。载体150被准备，例如，具有560mm的标准宽度W1和600mm的标准长度L1。具有560mm的宽度W1的载体150的大小被设定为容纳大约54个的数量的半导体管芯124，半导体管芯124具有10mm×10mm的尺寸并且跨越载体150的宽度W1相距200μm的距离D1间隔。具有600mm的长度L1的载体150的大小被设定为容纳大约58个的数量的半导体管芯124，半导体管芯124具有10mm×10mm的尺寸并且跨越载体150的长度L1相距200μm的距离D1间隔。因此，载体150的表面积(宽度W1乘以长度L1)容纳大约3000个的数量的尺寸为10mm×10mm的半导体管芯124，并且半导体管芯124之间的间隙或距离D1为200μm。半导体管芯124被放置在载体150上，半导体管芯124之间的间隙或距离D1小于200μm，以增加载体150上的半导体管芯124的密度并进一步降低处理半导体管芯124的成本。
自动拾取和放置设备用于基于半导体管芯124的数量和大小并基于载体150的尺寸来准备重构晶片156。例如，半导体管芯124被选择具有10mm×10mm的尺寸。载体150具有标准尺寸，例如560mm的宽度W1和600mm的长度L1。自动设备将被编程有半导体管芯124和载体150的尺寸，以处理重构晶片156。在分割半导体晶片120之后，通过自动拾取和放置设备选择第一半导体管芯124。第一半导体管芯124在载体150上的由可编程自动拾取和放置设备确定的位置被安装到载体150。通过自动拾取和放置设备选择第二半导体管芯124，其被放置在载体150上，并且被定位于载体150上的第一行中。邻近的半导体管芯124之间的距离D1被编程到自动拾取和放置设备中，并且基于要处理的半导体封装的设计和规范而选择。在一个实施例中，载体150上邻近的半导体管芯124之间的间隙157或距离D1是200μm。通过自动拾取和放置设备选择第三半导体管芯124，其被放置在载体150上，并且被定位于载体150上的第一行中。重复拾取和放置操作，直到大约54个半导体管芯124的第一行被跨越载体150的宽度W1而设置。
通过自动拾取和放置设备选择另一个半导体管芯124，其被放置在载体150上，并且被定位于载体150上的邻近于第一行的第二行中。半导体管芯124的邻近行之间的距离D1被预选择并编程到自动拾取和放置设备中。在一个实施例中，半导体管芯124的第一行和半导体管芯124的第二行之间的距离D1是200μm。重复拾取和放置操作，直到大约58行的半导体管芯124被跨越载体150的长度L1而设置。标准化的载体(宽度W1为560mm且长度L1为600mm的载体150)容纳大约54列和58行10mm×10mm的半导体管芯124，以在载体150上设置总数为大约3000个的半导体管芯124。重复拾取和放置操作，直到载体150被半导体管芯124部分或完全占据。使用标准化载体(诸如载体150)，自动拾取和放置设备可以将任何大小的半导体管芯124安装在载体150上，以形成重构晶片156。重构晶片156随后可以使用对于载体150标准化的后端处理设备来处理。
图4g示出具有安装到载体150或设置在载体150上的半导体管芯132的重构晶片158的平面图。相同的标准化载体150，或者大小与载体150相同的标准化载体，像被用于处理重构晶片156一样被用于处理重构晶片158。重构晶片上的半导体管芯的任何配置可以由载体150支撑。设置在载体150上的半导体管芯132的数目取决于重构晶片158的结构内的半导体管芯132的大小和半导体管芯132之间的距离D2。安装到载体150的半导体管芯132的数目可以大于、小于或等于从半导体晶片128分割的半导体管芯132的数目。载体150的较大表面积容纳更多的半导体管芯132并降低制造成本，因为每个重构晶片158处理更多半导体管芯132。
在一个示例中，半导体晶片128的直径为300mm，大约1,000个的数量的5mm×5mm的单个半导体管芯132被形成在半导体晶片128上。半导体管芯132从一个或多个半导体晶片128被分割。载体150被准备，例如，具有560mm的标准宽度W1和600mm的标准长度L1。具有560mm的宽度W1的载体150的大小被设定为容纳大约107个的数量的半导体管芯132，半导体管芯132具有5mm×5mm的尺寸，跨越载体150的宽度W1相距200μm的距离D2间隔。具有600mm的长度L1的载体150的大小被设定为容纳大约115个的数量的半 导体管芯132，半导体管芯132具有5mm×5mm的尺寸，跨越载体150的宽度L1相距200μm的距离D2间隔。因此，载体150的表面积(宽度W1乘以长度L1)容纳大约12,000个尺寸为5mm×5mm、相距200μm的距离D2间隔的半导体管芯132。半导体管芯132可以被放置在载体150上，半导体管芯132之间的间隙或距离D2小于200μm，以增加载体150上的半导体管芯132的密度并进一步降低处理半导体管芯132的成本。
自动拾取和放置设备用于基于半导体管芯132的数量和大小并且基于载体150的尺寸准备重构晶片158。例如，半导体管芯132被选择为具有5mm×5mm的尺寸。载体150具有标准尺寸，例如560mm的宽度W1和600mm的长度L1。自动设备被编程有半导体管芯132和载体150的尺寸，以处理重构晶片158。在分割半导体晶片128之后，通过自动拾取和放置设备选择第一半导体管芯132。第一半导体管芯132在载体150上的由可编程自动拾取和放置设备确定的位置被安装到载体150。通过自动拾取和放置设备选择第二半导体管芯132，其被放置在载体150上，并且被定位于载体150上的第一行中。邻近的半导体管芯132之间的距离D2被编程到自动拾取和放置设备中，并且基于要处理的半导体封装的设计和规范而选择。在一个实施例中，载体150上邻近的半导体管芯132之间的间隙或距离D2是200μm。通过自动拾取和放置设备选择第三半导体管芯132，其被放置在载体150上，并且被定位于载体150上的第一行中。重复拾取和放置操作，直到大约107个半导体管芯132的第一行被跨越载体150的宽度W1而设置。
通过自动拾取和放置设备选择另一个半导体管芯132，其被放置在载体150上，并且被定位于载体150上的邻近于第一行的第二行中。半导体管芯132的邻近行之间的距离D2被预选择并编程到自动拾取和放置设备中。在一个实施例中，半导体管芯132的第一行和半导体管芯132的第二行之间的距离D2是200μm。重复拾取和放置操作，直到大约115行半导体管芯132被跨越载体150的长度L1而设置。标准化载体(宽度W1为560mm且长度L1为600mm的载体150)容纳大约107列和115行5mm×5mm的半导体管芯132，以在载体150上设置总数为约12,000个的半导体管芯132。重复拾取和放置操作，直到载体 150被半导体管芯132部分或完全占据。使用标准化载体(诸如载体150)，自动拾取和放置设备可以将任何大小的半导体管芯安装在载体150上，以形成重构晶片158。像被用于处理重构晶片156一样，重构晶片158可以使用相同的载体150和相同的后端处理设备来处理。
来自图4f的重构晶片156和来自图4g的重构晶片158都使用相同的载体150或者使用对于重构晶片156和158来说都具有相同的标准化大小的载体。针对重构晶片的后端处理而设计的处理设备针对载体150而标准化，并且能够处理形成在载体150上的重构晶片的任何配置和放置在载体150上的任何大小的半导体管芯。因为重构晶片156和158使用相同的标准化载体150，所以重构晶片可以在相同的生产线上处理。因此，标准化载体(载体150)的目的是简化用来制造半导体封装所需的设备。
在另一个示例中，重构晶片158包括半导体管芯124和132，其中每一个半导体管芯124和132具有相同的尺寸，并且半导体管芯源自于具有不同直径的半导体晶片120和128。半导体晶片120的直径为450mm，其中大约2,200个的数量的8mm×8mm的单个半导体管芯124被形成在半导体晶片120上。具有尺寸为8mm×8mm的半导体管芯124从一个或多个半导体晶片120被分割。半导体晶片128的直径为300mm，其中大约900个的数量的8mm×8mm的单个半导体管芯132被形成在半导体晶片128上。半导体管芯132从半导体晶片128被分割。载体150被准备，例如，具有560mm的标准宽度W1和600mm的标准长度L1。具有560mm的宽度W1的载体150的大小被设定为容纳大约69个的数量的半导体管芯124或132，半导体管芯124或132具有8mm×8mm的尺寸并且跨越载体150的宽度W1相距100μm的距离D1或D2间隔。具有560mm的长度L1的载体150的大小被设定为容纳大约74个的数量的半导体管芯124或132，半导体管芯124或132具有8mm×8mm的尺寸并且跨越载体150的长度L1相距100μm的距离D1或D2间隔。载体150的表面积(宽度W1乘以长度L1)容纳大约5000个尺寸为8mm×8mm的相距100μm的距离D1或D2间隔的半导体管芯124或132。半导体管芯124和132可以被放置在载体150上，半导体管芯124或132之间的间隙或距离D1或D2小于100μm，以增加 载体150上的半导体管芯124或132的密度并进一步降低处理半导体管芯124或132的成本。
自动拾取和放置设备用于基于半导体管芯124和132的数量和大小并且基于载体150的尺寸准备重构晶片158。在分割半导体晶片128之后，通过自动拾取和放置设备选择第一半导体管芯124或132。8mm×8mm的半导体管芯124或132可以源自于直径为450mm的半导体晶片120或源自于直径为300mm的半导体晶片128。可替换地，8mm×8mm的半导体管芯可以源自于具有不同直径的另一个半导体晶片。第一半导体管芯124或132在载体150上的由可编程自动拾取和放置设备确定的位置被安装到载体150。通过自动拾取和放置设备选择第二半导体管芯124或132，其被放置在载体150上，并且被定位于载体150上的第一行中。邻近的半导体管芯124或132之间的距离D1或D2被编程到自动拾取和放置设备中，并且基于要处理的半导体封装的设计和规范而选择。在一个实施例中，载体150上邻近的半导体管芯124或132之间的间隙157或距离D1或D2是100μm。重复拾取和放置操作，直到大约69个半导体管芯124或132的行被跨越载体150的宽度W1而设置。
通过自动拾取和放置设备选择另一个半导体管芯124或132，其被放置在载体150上，并且被定位于载体150上的邻近于第一行的第二行中。在一个实施例中，半导体管芯124或132的第一行和半导体管芯124或132的第二行之间的距离D1或D2是100μm。重复拾取和放置操作，直到大约74行半导体管芯124或132被跨越载体150的长度L1而设置。标准化载体(宽度W1为560mm且长度L1为600mm的载体150)容纳大约69列和74行8mm×8mm的半导体管芯124或132，以在载体150上设置总数为约5,000个的半导体管芯124。重复拾取和放置操作，直到载体150被半导体管芯124或132部分或完全占据。因此，重构晶片158可以包括从任何大小的半导体晶片分割的半导体管芯124和132。载体150的大小不依赖于半导体管芯124和132的大小，并且不依赖于半导体晶片120和128的大小。像被用于处理重构晶片156一样，重构晶片158可以使用相同的载体150和相同的后端处理设备来处理。对于具有从不同大小的引入晶片分割的相同大小的半导体管芯的重构晶片，标准化载体150允许相 同的材料被用于每一个重构晶片。因此，载体150上针对重构晶片156或158的材料清单保持恒定。一致且可预测的材料清单允许改进的用于半导体封装的成本分析和规划。
在另一个实施例中，重构晶片158包含设置在载体150上的多种半导体管芯大小。例如，10mm×10mm的半导体管芯124被安装到载体150，并且5mm×5mm的半导体管芯132被安装到载体150，以形成重构晶片158。重构晶片包含在相同重构晶片上的多个大小的半导体管芯。换句话说，重构晶片158的一部分包含一个大小的半导体管芯并且该重构晶片的另一个部分包含另一个大小的半导体管芯。像被用于处理具有设置在载体150上的均匀大小的半导体管芯的重构晶片156那样，在载体150上同时包含不同大小的半导体管芯124和132的重构晶片158使用相同的后端处理设备来处理。
总之，载体150具有用于各种大小和数量的半导体管芯的容量，这些半导体管芯从各种大小的半导体晶片被分割。载体150的大小不随正被处理的半导体管芯的大小而变化。标准化载体(载体150)大小固定，并且可以容纳多种大小的半导体管芯。标准化载体150的大小不依赖于半导体管芯或半导体晶片的尺寸。与更大的半导体管芯相比，有更多的小半导体管芯可以安装在载体150上方。安装在载体150上的半导体管芯124或132的数目随着半导体管芯124或132的大小和半导体管芯124或132之间的间距或距离D1或D2而改变。例如，具有长度L1和宽度W1的载体150在载体150的表面积上容纳5mm×5mm的半导体管芯132的数目比在载体150的表面积上容纳10mm×10mm的半导体管芯124的数目更大。载体150的大小和形状保持固定并且不依赖于半导体管芯124或132的大小或半导体管芯124或132从其分割的半导体晶片120或128的大小。载体150提供了用来将重构晶片156和158制造为具有来自使用一套公共的处理设备设定不同大小的半导体晶片120和128的不同大小的半导体管芯124和132的许多不同类型的半导体封装的灵活性。
图4h示出使用载体150来制造半导体封装的工艺。处理设备160被用于在半导体管芯上执行后端制造工艺，诸如密封剂和绝缘层的沉积、导电层的沉积、 隆起焊盘形成、回流、打标记、分割以及其它后端工艺。处理设备160针对标准化载体(诸如载体150)的大小和形状而设计。处理设备160能与载体150兼容，因为处理设备160的机械和电部件是为标准化大小和形状的载体150而定制的。
处理设备160由控制系统162控制。控制系统162可以是用于根据载体150上的半导体管芯的大小和形状而配置处理设备160的软件程序或算法。控制系统162为处理设备160而编程和定制，以处理每一个不同的重构晶片，诸如形成在标准化载体150上的重构晶片156和158。
通过将载体150的尺寸标准化，处理设备160可以保持恒定，因为载体150的尺寸不随着半导体管芯大小和半导体晶片大小的变量而改变。控制系统162针对载体150上的每一个重构晶片使用各种算法。例如，控制系统162可以被用于优化载体150上半导体管芯124的初始拾取和放置操作期间的间距。重构晶片156的规范被输入控制系统162中。控制系统162被编程为控制处理设备160以拾取单个半导体管芯124并将半导体管芯124相距距离D1而放置在载体150上以形成重构的晶片156。重构的晶片156包括例如10mm×10mm的半导体管芯124和标准尺寸的载体150(宽度W1和长度L1)。使用控制系统162配置处理设备160，以执行对载体150上的重构晶片156的后端处理。控制系统162根据半导体管芯124的10mm×10mm的大小和标准大小的载体150指引处理设备160来执行沉积和其它制造步骤。
控制系统162允许处理设备160针对标准化载体150上的每一个重构晶片而定制。处理设备160不需要针对半导体管芯的不同大小而重建。在处理重构晶片156后，处理设备160准备处理载体150上的具有相同或不同半导体管芯大小和间距的另一个重构晶片。重构晶片158的规范被输入控制系统162中。控制系统162被编程为控制处理设备160拾取单个半导体管芯132并将半导体管芯132相距距离D2而放置在载体150上以形成重构的晶片158。重构的晶片158包括例如5mm×5mm的半导体管芯132和标准尺寸的载体150(宽度W1和长度L1)。使用控制系统162配置处理设备160，以执行对载体150上的重构 晶片158的后端处理。控制系统162根据半导体管芯132的5mm×5mm的大小和标准大小的载体150指引处理设备160执行沉积和其它制造步骤。
不论处理设备160是处理重构晶片156或158，还是标准化载体150上的其它重构晶片，处理设备160都保持恒定。控制系统162是可编程的，并且处理设备160容易地适用于使用载体150的任何重构晶片。因此，处理设备160的机械和物理特性被设计为容纳标准化载体150的物理特性，同时处理设备160也可使用控制系统162编程，以执行对载体150上的半导体管芯的任何配置的制造工艺。
处理设备160被用于从载体150上的重构晶片制造多种半导体封装。例如，处理设备160可以被用于将重构晶片156或158处理为扇入WLCSP、重构的或eWLCSP、扇出WLCSP、倒装芯片式封装、诸如PoP的3D封装、或其它半导体封装。控制系统162被用于修改和控制处理设备160的操作，以根据要生产的半导体封装执行后端制造步骤。因此，处理设备160可以被用于制造在这里描述的每一个半导体封装。处理设备160可以跨越共享相同大小的载体150的多条产品生产线而使用。因此，与半导体管芯的大小的改变相关联的成本、半导体晶片的大小和半导体封装的类型可以被减少。在处理设备160方面的投资的风险可以被减小，因为在载体150被标准化的情况下，处理设备160的设计被简化。
在图4i中，使用锡膏印刷、转移成型、液封成型、真空层压、旋涂或其它合适的敷料器，密封剂或模塑料164被沉积在半导体管芯124和载体150上。密封剂164可以是聚合物复合材料，诸如具有填料的环氧树脂、具有填料的环氧丙烯酸酯、或具有适合填料的聚合物。密封剂164是非导电的，并且在环境方面保护半导体器件免受外部元素或污染物。在另一个实施例中，密封剂164是绝缘层或介电层，其包含一层或多层光敏低固化温度介电抗蚀剂、光敏复合抗蚀剂、层压化合物膜、具有填料的绝缘胶、焊料掩模抗蚀剂膜、液体或颗粒成型的化合物、聚酰亚胺、BCB、PBO、SiO2、Si3N4、SiON、Ta2O5、Al2O3、预浸料、或其它使用印刷、旋涂、喷涂、有热或无热的真空或压力层压、或其 它适合的工艺沉积的具有类似绝缘和结构性质的介电材料。在一个实施例中，密封剂164是具有或不具有在小于200℃时固化的绝缘填料的低温固化光敏介电聚合物。
特别地，密封剂164沿着基体衬底侧表面148而设置。密封剂164还覆盖半导体管芯124的背表面136。在一个实施例中，密封剂164是不透明的和在颜色上是暗色的或者黑色的。密封剂164可以被用于供对准和分割的激光打标记重构晶片156。密封剂164可以在随后的背面研磨步骤中被减薄。密封剂164还可以被沉积，以使密封剂与半导体管芯124的背表面136共面，并且不覆盖背表面136。与密封剂164的背侧表面166相反的密封剂164的表面168被设置在载体150和界面层152上方，以使密封剂164的表面168可以与半导体管芯124的有源表面138共面。
在图4j中，载体150和界面层152通过化学蚀刻、机械剥离、化学机械平坦化(CMP)、机械研磨、热烤、UV光、激光扫描或湿式剥膜而被移除，以暴露绝缘层142、导电层140和密封剂164的表面168。
使用图案化和金属沉积工艺，诸如印刷、PVD、CVD、溅射、电镀和无电镀，导电层170被形成在绝缘层142和导电层140上方。导电层170可以是一层或多层Al、Cu、Sn、钛(Ti)、Ni、Au、Ag或其它适当的导电材料。导电层170的一部分沿着绝缘层142并且平行于半导体管芯124的有源表面138而水平延伸，以将电互连横向重新分配给导电层140。导电层170作为用于半导体管芯124的电信号的重新分布层(RDL)操作。导电层170被形成在半导体管芯124的覆盖区上方，并且不延伸到半导体管芯124的覆盖区之外和密封剂164上方。换句话说，邻近于半导体管芯124的半导体管芯124的周边区不具有导电层170，以使密封剂164保持暴露。在一个实施例中，导电层170被形成为离开半导体管芯124的侧壁144距离D3，并且距离D3为至少1μm。导电层170的一部分被电连接至导电层140。根据半导体管芯124的连接性，导电层170的其它部分是电公共或电隔离的。
在图4k中，使用PVD、CVD、印刷、旋涂、喷涂、丝网印刷或层压，绝缘或钝化层172被形成在绝缘层142和导电层170上方。绝缘层172可以是一层或多层SiO2、Si3N4、SiON、Ta2O5、Al2O3或具有类似绝缘和结构性质的其它材料。在一个实施例中，绝缘层172是在低于200℃下低固化的光敏介电聚合物。在一个实施例中，绝缘层172被形成在半导体管芯124的覆盖区内并且在密封剂164上方不延伸到半导体管芯124的覆盖区之外。换句话说，邻近于半导体管芯124的半导体管芯124的周边区不具有绝缘层172，以使密封剂164保持暴露。在另一个实施例中，绝缘层172被形成在绝缘层142、半导体管芯124和密封剂164上方。绝缘层172的一部分通过使用图案化光致抗蚀剂层的蚀刻工艺或通过LDA来移除，以形成开口来暴露导电层170。
使用蒸发、电镀、无电镀、落球或丝网印刷工艺，导电凸起材料被沉积在导电层170上。在一个实施例中，凸起材料使用落球模板来沉积，即不要求掩模。凸起材料可以是Al、Sn、Ni、Au、Ag、铅(Pb)、Bi、Cu、焊料及其组合，其具有可选的焊剂溶液。例如，凸起材料可以是共晶Sn/Pb、高铅焊料、或无铅焊料。使用合适的附着或接合工艺将凸起材料接合至导电层170。在一个实施例中，通过将材料加热到它的熔点以上来将凸起材料回流，以形成球或凸起174。在一些应用中，凸起174二次回流以改善到导电层170的电接触。凸起174还可以被压缩接合或热压接合至导电层170。凸起174表示一种可以被形成在导电层170上方的互连结构类型。互连结构还可以使用接合线、导电胶、柱形凸起、微凸起或其它电互连。激光打标记可以在形成凸起之前或之后执行，或者在移除载体150之后执行。
共同地，绝缘层172、导电层170和凸起174构建形成在半导体管芯124上方和半导体管芯124的覆盖区内的内建互连结构176。邻近于半导体管芯124的半导体管芯124的周边区不具有互连结构176，以使密封剂164保持暴露。内建互连结构176可以包括少至一个的RDL或导电层(诸如导电层170)和一个绝缘层(诸如绝缘层172)。在形成凸起174之前，附加绝缘层和RDL可以被形成在绝缘层172上方，以根据半导体管芯124的设计和功能，提供跨越封装的附加垂直和水平的电连接性。
在图4l中，使用锯条或激光切割工具180将半导体管芯124分割为单个eWLCSP182。通过密封剂164和基体衬底材料122沿着侧表面184分割重构晶片156，以从半导体管芯124的侧面移除密封剂164，并且从半导体管芯124的侧面移除基体衬底材料122的一部分。因此，在形成eWLCSP 182期间，基体衬底材料122被两次切割或分割，一次在晶片级，并且一次在重构晶片级。结果，介电材料不易裂开，并提高了eWLCSP 182的可靠性。
在分割之后，基体衬底材料122的一部分保持沿半导体管芯124的侧面设置。邻近于半导体管芯124的基体衬底122的厚度至少为1μm。换句话说，半导体管芯124的侧表面184和侧壁144之间的距离D4至少为1μm。在分割之前或之后，eWLCSP 182经受电测试。
图4m示出分割之后具有覆盖半导体管芯124的背表面136的密封剂的eWLCSP 182。半导体管芯124通过导电层140和170电连接至凸起174，以通过互连结构176进行外部互连。互连结构176不延伸到半导体管芯124的覆盖区之外，并且因此形成扇入封装。密封剂164保持在半导体管芯124的背表面136上方。半导体管芯124的背表面136上方的密封剂消除了对于背面保护层或背面层压材料的需求，由此降低eWLCSP 182的成本。在分割期间，密封剂164从半导体管芯124的侧面完全移除，以暴露基体衬底材料122的侧表面184。在一个实施例中，eWLCSP 182具有大约4.445mm的长度×3.875mm的宽度的尺寸，其中凸起174具有0.35-0.50mm的节距。在另一个实施例中，eWLCSP 182可以被形成有14mm的长度和14mm的宽度。eWLCSP 182通过使用针对单个标准化载体大小而设计的设备在标准化载体150上形成重构晶片来制造，这降低了eWLCSP 182的设备和材料成本。eWLCSP 182使用标准化载体150在较高的容积下制造，由此简化制造工艺并降低单位成本。
图5示出具有暴露的背表面136和侧壁184的eWLCSP 190。半导体管芯124通过导电层140和170电连接至凸起174，以通过互连结构176外部互连。互连结构176不延伸到半导体管芯124的覆盖区之外，并且因此形成扇入封装。 在研磨操作期间，密封剂164从半导体管芯124的背表面136完全移除。在分割期间，密封剂164从半导体管芯124的侧面完全移除，以暴露基体衬底材料122的侧表面184。在一个实施例中，eWLCSP 190可以具有大约4.4mm的长度×3.9mm的宽度的尺寸，其中凸起174具有0.35-0.50mm的节距。eWLCSP 190通过使用针对单个标准化载体大小而设计的设备在标准化载体150上形成重构晶片来制造，这降低了eWLCSP 190的设备和材料成本。eWLCSP 190使用标准化载体150在较高的容积下制造，由此简化制造工艺并降低单位成本。
图6示出具有凸起下金属(UBM)194、背面保护层196和暴露的侧表面184的替代eWLCSP 192。在最后的再次钝化之后，使用PVD、CVD、蒸发、电镀、无电镀或其它适合的金属沉积工艺，导电层194被形成在导电层170的暴露部分上方和绝缘层172上上方。导电层194可以是Al、Cu、Sn、Ni、Au、Ag、W或其它适当的导电材料。导电层194是电连接至导电层170和140的UBM。UBM194可以是具有粘附层、阻挡层和籽晶或润湿层的多金属堆叠。粘附层被形成在导电层170上方，并且可以是Ti、氮化钛(TiN)、钨化钛(TiW)、Al或铬(Cr)。阻挡层被形成在粘附层上方，并且可以是Ni、NiV、铂(Pt)、钯(Pd)、TiW、Ti或铬铜(CrCu)。阻挡层抑制Cu到半导体管芯124的有源表面138内的扩散。籽晶层被形成在阻挡层上方，并且可以是Cu、Ni、NiV、Au或Al。UBM 194提供至导电层170的低电阻互连，以及针对焊料扩散的阻挡层和用于焊料润湿性的籽晶层。
半导体管芯124通过导电层140、170和194电连接至凸起174，以通过互连结构176外部互连。导电层170和194以及绝缘层142和172不延伸到半导体管芯124的覆盖区之外，并且因此形成扇入封装。背面绝缘层或背面保护层196被形成在半导体管芯124的背表面136上方，以机械保护和保护免受由于暴露于来自光或其它辐射的光子而导致的恶化。背面保护层196包含一层或多层光敏低固化温度介电抗蚀剂、光敏复合抗蚀剂、层压化合物膜、具有填料或玻璃纤维布的树脂基复合薄板、具有填料和玻璃纤维布两者的树脂基复合薄板、具有填料的绝缘胶、焊料掩模抗蚀剂膜、液体模塑料、颗粒模塑料、聚酰亚胺、BCB、PBO、SiO2、Si3N4、SiON、Ta2O5、Al2O3、预浸料、或其它具有类似绝 缘和结构性质的介电材料。使用印刷、悬涂、喷涂、有热或无热的真空或压力层压、或其它适当的工艺沉积背面保护层196。在一个实施例中，背面保护层196是具有或不具有在小于200℃下固化的绝缘填料的低温固化光敏介电聚合物。背面保护层196提供用于半导体管芯124的机械保护和免受光的保护。在一个实施例中，背面保护层196具有范围大约为5-150μm的厚度。可替换地，背面保护层196是被施加至eWLCSP 192的背面的金属层，诸如Cu箔。背面保护层196接触半导体管芯124的背表面136，以将热从半导体管芯124转移，并提高器件的热性能。
在分割期间，密封剂164从半导体管芯124的侧面完全移除，以暴露基体衬底材料122的侧表面184。在一个实施例中，eWLCSP 192具有大约4.4mm的长度×3.9mm的宽度的尺寸，其中凸起174具有0.35-0.50mm的节距。在另一个实施例中，eWLCSP 192可以被形成有14mm的长度和14mm的宽度。eWLCSP 192通过使用针对单个标准化载体大小而设计的设备在标准化载体150上形成重构晶片来制造，这降低了eWLCSP 192的设备和材料成本。eWLCSP192使用标准化载体150在较高的容积下制造，由此简化制造工艺并降低单位成本。
相对于图1和2a-2c，图7a-7i示出形成具有薄侧壁封装的重构或嵌入式的扇入WLCSP或eWLCSP。图7a示出半导体晶片200的一部分的横截面图。半导体晶片200包括基体衬底材料202，诸如是用于结构支撑的硅、锗、砷化镓、磷化铟或碳化硅。多个半导体管芯或部件204被形成在被如上所述的非有源管芯间晶片区域或锯切道206分开的晶片200上。锯切道206提供切割区域以将半导体晶片200分为单个半导体管芯204。半导体管芯204具有边缘或侧壁208。在一个实施例中，半导体晶片200的直径为200-300mm。在另一个实施例中，半导体晶片200的直径为100-450mm。在将半导体晶片分为单个半导体管芯204之前，半导体晶片200可以具有任何直径。
每一个半导体管芯204具有背面或非有源表面210和有源表面212，该有源表面212包含实施为有源器件、无源器件、导电层、以及形成在半导体管芯204内的介电层并且根据半导体管芯204的电设计和功能而电互连的模拟或数 字电路。例如，电路可以包括形成在有源表面212内的一个或多个晶体管、二极管和其它电路元件以实施模拟电路或数字电路，诸如DSP、ASIC、存储器或其它信号处理电路。半导体管芯204还可以包含IPD，诸如用于RF信号处理的电感器、电容器和电阻器。
使用PVD、CVD、电镀、无电镀或其它适合的金属沉积工艺，导电层214被形成在有源表面212上方。导电层214可以是一层或多层Al、Cu、Sn、Ni、Au、Ag或其它适当的导电材料。导电层214操作为电连接至有源表面212上的电路的接触焊盘。如图7a所示，导电层214可以被形成为离开半导体管芯204的边缘208第一距离并排设置的接触焊盘。可替换地，导电层214可以被形成为在多行中偏移的接触焊盘，以使接触焊盘的第一行被设置在离开半导体管芯204的边缘208第一距离处，并且接触焊盘中与第一行交替的第二行被设置在离开半导体管芯204的边缘208第二距离处。
使用PVD、CVD、印刷、旋涂、喷涂、烧结或热氧化，第一绝缘或钝化层216被形成在半导体管芯204和导电层214上方。绝缘层216包含一层或多层SiO2、Si3N4、SiON、Ta2O5、Al2O3、HfO2、BCB、PI、PBO、聚合物或具有类似结构和绝缘性质的其它介电材料。绝缘层216覆盖并提供用于有源表面212的保护。绝缘层216被共形地施加在半导体管芯204的导电层214和有源表面212上方，并且不延伸到半导体管芯204的边缘208上方或者不延伸到半导体管芯204的覆盖区之外。邻近于半导体管芯204的半导体管芯204的周边区不具有绝缘层216。绝缘层216的一部分通过使用激光器218的LDA或者借助图案化光刻胶层的蚀刻工艺被移除，以穿过绝缘层216暴露导电层214，并提供随后的电互连。
半导体晶片200经受作为质量控制工艺一部分的电测试和检查。手工视觉检查和自动光学检查被用于执行对半导体晶片200的检查。软件可以被用于半导体晶片200的自动光学分析中。视觉检查方法可以采用诸如扫描电镜、高强度的光或紫外光、或者冶金学显微镜的设备。针对结构特性检查半导体晶片200，所述结构特性包括翘曲、厚度变化、表面颗粒、不规则、裂缝、脱层和变色。
半导体管芯204内的有源和无源部件针对电性能和电路功能在晶片级下经受测试。针对功能和电参数，使用探针或其它测试器件测试每一个半导体管芯204。探针被用于进行与每一个半导体管芯204上的节点或接触焊盘214的电接触并提供对接触焊盘的电刺激。半导体管芯204响应于电刺激，测量电刺激并将其与预期的响应相比较，以测试半导体管芯204的功能。电测试可以包括电路功能、引线完整性、电阻率、连续性、可靠性、结深、ESD、RF性能、驱动电流、阈值电流、漏电流以及特定于部件类型的操作参数。半导体晶片200的检查和电测试实现传递以被指定为用于半导体封装的KGD的半导体管芯204。
在图7b中，通过锯切道206使用锯条或激光切割工具220，半导体晶片200被分割为单个半导体管芯204。通过沿着基体衬底侧表面222切割，沿着锯切道区域206内的基体衬底材料202的一部分分割半导体晶片200，以允许基体衬底材料202的一部分保持设置在半导体管芯204的侧壁208上。邻近于半导体管芯204的基体衬底材料202的厚度至少为1μm。换句话说，侧壁208和基体衬底侧表面222之间的距离D5至少为1μm。单个半导体管芯204可以被检查和电测试以识别KGD的柱分割。
图7c示出载体或临时衬底230的一部分的横截面图，载体或临时衬底230包含诸如硅、聚合物、氧化铍、玻璃或其它适合的用于结构支撑的低成本刚性材料的牺牲基体材料。界面层或双面胶232作为临时粘附接合膜、蚀刻停止层或热释放层而形成在载体230上方。使用例如具有面向载体230的有源表面212的拾取和放置操作，来自图7b的半导体管芯204被安装到载体230和界面层232。
载体230可以是具有用于多个半导体管芯204的容量的圆形或长方形面板(大于300mm)。载体230的表面积可以比半导体晶片200的表面积大。较大的载体减少半导体封装的制造成本，因为更多的半导体管芯可以在一个较大的载体上处理，由此减少每个单位成本。针对要处理的晶片和载体的大小设计并配置半导体封装和处理设备。
为了进一步降低制造成本，载体230的大小独立于半导体管芯204的大小或半导体晶片200的大小而选择。也就是说，载体230具有固定或标准化的大小，这可以容纳从一个或多个半导体晶片200分割的各种大小的半导体管芯204。在一个实施例中，载体230是直径为330mm的圆形。在另一个实施例中，载体230是宽度为560mm且长度为600mm的长方形。半导体管芯204的尺寸可以是10mm×10mm，并且可以被放置在标准化的载体230上。可替换地，半导体管芯204的尺寸可以是20mm×20mm，其被放置在相同的标准化的载体230上。因此，标准化的载体230可以处理任何大小的半导体管芯204，其允许随后的半导体处理设备针对公共载体被标准化，即，不依赖于管芯大小或引入的晶片大小。半导体封装设备可以使用一套公共的处理工具、设备、和材料清单针对标准载体而设计和配置，以处理来自任何引入的晶片大小的任何半导体管芯大小。普通或标准化的载体230基于管芯大小或引入的晶片大小，通过减少或消除针对专门的半导体处理线的需求，降低了制造成本和资本风险。通过选择用于来自所有半导体晶片的任何大小的半导体管芯的预先确定的载体大小，柔性生产线可以被实施。
图7d示出具有设置到载体230上方的半导体管芯204的重构的晶片240的平面图。载体230是具有用于各种大小和数量的半导体管芯的容量的标准化形状和大小，这些半导体管芯从各种大小的半导体晶片分割。在一个实施例中，载体230在形状上是长方形，并且宽度W2为560mm且长度L2为600mm。安装到载体230的半导体管芯204的数目可以大于从半导体晶片200分割的半导体管芯204的数目。载体230的较大表面积容纳更多的半导体管芯204并降低制造成本，因为每个重构的晶片240处理更多的半导体管芯204。
标准化载体230是大小固定的，并且可以容纳多种大小的半导体管芯。标准化载体230的大小不依赖于半导体晶片或半导体管芯的尺寸。与较大的半导体管芯相比，更多的小半导体管芯可以安装在载体230上方。例如，载体230在载体230的表面积上方容纳5mm×5mm管芯的数目大于载体230的表面积上方的10mm×10mm管芯的数目。
例如，尺寸为10mm×10mm的半导体管芯204被放置在载体230上，邻近的半导体管芯204之间具有200μm的距离D6。从半导体晶片200分割的半导体管芯204的数目大约为600个半导体管芯，此处半导体晶片200具有300mm的直径。可以安装在载体230上的10mm×10mm半导体管芯204的数目超过3000个半导体管芯。可替换地，尺寸为5mm×5mm的半导体管芯204被放置在载体230上，邻近的半导体管芯204之间具有200μm的距离D6。从半导体晶片200分割的半导体管芯204的数目大约为1000个半导体管芯，此处半导体晶片200具有200mm的直径。可以安装在载体230上的5mm×5mm半导体管芯204的数目超过12,000个半导体管芯。
载体230的大小不随要处理的半导体管芯的大小而变化。安装在载体230上的半导体管芯204的数目随着半导体管芯204的大小和半导体管芯204之间的间隔和距离D6而变化。载体230的大小和形状保持固定并且不依赖于半导体管芯204的大小或半导体管芯204从其被分割的半导体晶片128的大小。载体230和重构晶片240提供用来制造具有来自使用诸如图4h中的处理设备160的一套公共的处理设备设定不同大小的半导体晶片200的不同大小的半导体管芯204的许多不同类型的半导体封装的灵活性。
在图7e中，使用锡膏印刷、转移成型、液封成型、真空层压、旋涂或其它合适的敷料器，密封剂或模塑料244被沉积在半导体管芯204和载体230上方。密封剂244可以是聚合物复合材料，诸如具有填料的环氧树脂、具有填料的环氧丙烯酸酯、或具有适合填料的聚合物。密封剂244是非导电的，并且在环境方面保护半导体器件免受外部元素或污染物。在另一个实施例中，密封剂244是绝缘层或介电层，其包含一层或多层光敏低固化温度介电抗蚀剂、光敏复合抗蚀剂、层压化合物膜、具有填料的绝缘胶、焊料掩模抗蚀剂膜、液体或颗粒成型的化合物、聚酰亚胺、BCB、PBO、SiO2、Si3N4、SiON、Ta2O5、Al2O3、预浸料、或其它使用印刷、喷涂、旋涂、有热或无热的真空或压力层压、或其它适合的工艺沉积的具有类似绝缘和结构性质的介电材料。在一个实施例中，密封剂244是具有或不具有在小于200℃时固化的绝缘填料的低温固化光敏介 电聚合物。
具体来说，密封剂244沿着基体衬底侧表面222而设置。密封剂244还覆盖半导体管芯204的背表面210。在一个实施例中，密封剂244是不透明的和在颜色上是暗的或者黑色的。密封剂244可以被用于激光打标记重构晶片240以供对准和分割。密封剂244可以在随后的背面研磨步骤中被减薄。密封剂244还可以被沉积，以使密封剂的背侧表面246与半导体管芯204的背表面210共面，并且不覆盖背表面210。密封剂244中与背侧表面246相反的表面248被设置在载体230和界面层232上方，以使密封剂244的表面248可以与半导体管芯204的有源表面212共面。
在图7f中，载体230和界面层232通过化学蚀刻、机械剥离、CMP、机械研磨、热烤、UV光、激光扫描或湿式剥膜而被移除，以暴露绝缘层216、导电层214和密封剂244的表面248。
使用图案化和诸如印刷、PVD、CVD、溅射、电镀和无电镀的金属沉积工艺，导电层250被形成在绝缘层216和导电层214上方，导电层250可以是一层或多层Al、Cu、Sn、Ti、Ni、Au、Ag或其它适当的导电材料。导电层250的一部分沿着绝缘层216并且平行于半导体管芯204的有源表面212而水平延伸，以将电互连横向重新分配给导电层214。导电层250作为用于半导体管芯204的电信号的RDL操作。导电层250被形成在半导体管芯204的覆盖区上方，并且不延伸到半导体管芯204的覆盖区之外和密封剂244上方。换句话说，邻近于半导体管芯204的半导体管芯204的周边区不具有导电层250。在一个实施例中，导电层250被形成在半导体管芯204的覆盖区内，并且离开半导体管芯204的边缘或侧壁208至少1μm的距离D7。导电层250的一部分电连接至导电层214。根据半导体管芯204的连接性，导电层250的其它部分是电公共或电隔离的。
在图7g中，使用PVD、CVD、印刷、旋涂、喷涂、丝网印刷或层压，绝缘或钝化层260被形成在绝缘层216和导电层250上方。绝缘层260可以是一 层或多层SiO2、Si3N4、SiON、Ta2O5、Al2O3或具有类似绝缘和结构性质的其它材料。在一个实施例中，绝缘层260是在低于200℃下低固化的光敏介电聚合物。在一个实施例中，绝缘层260被形成在绝缘层216、半导体管芯204上方，并且延伸到半导体管芯204的覆盖区之外和密封剂244的表面248上方1μm或更多的距离D8。绝缘层260覆盖半导体管芯204和密封剂244之间的界面，以在处理期间保护界面，并且提高了器件的可靠性。绝缘层260的一部分通过使用图案化光致抗蚀剂层的蚀刻工艺或通过LDA来移除，以形成用来暴露导电层250的开口。
使用蒸发、电镀、无电镀、落球或丝网印刷工艺，导电凸起材料被沉积在导电层250上方。在一个实施例中，凸起材料使用落球模板来沉积，即不要求掩模。凸起材料可以是具有可选的焊剂溶液的Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料及其组合物。例如，凸起材料可以是共晶Sn/Pb、高铅焊料、或无铅焊料。使用合适的附着或接合工艺将凸起材料接合至导电层250。在一个实施例中，通过将材料加热到它的熔点以上来将凸起材料回流，以形成球或凸起262。在一些应用中，凸起262二次回流以改善到导电层250的电接触。凸起262还可以被压缩接合或热压接合至导电层250。凸起262表示可以被形成在导电层250上方的一种类型的互连结构。互连结构还可以使用接合线、导电胶、柱形凸起、微凸起或其它电互连。激光打标记可以在形成凸起之前或之后执行，或者在移除载体230之后执行。
共同地，绝缘层260、导电层250和凸起262构建形成在半导体管芯204和密封剂244上方的内建互连结构264。可替换地，内建互连结构264被完全形成在半导体管芯204的覆盖区内。内建互连结构264可以包括少至一个的RDL或导电层(诸如导电层250)和一个绝缘层(诸如绝缘层260)。在形成凸起262之前，附加绝缘层和RDL可以被形成在绝缘层260上方，以根据半导体管芯204的设计和功能，提供跨越封装的附加垂直和水平的电连接性。
在图7h中，使用锯条或激光切割工具270将半导体管芯204分割为单个eWLCSP272。重构晶片240被穿过密封剂244分割。在分割之后，密封剂144 的一部分保持沿着半导体管芯204的侧面设置。eWLCSP 272在分割之前或之后经受电测试。
在图7i中，示出具有形成在半导体管芯204的背表面210和侧壁208上方的密封剂的eWLCSP 272。半导体管芯204通过导电层214和250电连接至凸起262以通过互连结构264外部互连。互连结构264的导电层不延伸到半导体管芯204的覆盖区之外，并且因此形成扇入封装。绝缘层260覆盖半导体管芯204和密封剂244之间的界面，以在处理期间保护界面，并且提高了器件的可靠性。在可选的研磨操作之后，密封剂244保持在半导体管芯204的背表面210上方。密封剂244保持在基体衬底侧表面222上方，以机械保护半导体管芯204并保护免受由于暴露于来自光或其它辐射的光子而引起的恶化。因此，密封剂244被形成在半导体管芯204的五个面上方，即在四个基体衬底侧表面222上方和背表面210上方。半导体管芯204的背表面210上方的密封剂244消除了对于背面保护层或背面层压材料的需求，由此降低eWLCSP 272的成本。
对于eWLCSP 272来说，在基体衬底侧表面222上方的密封剂244的厚度小于150μm。在一个实施例中，eWLCSP 272的尺寸为长度4.595mm×宽度4.025mm×高度0.470mm，其中凸起262的节距为0.4mm，此处半导体管芯204具有4.445mm的长度和3.875mm的宽度。在另一个实施例中，基体衬底侧表面222上方的密封剂244的厚度为75μm或更少。eWLCSP 272的尺寸为长度6.075mm×宽度6.075mm×高度0.8mm，其中凸起262的节距为0.5mm，此处半导体管芯204的尺寸为长度6.0mm×宽度6.0mm×高度0.470mm。在又另一个实施例中，eWLCSP 272的尺寸为长度5.92mm×宽度5.92mm×高度0.765mm，其中凸起262的节距为0.5mm，此处半导体管芯204的尺寸为长度5.75mm×宽度5.75mm×高度0.535mm。在另一个实施例中，基体衬底侧表面222上方的密封剂244的厚度是25μm或更少。在又另一个实施例中，eWLCSP 272可以被形成有14mm的长度和14mm的宽度。eWLCSP 272通过使用针对单个标准化载体大小而设计的设备在标准化载体230上形成重构晶片来制造，这降低了eWLCSP 272的设备和材料成本。eWLCSP 272使用标准化载体230在较高的容积下制造，由此简化制造工艺并降低单位成本。
图8示出在分割之后在半导体管芯204的侧壁208上方具有密封剂以及具有背面保护层276的eWLCSP 274。半导体管芯204通过导电层214和250电连接至凸起262，以通过互连结构264外部互连。互连结构264的导电层不延伸到半导体管芯204的覆盖区之外，并且因此形成扇入封装。绝缘层260覆盖半导体管芯204和密封剂244之间的界面，以在处理期间保护界面，并且提高了器件的可靠性。背面绝缘层或背面保护层276被形成在半导体管芯204的背表面210上方，以进行机械保护和保护免受由于暴露于来自光或其它辐射的光子而引起的恶化。背面保护层276包含一层或多层光敏低固化温度介电抗蚀剂、光敏复合抗蚀剂、层压化合物膜、具有填料或玻璃纤维布的树脂基复合薄板、具有填料和玻璃纤维布两者的树脂基复合薄板、具有填料的绝缘胶、焊料掩模抗蚀剂膜、液体模塑料、颗粒模塑料、聚酰亚胺、BCB、PBO、SiO2、Si3N4、SiON、Ta2O5、Al2O3、预浸料、或其它具有类似绝缘和结构性质的介电材料。使用印刷、悬涂、喷涂、有热或无热的真空或压力层压、或其它适当的工艺沉积背面保护层276。在一个实施例中，背面保护层276是具有或不具有在小于200℃时固化的绝缘填料的低温固化光敏介电聚合物。背面保护层276提供用于半导体管芯204的机械保护和免受光的保护。在一个实施例中，背面保护层276具有范围大约为5-150μm的厚度。可替换地，背面保护层276是被施加至重构晶片240的背面的金属层，诸如Cu箔。背面保护层276接触半导体管芯204的背表面210，以将热从半导体管芯204转移，并提高器件的热性能。
密封剂244覆盖基体衬底侧表面222，以保护半导体管芯204由于暴露于来自光或其它辐射的光子而引起恶化。对于eWLCSP 274来说，在基体衬底侧表面222上方的密封剂244的厚度小于150μm。在一个实施例中，eWLCSP 274的尺寸为长度4.595mm×宽度4.025mm×高度0.470mm，其中凸起262的节距为0.4mm，此处半导体管芯204具有4.445mm的长度和3.875mm的宽度。在另一个实施例中，基体衬底侧表面222上方的密封剂244的厚度为75μm或更少。eWLCSP 274的尺寸为长度6.075mm×宽度6.075mm×高度0.8mm，其中凸起262的节距为0.5mm，此处半导体管芯204的尺寸为长度6.0mm×宽度6.0mm×高度0.470mm。在又另一个实施例中，eWLCSP 274的尺寸为长度5.92mm× 宽度5.92mm×高度0.765mm，其中凸起262的节距为0.5mm，此处半导体管芯204的尺寸为长度5.75mm×宽度5.75mm×高度0.535mm。在另一个实施例中，基体衬底侧表面222上方的密封剂244的厚度是25μm或更少。在又另一个实施例中，eWLCSP 274可以被形成有14mm的长度和14mm的宽度。eWLCSP 274通过使用针对单个标准化载体大小而设计的设备在标准化载体230上形成重构晶片来制造，这降低了eWLCSP 274的设备和材料成本。eWLCSP 274使用标准化载体230在较高的容积下制造，由此简化制造工艺并降低单位成本。
相对于图1和2a-2c，图9a-9p示出形成重构或嵌入式扇入WLCSP的工艺。图9a示出具有用于结构支撑的基体衬底材料292的半导体晶片290，所述基体衬底材料292诸如是硅、锗、砷化镓、磷化铟或碳化硅。多个半导体管芯或部件294被形成在被如上所述的非有源的管芯间晶片区域或锯切道296分开的晶片290上。锯切道296提供切割区域以将半导体晶片290分割为单个半导体管芯294。在将半导体晶片分割为单个半导体管芯294之前，半导体晶片290可以具有任何直径。在一个实施例中，半导体晶片290的直径为200-300mm。在另一个实施例中，半导体晶片290的直径为100-450mm。半导体管芯294可以具有任何大小，并且在一个实施例中，半导体管芯294的尺寸为10mm×10mm。
图9a还示出半导体晶片300，其类似于半导体晶片290。半导体晶片300包括用于结构支撑的基体衬底材料302，诸如是硅、锗、砷化镓、磷化铟或碳化硅。多个半导体管芯或部件304被形成在被如上所述的非有源的管芯间晶片区域或锯切道306分开的晶片300上。锯切道306提供分割区域以将半导体晶片300分为单个半导体管芯304。半导体晶片300可以具有与半导体晶片290相同的直径或不同的直径。在将半导体晶片分为单个半导体管芯304之前，半导体晶片300可以具有任何直径。在一个实施例中，半导体晶片300的直径为200-300mm。在另一个实施例中，半导体晶片300的直径为100-450mm。半导体管芯304可以具有任何大小，并且在一个实施例中，半导体管芯304比半导体管芯294小并且具有5mm×5mm的尺寸。
图9b示出半导体晶片290的一部分的横截面图。每一个半导体管芯294 具有背面或非有源表面310和有源表面312，该有源表面312包含实施为有源器件、无源器件、导电层、以及形成在管芯内的介电层并且根据管芯的电设计和功能而电互连的模拟或数字电路。例如，电路可以包括形成在有源表面312内的一个或多个晶体管、二极管和其它电路元件以实施模拟电路或数字电路，诸如DSP、ASIC、存储器或其它信号处理电路。半导体管芯294还可以包含用于RF信号处理的的IPD，诸如电感器、电容器和电阻器。
使用PVD、CVD、电镀、无电镀工艺或其它适合的金属沉积工艺，导电层314被形成在有源表面312上方。导电层314可以是一层或多层Al、Cu、Sn、Ni、Au、Ag或其它适当的导电材料。导电层314操作为电连接至有源表面312上的电路的接触焊盘。如图9b所示，导电层314可以被形成为离开半导体管芯294的边缘208第一距离并排设置的接触焊盘。可替换地，导电层314可以被形成为在多行中偏移的接触焊盘，以使接触焊盘的第一行被设置在离开半导体管芯294的边缘第一距离处，并且接触焊盘与第一行交替的第二行被设置在离开半导体管芯294的边缘第二距离处。
使用PVD、CVD、印刷、旋涂、喷涂、烧结或热氧化，第一绝缘或钝化层316被形成在半导体管芯294和导电层314上方。绝缘层316包含一层或多层SiO2、Si3N4、SiON、Ta2O5、Al2O3、HfO2、BCB、PI、PBO、聚合物或具有类似结构和绝缘性质的其它介电材料。在一个实施例中，绝缘层316是具有或不具有在小于200℃时固化的绝缘填料的低温固化光敏介电聚合物。绝缘层316覆盖并提供用于有源表面312的保护。绝缘层316的一部分由使用激光器318的LDA或者通过图案化光刻胶层的蚀刻工艺来移除，以穿过绝缘层316的表面320暴露导电层314，并提供随后的电互连。
半导体晶片290经受作为质量控制工艺一部分的电测试和检查。手工视觉检查和自动光学系统被用于执行关于半导体晶片290的检查。软件可以被用于半导体晶片290的自动光学分析中。视觉检查方法可以采用诸如扫描电镜、高强度的光或紫外光、或者冶金学显微镜的设备。针对结构特性检查半导体晶片290，包括翘曲、厚度变化、表面颗粒、不规则、裂缝、脱层和变色。
半导体管芯294内的有源和无源部件针对电性能和电路功能在晶片级下经受测试。针对功能和电参数，使用探针或其它测试器件测试每一个半导体管芯294。探针被用于进行与每一个半导体管芯294上的节点或接触焊盘314的电接触并提供对接触焊盘的电刺激。半导体管芯294响应于电刺激，测量电刺激并将其与预期的响应相比较，以测试半导体管芯的功能。电测试可以包括电路功能、引线完整性、电阻率、连续性、可靠性、结深、ESD、RF性能、驱动电流、阈值电流、漏电流以及特定于部件类型的操作参数。半导体晶片290的检查和电测试实现传递以被指定为用于半导体封装的KGD的半导体管芯294。
在图9c中，通过锯切道296使用锯条或激光切割工具322，半导体晶片290被分割为具有侧壁或侧表面324的单个半导体管芯294。类似地，通过锯切道306使用锯条或激光切割工具322，来自图9a的半导体晶片300被分割为单个半导体管芯304。单个半导体管芯294和304可以被检查和电测试以识别KGD后分割。
图9d示出载体或临时衬底330的一部分的横截面图，载体或临时衬底330包含诸如硅、聚合物、氧化铍、玻璃或其它适合的用于结构支撑的低成本刚性材料的牺牲基体材料。界面层或双面胶332作为临时粘附接合膜、蚀刻停止层或热释放层而被形成在载体330上方。
载体330是具有用于多个半导体管芯的容量的标准化载体，并且可以容纳从具有任何直径的半导体晶片分割出的多个大小的半导体管芯。例如，载体330可以是直径为305mm或更大的圆形面板，或者可以是长度为300mm或更大并且宽度为300mm或更大的长方形面板。载体330的表面积可以比半导体晶片290或300的表面积大。在一个实施例中，半导体晶片290具有300mm的直径并且包含长度为10mm且宽度为10mm的半导体管芯294。在一个实施例中，半导体晶片300具有200mm的直径并且包含长度为5mm且宽度为5mm的半导体304。载体330可以容纳10mm×10mm的半导体管芯294和5mm×5mm的半导体管芯304。载体330承载5mm×5mm的半导体管芯304的数量大于承 载10mm×10mm的半导体管芯294的数量。在另一个实施例中，半导体管芯294和304具有相同的尺寸。载体330的大小和形状是标准化的，以容纳任何大小的半导体管芯。较大的载体减少半导体封装的制造成本，因为更多的半导体管芯可以在较大的载体上处理，由此减少每个单位成本。
针对正被处理的半导体管芯和载体的大小，设计并配置半导体封装和处理设备。为了进一步减少制造成本，载体330的大小不依赖半导体管芯294或304的大小且不依赖于半导体晶片290和300的大小而被选择。也就是说，载体330具有固定或标准化的大小，其可以容纳从一个或多个半导体晶片290或300分割的各种大小的半导体管芯294和304。在一个实施例中，载体330是直径为330mm的圆状或圆形。在另一个实施例中，载体330是宽度为560mm且长度为600mm的长方形。
在处理设备的设计期间，选择标准化载体(载体330)的大小和尺寸，以开发对于半导体器件的所有后端半导体制造来说都是一致的生产线。不管要制造的半导体封装的大小和类型，载体330的大小总保持恒定。例如，半导体管芯294的尺寸可以是10mm×10mm，并且可以被放置在标准化的载体330上。可替换地，半导体管芯294的尺寸可以是20mm×20mm，并且可以被放置在相同的标准化的载体330上。因此，标准化的载体330可以处理任何大小的半导体管芯294和304，其允许随后的半导体处理设备被标准化为公共载体，即，不依赖于管芯大小或引入的晶片大小。半导体封装设备可以使用一套公共的处理工具、设备、和材料清单针对标准载体而设计和配置，以处理来自任何引入的晶片大小的任何半导体管芯大小。公共或标准化的载体330基于管芯大小或引入的晶片大小，通过减少或消除针对专门的半导体处理线的需求，降低了制造成本和资本风险。通过选择用于来自所有半导体晶片的任何大小的半导体管芯的预先确定载体大小，柔性生产线可以被实施。
在图9e中，使用例如在具有面向载体330的绝缘层316的情况下的拾取和放置操作，来自图9c的半导体管芯294被安装到载体330和界面层332。半导体管芯294被安装到载体330的界面层332以形成重构或重新配置的晶片336。 在一个实施例中，绝缘层316被嵌入在界面层332内。例如，半导体管芯294的有源表面312可以与界面层332的表面334共面。在另一个实施例中，绝缘层316被安装在界面层332上方，以使半导体管芯294的有源表面312从界面层332偏移。
重构晶片336可以被处理为许多种类型的半导体封装，包括扇入WLCSP、重构或eWLCSP、扇出WLCSP、倒装芯片式封装、诸如PoP的3D封装、或其它半导体封装。重构晶片336根据结果半导体封装的规范而配置。在一个实施例中，针对处理扇入器件，半导体管芯294以高密度布置即相距300μm或更少而被放置在载体330上。半导体管芯294被放置到由在半导体管芯294之间的间隙或距离D9分开的载体330上。基于要处理的半导体封装的设计和规范选择半导体管芯294之间的距离D9。在一个实施例中，半导体管芯294之间的距离D9是50μm或更小。在另一个实施例中，半导体管芯294之间的距离D9是100μm或更小。载体330上半导体管芯294之间的距离D9被优化以便以最低的单位成本制造半导体封装。
图9f示出具有安装到载体330或设置在载体330上方的半导体管芯294的重构晶片336的平面图。载体330是标准化的形状和大小，并且因此构建标准化的载体。载体330具有用于各种大小和数量的半导体管芯的容量，这些半导体管芯从各种大小的半导体晶片分割。在一个实施例中，载体330在形状上是长方形，并且宽度W3为560mm且长度L3为600mm。在另一个实施例中，载体330在形状上是长方形，并且宽度W3为330mm且长度L3为330mm。在另一个实施例中，载体330在形状上是圆形的，并且直径为330mm。
设置在载体330上方的半导体管芯294的数目取决于重构晶片336的结构内的半导体管芯294的大小和半导体管芯294之间的距离D9。安装到载体330的半导体管芯294的数目可以大于、小于或等于从半导体晶片290分割的半导体管芯294的数目。载体330的较大表面积容纳更多的半导体管芯294并降低制造成本，因为每个重构晶片336处理更多半导体管芯294。在一个示例中，半导体晶片290的直径为300mm，其中大约600个的数量的10mm×10mm的单 个半导体管芯294被形成在半导体晶片290上。半导体管芯294从一个或多个半导体晶片290分割。载体330被准备，例如，具有560mm的标准宽度W3和600mm的标准长度L3。具有560mm的宽度W3的载体330的大小被设定为容纳大约54个的数量的半导体管芯294，半导体管芯294具有10mm×10mm的尺寸并且跨越载体330的宽度W3相距200μm的距离D9间隔。具有600mm长度L3的载体330的大小被设定为容纳大约58个的数量的半导体管芯294，半导体管芯294具有10mm×10mm的尺寸，跨越载体330的宽度L3相距200μm的距离D9间隔。因此，载体330的表面积(宽度W3乘以长度L3)容纳大约3000个的数量的尺寸为10mm×10mm的半导体管芯294，并且半导体管芯294之间的间隙或距离D9为200μm。半导体管芯294可以被放置在载体330上，半导体管芯294之间的间隙或距离D9小于200μm，以增加载体330上半导体管芯294的密度并进一步降低处理半导体管芯294的成本。
自动拾取和放置设备基于半导体管芯294的数量和大小和载体330的尺寸而用于准备重构晶片336。例如，半导体管芯294被选择具有10mm×10mm的尺寸。载体330具有标准尺寸，例如560mm的宽度W3和600mm的长度L3。自动设备被编程有半导体管芯294和载体330的尺寸，以处理重构晶片336。在分割半导体晶片290之后，通过自动拾取和放置设备选择第一半导体管芯294。第一半导体管芯294在载体330上的由可编程自动拾取和放置设备确定的位置被安装到载体330。通过自动拾取和放置设备选择第二半导体管芯294，放置在载体330上，并且定位于载体330上的第一行中。邻近的半导体管芯294之间的距离D9被编程到自动拾取和放置设备中，并且基于要处理的半导体封装的设计和规范而选择。在一个实施例中，载体330上邻近的半导体管芯294之间的间隙或距离D9是200μm。通过自动拾取和放置设备选择第三半导体管芯294，放置在载体330上，并且定位于载体330上的第一行中，离开邻近的半导体管芯294200μm的距离D9。重复拾取和放置操作，直到大约54个半导体管芯294的第一行被跨越载体330的宽度W3而设置。
通过自动拾取和放置设备选择另一个半导体管芯294，放置在载体330上，并且定位于载体330上邻近于第一行的第二行中。半导体管芯294的邻近行之 间的距离D9被预选择并编程到自动拾取和放置设备中。在一个实施例中，半导体管芯294的第一行和半导体管芯294的第二行之间的距离D9是200μm。重复拾取和放置操作，直到大约58行半导体管芯294被跨越载体330的长度L3而设置。标准化载体(宽度W3为560mm且长度L3为600mm的载体330)容纳大约54列和58行10mm×10mm的半导体管芯294，以在载体330上设置总数为约3,000个的半导体管芯294。重复拾取和放置操作，直到载体330用半导体管芯294部分或完全占据。使用标准化载体(诸如载体330)，自动拾取和放置设备可以将任何大小的半导体管芯294安装在载体330上，以形成重构晶片336。重构晶片336随后可以使用对于载体330为标准化的后端处理设备来处理。
图9g示出具有安装到载体330或设置在载体330上方的半导体管芯304的重构晶片338的平面图。相同的标准化载体330，或者大小与载体330相同的标准化载体，像被用于处理重构晶片336一样，被用于处理重构晶片338。重构晶片上半导体管芯的任何构造可以由载体330支撑。设置在载体330上方的半导体管芯304的数目取决于重构晶片338的结构内的半导体管芯304的大小和半导体管芯304之间的距离D10。安装到载体330的半导体管芯304的数目可以大于、小于或等于从半导体晶片300分割的半导体管芯304的数目。载体330的较大表面积容纳更多的半导体管芯304并降低制造成本，因为每个重构晶片338处理更多半导体管芯304。
在一个示例中，半导体晶片300的直径为200mm，大约1,000个的数量的5mm×5mm的单个半导体管芯304被形成在半导体晶片300上。半导体管芯304从一个或多个半导体晶片300分割。载体330被准备，例如，具有560mm的标准宽度W3和600mm的标准长度L3。具有560mm宽度W3的载体330的大小被设定为容纳大约107个数量的半导体管芯304，半导体管芯132具有5mm×5mm的尺寸，跨越载体330的宽度W3相距200μm的距离D10间隔。具有600mm长度L3的载体330的大小被设定为容纳大约115个的数量的半导体管芯304，半导体管芯304具有5mm×5mm的尺寸，跨越载体330的长度L3相距200μm的距离D10间隔。因此，载体330的表面积(宽度W3乘以长度L3)容 纳大约12,000个尺寸为5mm×5mm间隔200μm的距离D10的半导体管芯304。半导体管芯304可以被放置在载体330上，半导体管芯304之间的间隙或距离D10小于200μm，以增加载体330上半导体管芯304的密度并进一步降低处理半导体管芯304的成本。
自动拾取和放置设备基于半导体管芯304的数量和大小和载体330的尺寸而用于准备重构晶片338。例如，半导体管芯304被选择具有5mm×5mm的尺寸。载体330具有标准尺寸，例如560mm的宽度W3和600的长度L3。自动设备被编程有半导体管芯304和载体330的尺寸，以处理重构晶片338。在分割半导体晶片300之后，通过自动拾取和放置设备选择第一半导体管芯304。第一半导体管芯304在载体330上的由可编程自动拾取和放置设备确定的位置被安装到载体330。通过自动拾取和放置设备选择第二半导体管芯304，放置在载体330上，并且定位于载体304上的第一行中，离开第一半导体管芯304距离D10。邻近的半导体管芯304之间的距离D10被编程到自动拾取和放置设备中，并且基于要处理的半导体封装的设计和规范而选择。在一个实施例中，载体330上邻近的半导体管芯304之间的间隙或距离D10是200μm。通过自动拾取和放置设备选择第三半导体管芯304，放置在载体330上，并且定位于载体330上的第一行中。重复拾取和放置操作，直到大约107个半导体管芯304的行被跨越载体330的宽度W3而设置。
通过自动拾取和放置设备选择另一个半导体管芯304，放置在载体330上，并且定位于载体330上的邻近于第一行的第二行中。半导体管芯304的邻近行之间的距离D10被预选择并编程到自动拾取和放置设备中。在一个实施例中，半导体管芯304的第一行和半导体管芯304的第二行之间的距离D10是200μm。重复拾取和放置操作，直到大约115行半导体管芯304被跨越载体330的长度L3而设置。标准化载体(宽度W3为560mm且长度L3为600mm的载体330)容纳大约107列和115行5mm×5mm的半导体管芯304，以在载体330上设置总数为约12,000个的半导体管芯304。重复拾取和放置操作，直到载体330用半导体管芯304部分或完全占据。使用标准化载体(诸如载体330)，自动拾取和放置设备可以将任何大小的半导体管芯安装在载体330上，以形成重构晶 片338。像被用于处理重构晶片336一样，重构晶片338可以使用相同的载体330和相同的后端处理设备来处理。
来自图9f的重构晶片336和来自图9g的重构晶片338使用相同的载体330或者使用对于重构晶片336和338来说具有相同的标准化大小的载体。针对重构晶片的后端处理而设计的处理设备针对载体330而标准化，并且能够处理形成在载体330上的重构晶片的任何构造和放置在载体330上的任何大小的半导体管芯。因为重构晶片336和338使用相同的标准化载体330，所以重构晶片可以在相同的生产线上处理。因此，标准化载体330的目的是简化制造半导体封装所需的设备。
在另一个示例中，重构晶片338包括半导体管芯294和304，此处每一个半导体管芯294和304具有相同的尺寸，并且半导体管芯源自于具有不同直径的半导体晶片290和300。半导体晶片290的直径为450mm，大约2,200个的数量的8mm×8mm的单个半导体管芯294被形成在半导体晶片290上。具有尺寸为8mm×8mm的半导体管芯294从一个或多个半导体晶片290分割。此外，半导体晶片300的直径为300mm，大约900个的数量的8mm×8mm的单个半导体管芯304被形成在半导体晶片300上。具有尺寸为8mm×8mm的半导体管芯304从一个或多个半导体晶片300分割。载体330被准备，例如，具有560mm的标准宽度W3和600mm的标准长度L3。具有560mm宽度W3的载体330的大小被设定为容纳大约69个的数量的半导体管芯294或304，半导体管芯294或304具有8mm×8mm的尺寸并且跨越载体330的宽度W3相距100μm的距离D9或D10间隔。具有560mm长度L3的载体330的大小被设定为容纳大约74个的数量的半导体管芯294或304，半导体管芯294或304具有8mm×8mm的尺寸并且跨越载体330的长度L3相距100μm的距离D9或D10间隔。载体330的表面积(宽度W3乘以长度L3)容纳大约5000个尺寸为8mm×8mm间隔100μm的距离D9或D10的半导体管芯294或304。半导体管芯294和304可以被放置在载体330上，半导体管芯294或304之间的间隙或距离D9或D10小于100μm，以增加载体330上半导体管芯294和304的密度并进一步降低处理半导体管芯294和304的成本。
自动拾取和放置设备基于半导体管芯294和304的数量和大小和载体330的尺寸而用于准备重构晶片338。在分割半导体晶片300之后，通过自动拾取和放置设备选择第一半导体管芯294或304。8mm×8mm的半导体管芯294或304可以源自于直径为450mm的半导体晶片290或源自于直径为300mm的半导体晶片300。可替换地，8mm×8mm的半导体管芯源自于具有不同直径的另一个半导体晶片。第一半导体管芯294或304在载体330上的由被编程的自动拾取和放置设备确定的位置被安装到载体330。通过自动拾取和放置设备选择第二半导体管芯294或304，放置在载体330上，定位于载体330上的第一行中。邻近的半导体管芯294或304之间的距离D9或D10被编程到自动拾取和放置设备中，并且基于要处理的半导体封装的设计和规范而选择。在一个实施例中，载体330上邻近的半导体管芯294或304之间的间隙或距离D9或D10是100μm。重复拾取和放置操作，直到大约69个半导体管芯294或304的行被跨越载体330的宽度W3而设置。
通过自动拾取和放置设备选择另一个半导体管芯294或304，放置在载体330上，并且定位于载体330上的邻近于第一行的第二行中。在一个实施例中，半导体管芯294或304的第一行和半导体管芯294或304的第二行之间的距离D9或D10是100μm。重复拾取和放置操作，直到大约74行半导体管芯294或304被跨越载体330的长度L3而设置。标准化载体(宽度W3为560mm且长度L3为600mm的载体330)容纳大约69列和74行8mm×8mm的半导体管芯294和304，以在载体330上设置总数为约5,000个的半导体管芯294。重复拾取和放置操作，直到载体330用半导体管芯294或304部分或完全占据。因此，重构晶片338可以包括从任何大小的半导体晶片分割的半导体管芯294和304。载体330的大小不依赖于半导体管芯294和304的大小，并且不依赖于半导体晶片290和300的大小。像被用于处理重构晶片336一样，重构晶片338可以使用相同的载体330和相同的后端处理设备来处理。对于具有从不同大小的引入晶片分割的相同大小的半导体管芯的重构晶片，标准化载体330允许相同的材料被用于每一个重构晶片。因此，载体330上针对重构晶片336或338的材料清单保持恒定。一致且可预测的材料清单允许改进半导体封装的成本分 析和规划。
在另一个实施例中，重构晶片338包含设置在载体330上的多种半导体管芯大小。例如，10mm×10mm的半导体管芯294被安装到载体330，并且5mm×5mm的半导体管芯304被安装到载体330，以形成重构晶片338。重构晶片包含在相同的重构晶片上的多个大小的半导体管芯。换句话说，重构晶片338的一部分包含一个大小的半导体管芯并且该重构晶片的另一个部分包含另一个大小的半导体管芯。像被用于处理具有设置在载体330上方的均匀大小的半导体管芯的另一个重构晶片336一样，在载体330上同时包含不同大小的半导体管芯294和304的重构晶片338使用相同的后端处理设备来处理。
总之，载体330具有用于各种大小和数量的半导体管芯的容量，这些半导体管芯从各种大小的半导体晶片分割。载体330的大小不随正被处理的半导体管芯的大小而变化。标准化载体(载体330)大小固定，并且可以容纳多种大小的半导体管芯。标准化载体330的大小不依赖于半导体晶片或半导体管芯的尺寸。与较大的半导体管芯相比，更多的小半导体管芯可以适合在载体330上方。适合在载体330上的半导体管芯294或304的数目随着半导体管芯294或304的大小和半导体管芯294或304之间的间距或距离D9或D10而变化。例如，具有长度L3和宽度W3的载体330在载体330的表面积上方容纳5mm×5mm的半导体管芯304的数目比在载体330的表面积上方容纳10mm×10mm的半导体管芯294的数目更大。例如，载体330保持大约3000个10mm×10mm的半导体管芯或大约12000个5mm×5mm的半导体管芯。载体330的大小和形状保持固定并且不依赖于半导体管芯294或304的大小或半导体管芯294或304从其分割的半导体晶片290或300的大小。载体330提供了用来将重构晶片336和338制造为具有来自使用一套公共的处理设备设定不同大小的半导体晶片290和300的不同大小的半导体管芯294和304的许多不同类型的半导体封装的灵活性。
图9h示出使用载体330来制造半导体封装的工艺。处理设备340被用于在半导体管芯上执行后端制造工艺，诸如封装剂和绝缘层的沉积、导电层的沉积、 隆起焊盘形成、回流、打标记、分割以及其它后端工艺。处理设备340针对标准化载体的大小和形状而设计，诸如载体330。处理设备340能与载体330兼容，因为处理设备340的机械和电部件是为标准化大小和形状的载体330而定制的。
处理设备340由控制系统342控制。控制系统342可以是被用于根据载体330上的半导体管芯的大小和形状而配置处理设备340的软件程序或算法。控制系统342进行编程和定制，以便处理设备340处理每一个不同的重构晶片，诸如形成在标准化载体330上的重构晶片336和338。
通过将载体330的尺寸标准化，处理设备340可以保持恒定，因为载体330的尺寸不随着半导体管芯大小和半导体晶片大小的变量而改变。控制系统342针对载体330上的每一个重构晶片使用各种算法。例如，控制系统342可以被用于优化载体330上半导体管芯294的初始拾取和放置操作期间的间距。重构晶片336的规范被输入控制系统342。控制系统342被编程为控制处理设备340拾取单个半导体管芯294并将半导体管芯294相距距离D9而放置在载体330上以形成重构的晶片336。重构的晶片336包括例如10mm×10mm的半导体管芯294和标准尺寸的载体330，宽度W3和长度L3。使用控制系统342配置处理设备340，以执行载体330上的重构晶片336上的后端处理。控制系统342根据10mm×10mm大小的半导体管芯294和标准大小的载体330指引处理设备340执行沉积和其它制造步骤。
控制系统342允许处理设备340针对标准化载体330上的每一个重构晶片而定制。处理设备340不需要针对半导体管芯的不同大小而重建。在处理重构晶片336后，处理设备340准备处理载体330上具有相同或不同半导体管芯大小和间距的另一个重构晶片。重构晶片338的规范被输入到控制系统342中。控制系统342被编程为控制处理设备340拾取单个半导体管芯304并将半导体管芯304相距距离D10而放置在载体330上以形成重构的晶片338。重构的晶片338包括例如5mm×5mm的半导体管芯304和标准尺寸(宽度W3和长度L3)的载体330。使用控制系统342配置处理设备340，以执行载体330上的重构晶片338上的后端处理。控制系统342根据5mm×5mm大小的半导体管芯 304的和标准大小的载体330指引处理设备340执行沉积和其它制造步骤。
不论处理设备340是处理重构晶片336或338，还是标准化载体330上的其它重构晶片，处理设备340都保持恒定。控制系统342是可编程的，并且处理设备340容易地适用于使用载体330的任何重构晶片。因此，处理设备340的机械和物理特性被设计为适应标准化载体330的物理特性，同时处理设备340也可使用控制系统342编程，以执行载体330上半导体管芯的任何构造上的制造工艺。
处理设备340被用于从载体330上的重构晶片制造多种半导体封装。例如，处理设备340可以被用于将重构晶片336或338处理为扇入WLCSP、重构的或eWLCSP、扇出WLCSP、倒装芯片式封装、诸如PoP的3D封装、或其它半导体封装。控制系统342被用于修改和控制处理设备340的操作，以根据要生产的半导体封装执行后端制造步骤。因此，处理设备340可以被用于制造本文描述的每一个半导体封装。处理设备340可以跨越共享相同大小的载体330的多条产品生产线而使用。因此，与半导体管芯的大小的改变相关联的成本、半导体晶片的大小和半导体封装的类型可以被减少。在处理设备340方面的投资的风险可以被减小，因为在载体330被标准化的情况下，处理设备340的设计被简化。
在图9i中，使用锡膏印刷、转移成型、液封成型、真空层压、旋涂或其它合适的敷料器，密封剂或模塑料344被沉积在半导体管芯294和载体330上方。密封剂344可以是聚合物复合材料，诸如具有填料的环氧树脂、具有填料的环氧丙烯酸酯、或具有适合填料的聚合物。密封剂344是非导电的，并且在环境方面保护半导体器件免受外部因素或污染物。在另一个实施例中，密封剂344是绝缘层或介电层，其包含一层或多层光敏低固化温度介电抗蚀剂、光敏复合抗蚀剂、层压化合物膜、具有填料的绝缘胶、焊料掩模抗蚀剂膜、液体或颗粒成型的化合物、聚酰亚胺、BCB、PBO、SiO2、Si3N4、SiON、Ta2O5、Al2O3、预浸料、或其它使用印刷、旋涂、喷涂、有热或无热的真空或压力层压、或其它适合的工艺沉积的具有类似绝缘和结构性质的介电材料。在一个实施例中， 密封剂344是具有或不具有在小于200℃时固化的绝缘填料的低温固化光敏介电聚合物。
特别地，密封剂344沿着半导体管芯294的侧表面324而设置，并且因此覆盖半导体管芯294的每一个侧表面324。因此，密封剂344覆盖或接触半导体管芯294的至少四个表面，即，半导体管芯294的四个侧表面324。密封剂344还覆盖半导体管芯294的背表面310。密封剂344保护半导体管芯294免受由于暴露于来自光或其它辐射的光子而引起的恶化。在一个实施例中，密封剂344是不透明的和在颜色上是暗的或者黑色的。图9i示出被密封剂344覆盖的复合衬底或重构晶片336。密封剂344可以被用于激光打标记重构晶片336以进行对准和分割。密封剂344被形成在半导体管芯294的背表面310上方，并且可以在随后的背面研磨步骤中减薄。密封剂344还可以被沉积，以使密封剂344与背表面310共面，并且不覆盖半导体管芯294的背表面310。
在图9j中，密封剂344的背侧表面346使用研磨机345经受研磨操作，以平坦化和减少密封剂344的厚度。化学蚀刻也可以被用于移除和平坦化密封剂344，并且用于形成平面背侧表面347。在一个实施例中，密封剂344的厚度维持半导体管芯294的背表面310上方的覆盖。在一个实施例中，在沉积或背面研磨之后，在半导体管芯294的背表面310上方保持的密封剂344的厚度的范围为大约170-230μm或更少。在另一个实施例中，在半导体管芯294的背表面310上方保持的密封剂344的厚度的范围为大约5-150μm。与背侧表面346相反的密封剂346的表面348被设置在载体330和界面层332上方，以使密封剂344的表面348可以与半导体管芯294的有源表面312共面。
图9k示出交替背面研磨步骤，其中密封剂344从半导体管芯294的背表面310完全移除。在图9k中的研磨操作被完成后，半导体管芯294的背表面310被暴露。半导体管芯294的厚度还可以通过背面研磨操作来减少。在一个实施例中，半导体管芯294具有255-305μm或更小的厚度。在背面研磨步骤之后，清洗工艺被执行以从半导体管芯294的背表面310和重构晶片336的背表面移除污染物。清洗工艺是在施加背面保护层之前执行的湿法或干法清洗工艺。清 洗工艺改善背面保护层至重构晶片336的粘附。
在图9l中，在图9k中的背面研磨步骤完成之后，绝缘层、钝化层、或者背面保护层349形成在密封剂344和半导体管芯294的背表面310上方。背面保护层349包含一层或多层光敏低固化温度介电抗蚀剂、光敏复合抗蚀剂、层压化合物膜、具有填料或玻璃纤维布的树脂基复合薄板、具有填料和玻璃纤维布两者的树脂基复合薄板、具有填料的绝缘胶、焊料掩模抗蚀剂膜、液体模塑料、颗粒模塑料、聚酰亚胺、BCB、PBO、SiO2、Si3N4、SiON、Ta2O5、Al2O3、预浸料、或其它具有类似绝缘和结构性质的介电材料。使用印刷、旋涂、喷涂、有热或无热的真空或压力层压、或其它适当的工艺沉积背面保护层349。在一个实施例中，背面保护层349是具有或不具有在小于200℃时固化的绝缘填料的低温固化光敏介电聚合物。背面保护层349是背面保护层并提供用于半导体管芯294的机械保护和免受光的保护。在一个实施例中，背面保护层349具有范围大约为5-150μm的厚度。可替换地，背面保护层349是被施加至重构晶片336的背面的金属层，诸如Cu箔。背面保护层349接触半导体管芯294的背表面310，以将热从半导体管芯294转移，并提高器件的热性能。
载体330和界面层332通过化学蚀刻、机械剥离、CMP、机械研磨、热烤、UV光、激光扫描或湿式剥膜而被移除，以暴露绝缘层316、导电层314和密封剂344的表面348。
在图9m中，使用PVD、CVD、印刷、旋涂、喷涂、丝网印刷或层压，绝缘或钝化层350被形成在绝缘层316和导电层314上方。绝缘层350可以是一层或多层SiO2、Si3N4、SiON、Ta2O5、Al2O3或具有类似绝缘和结构性质的其它材料。在一个实施例中，绝缘层350是在低于200℃时低固化的光敏介电聚合物。在一个实施例中，绝缘层350被形成在半导体管芯294的覆盖区内并且不延伸到半导体管芯294的覆盖区之外和密封剂344的表面348上方。换句话说，邻近于半导体管芯294的半导体管芯294的周边区不具有绝缘层350。在另一个实施例中，绝缘层350被形成在绝缘层316、半导体管芯294以及密封剂344的表面348上方，并且绝缘层350在密封剂344的表面348上方的部分通过使用图 案化光致抗蚀剂层的蚀刻工艺或通过LDA来移除。绝缘层350的一部分通过使用图案化光致抗蚀剂层的蚀刻工艺或通过LDA来移除，以形成开口352暴露导电层314。
在图9n中，使用图案化和诸如印刷、PVD、CVD、溅射、电镀和无电镀的金属沉积工艺，导电层354被形成在绝缘层350和导电层314上方。导电层354可以是一层或多层Al、Cu、Sn、Ti、Ni、Au、Ag或其它适当的导电材料。导电层354的一部分沿着绝缘层350并且平行于半导体管芯294的有源表面312而水平延伸，以将电互连横向重新分配给导电层314。导电层354操作为用于半导体管芯294的电信号的RDL。导电层354被形成在半导体管芯294的覆盖区上方并且不延伸到半导体管芯294的覆盖区之外和密封剂344的表面348上方。换句话说，邻近于半导体管芯294的半导体管芯294的周边区不具有导电层354，以使密封剂344的表面348保持从导电层354暴露。导电层354的一部分电连接至导电层314。根据半导体管芯294的连接性，导电层354的其它部分是电公共或电隔离的。
使用PVD、CVD、印刷、旋涂、喷涂、丝网印刷或层压，绝缘或钝化层356被形成在绝缘层350和导电层354上方。绝缘层356可以是一层或多层SiO2、Si3N4、SiON、Ta2O5、Al2O3或具有类似绝缘和结构性质的其它材料。在一个实施例中，绝缘层356是在低于200℃时低固化的光敏介电聚合物。在一个实施例中，绝缘层356被形成在半导体管芯294的覆盖区内并且不延伸到半导体管芯294的覆盖区之外、密封剂344上方。换句话说，邻近于半导体管芯294的半导体管芯294的周边区不具有绝缘层356，以使密封剂344的表面348保持从绝缘层356暴露。在另一个实施例中，绝缘层356被形成在绝缘层316、半导体管芯294以及密封剂344上方，并且绝缘层350在密封剂344上方的部分通过使用图案化光致抗蚀剂层的蚀刻工艺或通过LDA来移除。绝缘层350的一部分通过使用图案化光致抗蚀剂层的蚀刻工艺或通过LDA来移除，以形成开口358暴露导电层354。
在图9o中，在最后的再次钝化之后，使用PVD、CVD、蒸发、电镀、无 电镀或其它适合的金属沉积工艺，导电层360被形成在导电层354的暴露部分和绝缘层356上方。导电层360可以是Al、Cu、Sn、Ni、Au、Ag、W或其它适当的导电材料。导电层360是电连接至导电层354和314的UBM。UBM 360可以是具有粘附层、阻挡层和籽晶或润湿层的多金属堆叠。粘附层被形成在导电层354上方，并且可以是Ti、TiN、TiW、Al或Cr。阻挡层被形成在粘附层上方，并且可以是Ni、NiV、Pt、Pd、TiW、Ti或CrCu。阻挡层抑制将Cu到半导体管芯294的有源表面312内的扩散。籽晶层被形成在阻挡层上方，并且可以是Cu、Ni、NiV、Au或Al。UBM 360提供至导电层354的低电阻互连，以及针对焊料扩散的阻挡层和用于焊料润湿性的籽晶层。
使用蒸发、电镀、无电镀、落球或丝网印刷工艺，导电凸起材料被沉积在导电层360上方。在一个实施例中，凸起材料使用落球模板来沉积，即不要求掩模。凸起材料可以是Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料及其组合物，其具有可选的焊剂溶液。例如，凸起材料可以是共晶Sn/Pb、高铅焊料、或无铅焊料。使用合适的附着或接合工艺将凸起材料接合至导电层360。在一个实施例中，通过将材料加热到它的熔点以上来将凸起材料回流，以形成球或凸起362。在一些应用中，凸起362二次回流以改善到导电层360的电接触。凸起362还可以被压缩接合或热压接合至导电层360。凸起362表示可以被形成在导电层360上方的一种类型的互连结构。互连结构还可以使用接合线、导电胶、柱形凸起、微凸起或其它电互连。激光打标记可以在凸起形成之前或之后执行，或者在移除载体330之后执行。
共同地，绝缘层350和356、导电层354和360，以及凸起362构建形成在半导体管芯294上方和半导体管芯294的覆盖区内的内建互连结构366。邻近于半导体管芯294的半导体管芯294的周边区不具有互连结构366，以使密封剂344的表面348保持从互连结构366暴露。内建互连结构366可以包括少至一个的RDL或导电层(诸如导电层354)和一个绝缘层(诸如绝缘层350)。在形成凸起362之前，附加绝缘层和RDL可以被形成在绝缘层356上方，以根据半导体管芯294的设计和功能，提供跨越封装的附加垂直和水平的电连接性。
在图9p中，半导体管芯294使用锯条或激光切割工具370穿过密封剂344被分割为单个eWLCSP 372。在分割之前或之后，eWLCSP 372经受电测试。重构晶片336被分割为eWLCSP 372，以将密封剂344的薄层留在半导体管芯294的侧表面324上方。可替换地，重构晶片336被分割，以将密封剂344从侧表面324完全移除。
图10示出分割之后的eWLCSP 372，其在半导体管芯294的侧壁324上方具有密封剂，并且在半导体管芯294的背表面310上方具有背面保护层349。半导体管芯294通过导电层314、354和360电连接至凸起362，以通过互连结构366进行外部互连。互连结构366不延伸到半导体管芯294的覆盖区之外，并且因此形成扇入封装。背面保护层349被形成在半导体管芯294的背表面310上方，以进行机械保护和保护免受由于暴露于来自光或其它辐射的光子而引起的恶化。
密封剂344覆盖半导体管芯294的侧背面324，以保护半导体管芯294免受由于暴露于来自光或其它辐射的光子而引起的恶化。对于eWLCSP 372来说，在侧表面324上方的密封剂344的厚度小于150μm。在一个实施例中，eWLCSP372的尺寸为长度4.595mm×宽度4.025mm×高度0.470mm，其中凸起362的节距为0.4mm，此处半导体管芯294具有4.445mm的长度和3.875mm的宽度。在另一个实施例中，半导体管芯294的侧表面324上方的密封剂344的厚度为75μm或更少。eWLCSP 372的尺寸为长度6.075mm×宽度6.075mm×高度0.8mm，其中凸起362的节距为0.5mm，此处半导体管芯294的尺寸为长度6.0mm×宽度6.0mm×高度0.470mm。在又另一个实施例中，eWLCSP 372的尺寸为长度5.92mm×宽度5.92mm×高度0.765mm，其中凸起362的节距为0.5mm，此处半导体管芯294的尺寸为长度5.75mm×宽度5.75mm×高度0.535mm。在另一实施例中，半导体管芯294的侧表面324上方的密封剂344的厚度为25μm或更小。在又一个实施例中，eWLCSP 372可以被形成有14mm的长度和14mm的宽度。eWLCSP 372通过使用针对单个标准化载体大小而设计的设备在标准化载体330上形成重构晶片来制造，这降低了eWLCSP 372的设备和材料成本。eWLCSP 372使用标准化载体330在较高的容积下制造，由此简化制造工艺并降 低单位成本。
图11示出在半导体管芯294的背表面310上方具有背面保护层349并且具有半导体管芯294的暴露的侧壁324的替换eWLCSP 380。半导体管芯294通过导电层314、354和360电连接至凸起362，以通过互连结构366外部互连。互连结构366不延伸到半导体管芯294的覆盖区之外，并且因此形成扇入封装。背面保护层349被形成在半导体管芯294的背表面310上方，以进行机械保护和保护免受由于暴露于来自光或其它辐射的光子而引起的恶化。在分割期间，密封剂344从半导体管芯294的侧表面324完全移除，以暴露侧表面324。eWLCSP 380的长度和宽度与半导体管芯294的长度和宽度相同。在一个实施例中，eWLCSP 380具有大约4.4mm的长度×3.9mm的宽度的尺寸，其中凸起362具有0.35-0.50mm的节距。在另一个实施例中，eWLCSP 380可以被形成有14mm的长度和14mm的宽度。eWLCSP 380通过使用针对单个标准化载体大小而设计的设备在标准化载体330上形成重构晶片来制造，这降低了eWLCSP380的设备和材料成本。eWLCSP 380使用标准化载体330在较高的容积下制造，由此简化制造工艺并降低单位成本。
图12示出具有在半导体管芯294的背表面310和侧壁324上方形成的密封剂的另一个eWLCSP 384。半导体管芯294通过导电层314、354和360电连接至凸起362，以通过互连结构366外部互连。互连结构366不延伸到半导体管芯294的覆盖区之外，并且因此形成扇入封装。在图9j中示出的研磨操作之后，密封剂344保持在半导体管芯294的背表面310上方。在分割之后，密封剂344保持在半导体管芯294的背表面324上方，以进行机械保护和保护免受由于暴露于来自光或其它辐射的光子而引起的恶化。因此，密封剂344被形成在半导体管芯294的五个面上方，即在四个侧表面324上方和在背表面310上方。半导体管芯294的背表面310上方的密封剂344消除了对于背面保护层或背面层压材料的需求，由此降低eWLCSP 384的成本。
对于eWLCSP 384来说，在侧表面324上方的密封剂344的厚度小于150μm。在一个实施例中，eWLCSP 384的尺寸为长度4.595mm×宽度4.025mm ×高度0.470mm，其中凸起362的节距为0.4mm，此处半导体管芯294具有4.445mm的长度和3.875mm的宽度。在另一个实施例中，半导体管芯294的侧表面324上方的密封剂344的厚度为75μm或更少。eWLCSP 384的尺寸为长度6.075mm×宽度6.075mm×高度0.8mm，其中凸起362的节距为0.5mm，此处半导体管芯294的尺寸为长度6.0mm×宽度6.0mm×高度0.470mm。在又另一个实施例中，eWLCSP 384的尺寸为长度5.92mm×宽度5.92mm×高度0.765mm，其中凸起362的节距为0.5mm，此处半导体管芯294的尺寸为长度5.75mm×宽度5.75mm×高度0.535mm。在另一实施例中，半导体管芯294的侧表面324上方的密封剂344的厚度为25μm或更小。在又另一个实施例中，eWLCSP 384可以被形成有14mm的长度和14mm的宽度。eWLCSP 384通过使用针对单个标准化载体大小而设计的设备在标准化载体330上形成重构晶片来制造，这降低了eWLCSP 384的设备和材料成本。eWLCSP 384使用标准化载体330在较高的容积下制造，由此简化制造工艺并降低单位成本。
图13示出具有背面密封剂和暴露侧壁的另一个eWLCSP 386。半导体管芯294通过导电层314、354和360电连接至凸起362，以通过互连结构366外部互连。互连结构366不延伸到半导体管芯294的覆盖区之外，并且因此形成扇入封装。在图9j中示出的研磨操作之后，密封剂344保持在半导体管芯294的背表面310上方。半导体管芯294的背表面310上方的密封剂344消除了对于背面保护层或背面层压材料的需求，由此降低eWLCSP 386的成本。在分割期间，密封剂344从半导体管芯294的侧表面324完全移除以暴露侧表面324。eWLCSP 386的长度和宽度与半导体管芯294的长度和宽度相同。在一个实施例中，eWLCSP 386的尺寸为大约长度4.445mm×宽度3.875mm，其中凸起362具有0.35-0.50mm的节距。在另一个实施例中，eWLCSP 386可以被形成有14mm的长度和14mm的宽度。eWLCSP 386通过使用针对单个标准化载体大小而设计的设备在标准化载体330上形成重构晶片来制造，这降低了eWLCSP386的设备和材料成本。eWLCSP 386使用标准化载体330在较高的容积下制造，由此简化制造工艺并降低单位成本。
图14示出具有半导体管芯294的暴露的背表面310和侧壁324的另一个 eWLCSP388。半导体管芯294通过导电层314、354和360电连接至凸起362，以通过互连结构366外部互连。互连结构366不延伸到半导体管芯294的覆盖区之外，并且因此形成扇入封装。在图9k中示出的研磨操作期间，密封剂344从半导体管芯294的背表面310完全移除。在分割期间，密封剂344从半导体管芯294的侧表面324完全移除，以暴露侧表面324。没有密封剂344保持覆盖在eWLCSP 388中的半导体管芯294的表面。eWLCSP 388的长度和宽度与半导体管芯294的长度和宽度相同。在一个实施例中，eWLCSP 388的尺寸为大约长度4.4mm×宽度3.9mm，其中凸起362具有0.35-0.50mm的节距。eWLCSP 388通过使用针对单个标准化载体大小而设计的设备在标准化载体330上形成重构品片来制造，这降低了eWLCSP 388的设备和材料成本。eWLCSP 388使用标准化载体330在较高的容积下制造，由此简化制造工艺并降低单位成本。
相对于图1和2a-2c，图15a-15k示出形成重构或嵌入式扇入WLCSP的工艺。继续来自图9b，图15a示出半导体晶片290的一部分的横截面图。导电层314被形成在半导体管芯294的有源表面312上方。绝缘层316被形成在有源表面312和导电层314上方，其具有穿过绝缘层316而形成的开口以暴露导电层314。
在图15a中，绝缘层410被形成在绝缘层316和导电层314上方。绝缘层410包含一层或多层SiO2、Si3N4、SiON、Ta2O5、Al2O3或具有类似绝缘和结构性质的其它材料。使用PVD、CVD、印刷、旋涂、喷涂、烧结、热氧化或其它适合的工艺，绝缘层410被沉积。在一个实施例中，绝缘层410是在低于200℃时低固化的光敏介电聚合物。在一个实施例中，绝缘层410被形成在绝缘层316、半导体管芯294上方以及被形成在基体半导体材料292上方的半导体管芯294的覆盖区之外。换句话说，邻近于半导体管芯294的半导体管芯294的周边区包括绝缘层410。绝缘层410的一部分通过曝光或显影工艺、LDA、蚀刻、或其它适合的工艺来移除，以形成开口412暴露导电层314。
在图15b中，使用图案化和诸如印刷、PVD、CVD、溅射、电镀和无电镀的金属沉积工艺，导电层414被形成在绝缘层410和导电层314上方。导电层 414可以是一层或多层Al、Cu、Sn、Ti、Ni、Au、Ag或其它适当的导电材料。导电层414的一部分沿着绝缘层410并且平行于半导体管芯294的有源表面312而水平延伸，以将电互连横向重新分配给导电层314。导电层414操作为用于半导体管芯294的电信号的RDL。导电层414被形成在半导体管芯294的覆盖区上方，并且不延伸到半导体管芯294的覆盖区之外。换句话说，邻近于半导体管芯294的半导体管芯294的周边区不具有绝缘层414。导电层414的一部分电连接至导电层314。根据半导体管芯294的连接性，导电层414的其它部分是电公共或电隔离的。
使用PVD、CVD、印刷、旋涂、喷涂、丝网印刷或层压，绝缘或钝化层416被形成在绝缘层410和导电层414上方。绝缘层416可以是一层或多层SiO2、Si3N4、SiON、Ta2O5、Al2O3或具有类似绝缘和结构性质的其它材料。在一个实施例中，绝缘层416是在低于200℃时低固化的光敏介电聚合物。在一个实施例中，绝缘层416被形成在半导体管芯294上方以及被形成在基体半导体材料292上方的半导体管芯294的覆盖区之外。在另一个实施例中，绝缘层416被形成在半导体管芯294的覆盖区内并且不延伸到半导体管芯294的覆盖区之外。绝缘层416的一部分通过使用图案化光致抗蚀剂层的蚀刻工艺或通过LDA来移除，以形成开口418暴露导电层414。
在图15c中，通过锯切道296使用锯条或激光切割工具420，半导体晶片290被分割为单个半导体管芯294。半导体晶片290也穿过绝缘层316、绝缘层410和绝缘层416来分割，以形成侧壁或侧表面422。侧表面422包括半导体管芯294的侧面和绝缘层316、410和416的侧面。单个半导体管芯294可以被检查和电测试以识别KGD的后分割。
在图15d中，使用例如具有面向载体430的有源表面312的拾取和放置操作，图15c中的半导体管芯294被安装到载体430和界面层432。半导体管芯294被安装到载体430的界面层432以形成重构或重新配置的晶片436。
载体430可以是具有用于多个半导体管芯294的容量的圆形或长方形面板 (大于300mm)。载体430的表面积可以比半导体晶片290或300的表面积大。较大的载体减少半导体封装的制造成本，因为更多的半导体管芯可以在较大的载体上处理，由此减少每个单位成本。针对正被处理的晶片和载体的大小设计并配置半导体封装和处理设备。
为了进一步降低制造成本，载体430的大小独立于半导体管芯294的大小或半导体晶片290和300的大小而选择。也就是说，载体430具有固定或标准化的大小，其可以容纳从一个或多个半导体晶片290和300分割的各种大小的半导体管芯294。在一个实施例中，载体430是直径为330mm的圆状。在另一个实施例中，载体430是宽度为560mm且长度为600mm的长方形。半导体管芯294的尺寸可以是10mm×10mm，其可以被放置在标准化的载体430上。可替换地，半导体管芯294的尺寸可以是20mm×20mm，其被放置在相同的标准化的载体430上。因此，标准化的载体430可以处理任何大小的半导体管芯294，其允许随后的半导体处理设备针对公共载体进行标准化，即，不依赖于管芯大小或引入的晶片大小。半导体封装设备可以使用一套公共的处理工具、设备、和材料清单针对标准载体而设计和配置，以处理来自任何引入的晶片大小的任何半导体管芯大小。公共或标准化的载体430基于管芯大小或引入的晶片大小，通过减少或消除针对专门的半导体处理线的需求，降低了制造成本和资本风险。通过选择用于来自所有半导体晶片的任何大小的半导体管芯的预先确定载体大小，柔性生产线可以被实施。
重构的晶片436可以被处理为许多种类型的半导体封装，包括扇入WLCSP、重构或eWLCSP、扇出WLCSP、倒装芯片式封装、诸如PoP的三维3D封装、或其它半导体封装。重构晶片436根据结果半导体封装的规范而配置。在一个实施例中，针对处理扇入器件，半导体管芯294以高密度布置(即相距300μm或更少)而放置在载体430上。半导体管芯294被放置到由半导体管芯294之间的间隙或距离D12分开的载体430上。基于要处理的半导体封装的设计和规范选择半导体管芯294之间的距离D12。在一个实施例中，半导体管芯294之间的距离D12是50μm或更小。在另一个实施例中，半导体管芯294之间的距离D12是100μm或更小。载体430上的半导体管芯294之间的距离D12 被优化以便以最低的单位成本制造半导体封装。
图15e示出具有设置到载体430上方的半导体管芯294的重构的晶片436的平面图。载体430是具有用于各种大小和数量的半导体管芯的容量的标准化形状和大小，这些半导体管芯从各种大小的半导体晶片分割。在一个实施例中，载体430在形状上是长方形，并且宽度W4为560mm且长度L4为600mm。安装到载体430的半导体管芯294的数目可以大于、小于或等于从半导体晶片290分割的半导体管芯294的数目。载体430的较大表面积容纳更多的半导体管芯294并降低制造成本，因为每个重构的晶片436处理更多半导体管芯294。
标准化载体(载体430)大小固定，并且可以容纳多种大小的半导体管芯。标准化载体430的大小不依赖于半导体晶片或半导体管芯的尺寸。与较大的半导体管芯相比，更多的小半导体管芯可以适合在载体430上方。例如，载体430在载体430的表面积上方容纳5mm×5mm管芯的数目大于载体430的表面积上方容纳10mm×10mm管芯的数目。
例如，尺寸为10mm×10mm的半导体管芯294被放置在载体430上，邻近的半导体管芯294之间具有200μm的距离D12。从半导体晶片290分割的半导体管芯294的数目是大约600半导体管芯，此处半导体晶片290具有300mm的直径。可以安装在载体430上的10mm×10mm半导体管芯294的数目是大约3000个半导体管芯。可替换地，尺寸为5mm×5mm的半导体管芯294被放置在载体430上，邻近的半导体管芯294之间具有200μm的距离D12。从半导体晶片290分割的半导体管芯294的数目是大约1000个半导体管芯，此处半导体晶片290具有200mm的直径。可以安装在载体430上的5mm×5mm半导体管芯294的数目是大约12,000个半导体管芯。
载体430的大小不随正被处理的半导体管芯的大小而变化。安装在载体430上的半导体管芯294的数目随着半导体管芯294的大小和半导体管芯294之间的间距和距离D12而变化。载体430的大小和形状保持固定并且不依赖于半导体管芯294的大小或半导体管芯294从其分割的半导体晶片290的大小。载体 430和重构晶片436提供用来使用诸如来自图9h的处理设备340的一套公共的处理设备制造具有来自设定不同大小的半导体晶片290的不同大小的半导体管芯294的不同类型的半导体封装的灵活性。
在图15f中，使用锡膏印刷、转移成型、液封成型、真空层压、旋涂或其它合适的敷料器，密封剂或模塑料438被沉积在半导体管芯294和载体430上方。密封剂438可以是聚合物复合材料，诸如具有填料的环氧树脂、具有填料的环氧丙烯酸酯、或具有适合填料的聚合物。密封剂438是非导电的，并且在环境方面保护半导体器免受外部因素或污染物。在另一个实施例中，密封剂438是绝缘层或介电层，其包含一层或多层光敏低固化温度介电抗蚀剂、光敏复合抗蚀剂、层压化合物膜、具有填料的绝缘胶、焊料掩模抗蚀剂膜、液体或颗粒模塑料、聚酰亚胺、BCB、PBO、SiO2、Si3N4、SiON、Ta2O5、Al2O3、预浸料、或其它使用印刷、喷涂、旋涂、有热或无热的真空或压力层压、或其它适合的工艺沉积具有类似绝缘和结构性质的介电材料。在一个实施例中，密封剂438是具有或不具有在小于200℃时固化的绝缘填料的低温固化光敏介电聚合物。
特别地，密封剂438沿着半导体管芯294的侧表面422而设置，并且因此覆盖半导体管芯294的每一个侧表面422和绝缘层316、410和416。因此，密封剂438覆盖或接触半导体管芯294的至少四个表面，即，半导体管芯294的四个侧表面422。密封剂438还覆盖半导体管芯294的背表面310。密封剂438保护半导体管芯294免受由于暴露于来自光或其它辐射的光子而引起的恶化。在一个实施例中，密封剂438是不透明的和在颜色上是暗的或者黑色的。密封剂438可以被用于激光打标记重构晶片436以对准和分割。在另一个实施例中，密封剂438被沉积，以使密封剂438与半导体管芯294的背表面310共面，并且不覆盖背表面310。
在图15g中，密封剂344的背侧表面440使用研磨机442经受研磨操作，以平坦化和减少密封剂438的厚度。化学蚀刻也可以被用于移除和平坦化密封剂438，并且用于形成平面背侧表面444。在一个实施例中，密封剂438的厚度维持半导体管芯294的背表面310上方的覆盖。在另一个实施例中，在背面研 磨步骤期间，半导体管芯294的背表面310被暴露。半导体管芯294的厚度还可以通过研磨操作来减少。在一个实施例中，半导体管芯294具有255-305μm或更小的厚度。
图15h示出被密封剂438覆盖的重构晶片436。在一个实施例中，在沉积或背面研磨之后，保持在半导体管芯294的背表面310上方的密封剂438的厚度范围为大约170-230μm或更少。在另一个实施例中，保持在半导体管芯294的背表面310上方的密封剂438的厚度范围为大约5-150μm。密封剂438的与背侧表面440相对的表面448被设置在载体430和界面层432上方。
在图15i中，载体430和界面层432通过化学蚀刻、机械剥离、CMP、机械研磨、热烤、UV光、激光扫描或湿式剥膜而被移除，以暴露绝缘层416、导电层414和密封剂438的表面448。
在图15j中，在最后的再次钝化之后，使用PVD、CVD、蒸发、电镀、无电镀或其它适合的金属沉积工艺，导电层460被形成在导电层414的暴露部分和绝缘416上方。导电层460可以是Al、Cu、Sn、Ni、Au、Ag、W或其它适当的导电材料。导电层460是电连接至导电层414和314的UBM。UBM 460可以是具有粘附层、阻挡层和籽晶或润湿层的多金属堆叠。粘附层被形成在导电层414上方，并且可以是Ti、TiN、TiW、Al或Cr。阻挡层被形成在粘附层上方，并且可以是Ni、NiV、Pt、Pd、TiW、Ti或CrCu。阻挡层抑制Cu到半导体管芯294的有源表面312内的扩散。籽晶层被形成在阻挡层上方，并且可以是Cu、Ni、NiV、Au或Al。UBM 460提供至导电层414的低电阻互连，以及针对焊料扩散的阻挡层和用于焊料润湿性的籽晶层。
使用蒸发、电镀、无电镀、落球或丝网印刷工艺，导电凸起材料被沉积在导电层460上方。在一个实施例中，凸起材料使用落球模板来沉积，即不要求掩模。凸起材料可以是Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料及其组合物，其具有可选的焊剂溶液。例如，凸起材料可以是共晶Sn/Pb、高铅焊料、或无铅焊料。使用合适的附着或接合工艺将凸起材料接合至导电层460。在一个实施例 中，通过将材料加热到它的熔点以上来将凸起材料回流，以形成球或凸起462。在一些应用中，凸起462二次回流以改善到导电层460的电接触。凸起462还可以被压缩接合或热压接合至导电层460。凸起462表示可以被形成在导电层460上方的一种类型的互连结构。互连结构还可以使用接合线、导电胶、柱形凸起、微凸起或其它电互连。激光打标记可以在凸起形成之前或之后执行，或者在移除载体430之后执行。
共同地，绝缘层410和416、导电层414和460、以及凸起462构建形成在半导体管芯294上方和半导体管芯294的覆盖区内的内建互连结构466。邻近于半导体管芯294的半导体管芯294的周边区不具有互连结构466，并且密封剂438的表面448保持从互连结构466暴露。内建互连结构466可以包括少至一个的RDL或导电层(诸如导电层414)和一个绝缘层(诸如绝缘层410)。在形成凸起462之前，附加绝缘层和RDL可以被形成在绝缘层416上方，以根据半导体管芯294的设计和功能，提供跨越封装的附加垂直和水平的电连接性。
在图15k中，使用锯条或激光切割工具470穿过密封剂438将半导体管芯294分割为单个eWLCSP 472。重构晶片436被分割为eWLCSP 472，以将密封剂438的薄层留在半导体管芯294以及绝缘层316、410和416的侧表面422上方。可替换地，重构晶片436被分割，以从侧表面422完全移除密封剂438。在分割之前或之后，eWLCSP 472经受电测试。
图16示出具有在半导体管芯294的背表面310和侧壁422上方形成的密封剂的eWLCSP 472。半导体管芯294通过导电层314、414和460电连接至凸起462，以通过互连结构466外部互连。互连结构466不延伸到半导体管芯294的覆盖区之外，并且因此形成扇入封装。在图15g中示出的研磨操作之后，密封剂438保留在半导体管芯294的背表面310上方。密封剂438保留在半导体管芯294和绝缘层316、410和416的背表面422上方，以进行机械保护和保护免受由于暴露于来自光或其它辐射的光子而引起的恶化。因此，密封剂438被形成在半导体管芯294的五个面上方，即在四个侧表面422和背表面310上方。半导体管芯294的背表面310上方的密封剂438消除了对于背面保护层或背面 层压材料的需求，由此降低eWLCSP 472的成本。
对于eWLCSP 472来说，在侧表面422上方的密封剂438的厚度小于150μm。在一个实施例中，eWLCSP 472的尺寸为长度4.595mm×宽度4.025mm×高度0.470mm，其中凸起462的节距为0.4mm，此处半导体管芯294具有4.445mm的长度和3.875mm的宽度。在另一个实施例中，半导体管芯294的侧表面324上方的密封剂438的厚度为75μm或更少。eWLCSP 472的尺寸为长度6.075mm×宽度6.075mm×高度0.8mm，其中凸起462的节距为0.5mm，此处半导体管芯294的尺寸为长度6.0mm×宽度6.0mm×高度0.470mm。在又另一个实施例中，eWLCSP 472的尺寸为长度5.92mm×宽度5.92mm×高度0.765mm，其中凸起462的节距为0.5mm，此处半导体管芯294的尺寸为长度5.75mm×宽度5.75mm×高度0.535mm。在另一个实施例中，侧表面422上方的密封剂438的厚度是25μm或更少。在又另一个实施例中，eWLCSP472可以被形成有14mm的长度和14mm的宽度。eWLCSP 472通过使用针对单个标准化载体大小而设计的设备在标准化载体430上形成重构晶片来制造，这降低了eWLCSP 472的设备和材料成本。eWLCSP472使用标准化载体430在较高的容积下制造，由此简化制造工艺并降低单位成本。
图17示出在半导体管芯294的背表面310上方具有密封件438并且具有半导体管芯294的暴露的侧壁422的另一个eWLCSP 480。半导体管芯294通过导电层314、414和460电连接至凸起462，以通过互连结构466外部互连。互连结构466不延伸到半导体管芯294的覆盖区之外，并且因此形成扇入封装。在图15g中示出的研磨操作之后，密封剂438保持在半导体管芯294的背表面310上方。半导体管芯294的背表面310上方的密封剂438消除了对于背面保护层或背面层压材料的需求，由此降低eWLCSP 480的成本。在分割期间，密封剂438从半导体管芯294和绝缘层316、410和416的侧表面422完全移除，以暴露侧表面422。eWLCSP 480的长度和宽度与半导体管芯294的长度和宽度相同。在一个实施例中，eWLCSP 480的尺寸大约为长度4.445mm×宽度3.875mm，其中凸起462具有0.35-0.50mm的节距。在另一个实施例中，eWLCSP 480可以被形成有14mm的长度和14mm的宽度。eWLCSP 480通过使用针对单个标准 化载体大小而设计的设备在标准化载体430上形成重构晶片来制造，这降低了eWLCSP480的设备和材料成本。eWLCSP 480使用标准化载体430在较高的容积下制造，由此简化制造工艺并降低单位成本。
图18示出在分割之后在半导体管芯294的侧壁422和背面保护层484上方具有密封剂的eWLCSP 482。半导体管芯294通过导电层314、414和460电连接至凸起462，以通过互连结构466外部互连。互连结构466不延伸到半导体管芯294的覆盖区之外，并且因此形成扇入封装。密封剂438从半导体管芯294的背表面310完全移除。背面绝缘层或背面保护层484被形成在半导体管芯294的背表面310上方，以进行机械保护和保护免受由于暴露于来自光或其它辐射的光子而引起的恶化。背面保护层484包含一层或多层光敏低固化温度介电抗蚀剂、光敏复合抗蚀剂、层压化合物膜、具有填料或玻璃纤维布的树脂基复合薄板、具有填料和玻璃纤维布两者的树脂基复合薄板、具有填料的绝缘胶、焊料掩模抗蚀剂膜、液体模塑料、颗粒模塑料、聚酰亚胺、BCB、PBO、SiO2、Si3N4、SiON、Ta2O5、Al2O3、预浸料、或其它具有类似绝缘和结构性质的介电材料。使用印刷、悬涂、喷涂、有热或无热的真空或压力层压、或其它适当的工艺沉积背面保护层484。在一个实施例中，背面保护层484是具有或不具有在小于200℃时固化的绝缘填料的低温固化光敏介电聚合物。背面保护层484提供用于半导体管芯294的机械保护和免受光的保护。在一个实施例中，背面保护层484具有范围大约为5-150μm的厚度。可替换地，背面保护层484是被施加至重构晶片436的背面的金属层，诸如Cu箔。背面保护层484接触半导体管芯294的背表面310，以将热从半导体管芯294转移，并提高器件的热性能。
密封剂438覆盖半导体管芯294的侧背面422，以保护半导体管芯294免受由于暴露于来自光或其它辐射的光子而引起的恶化。对于eWLCSP 482来说，在侧表面422上方的密封剂438的厚度小于150μm。在一个实施例中，eWLCSP482的尺寸为长度4.595mm×宽度4.025m×高度0.470mm，其中凸起462的节距为0.4mm，此处半导体管芯294具有4.445mm的长度和3.875mm的宽度。在另一个实施例中，侧表面422上方的密封剂438的厚度为75μm或更少。eWLCSP 482的尺寸为长度6.075mm×宽度6.075mm×高度0.8mm，其中凸起 462的节距为0.5mm，此处半导体管芯294的尺寸为长度6.0mm×宽度6.0mm×高度0.470mm。在又另一个实施例中，eWLCSP 482的尺寸为长度5.92mm×宽度5.92mm×高度0.765mm，其中凸起462的节距为0.5mm，此处半导体管芯294的尺寸为长度，5.75mm×宽度5.75mm×高度0.535mm。在另一个实施例中，侧表面422上方的密封剂438的厚度是25μm或更少。在又另一个实施例中，eWLCSP 482可以被形成有14mm的长度和14mm的宽度。eWLCSP 482通过使用针对单个标准化载体大小而设计的设备在标准化载体430上形成重构晶片来制造，这降低了eWLCSP 482的设备和材料成本。eWLCSP 482使用标准化载体430在较高的容积下制造，由此简化制造工艺并降低单位成本。
图19示出具有背面保护层484和暴露侧壁422的替换的eWLCSP 488。半导体管芯294通过导电层314、414和460电连接至凸起462，以通过互连结构466外部互连。互连结构466不延伸到半导体管芯294的覆盖区之外，并且因此形成扇入封装。密封剂438从半导体管芯294的背表面310完全移除。背面绝缘层或背面保护层484被形成在半导体管芯294的背表面310上方，以进行机械保护和保护免受由于暴露于来自光或其它辐射的光子而引起的恶化。在分割期间，密封剂438从半导体管芯294的侧表面324完全移除。eWLCSP 488的长度和宽度与半导体管芯294的长度和宽度相同。在一个实施例中，eWLCSP488的尺寸大约为长度4.4mm×宽度3.9mm，其中凸起462具有0.35-0.50mm的节距。在另一个实施例中，eWLCSP 488可以被形成有14mm的长度和14mm的宽度。eWLCSP 488通过使用针对单个标准化载体大小而设计的设备在标准化载体430上形成重构晶片来制造，这降低了eWLCSP 488的设备和材料成本。eWLCSP 488使用标准化载体430在较高的容积下制造，由此简化制造工艺并降低单位成本。
图20示出eWLCSP 486，其类似于eWLCSP 482，但是没有导电层460。凸起462被直接形成在导电层414上。使用合适的附着或接合工艺将凸起材料接合至导电层414。在一个实施例中，通过将材料加热到它的熔点以上将凸起材料回流，以形成球或凸起462。在一些应用中，凸起462二次回流以改善到导电层414的电接触。凸起462还可以被压缩接合或热压接合至导电层414。凸起 462表示可以被形成在导电层414上方的一种类型的互连结构。互连结构还可以使用接合线、导电胶、柱形凸起、微凸起或其它电互连。
半导体管芯294通过导电层314和414电连接至凸起462，以通过互连结构466外部互连。互连结构466不延伸到半导体管芯294的覆盖区之外，并且因此形成扇入封装。密封剂438从半导体管芯294的背表面310完全移除。背面保护层484被形成在半导体管芯294的背表面310上方，以进行机械保护和保护免受由于暴露于来自光或其它辐射的光子而引起的恶化。密封剂438覆盖半导体管芯294的侧背面422，以保护半导体管芯294免受由于暴露于来自光或其它辐射的光子而引起的恶化。对于eWLCSP 486，侧表面422上方的密封剂438的厚度小于150μm。eWLCSP 486通过使用针对单个标准化载体大小而设计的设备在标准化载体430上形成重构晶片来制造，这降低了eWLCSP 486的设备和材料成本。eWLCSP 486使用标准化载体430在较高的容积下制造，由此简化制造工艺并降低单位成本。
图21示出具有半导体管芯294的暴露的背表面310和侧壁422的另一个eWLCSP490。半导体管芯294通过导电层314、414和460电连接至凸起462，以通过互连结构466外部互连。互连结构466不延伸到半导体管芯294的覆盖区之外，并且因此形成扇入封装。在图15g中示出的研磨操作期间，密封剂438从半导体管芯294的背表面310完全移除。在分割期间，密封剂438从半导体管芯294的侧表面422完全移除，以暴露侧表面422。eWLCSP 490的长度和宽度与半导体管芯294的长度和宽度相同。在一个实施例中，eWLCSP 490的尺寸大约为长度4.4mm×宽度3.9mm，其中凸起462具有0.35-0.50mm的节距。eWLCSP 490通过使用针对单个标准化载体大小而设计的设备在标准化载体430上形成重构晶片来制造，这降低了eWLCSP 490的设备和材料成本。eWLCSP 490使用标准化载体430在较高的容积下制造，由此简化制造工艺并降低单位成本。
相对于图1和2a-2c，图22a-22m示出形成具有在半导体管芯的侧壁上方的密封剂并具有暴露背表面的扇入eWLCSP的工艺。图22a示出具有用于结构支撑的基体衬底材料502的半导体晶片500的一部分的横截面图，基体衬底材料 502诸如是硅、锗、砷化镓、磷化铟或碳化硅。多个半导体管芯或部件504被形成在由非有源、管芯间晶片区域或锯切道506分开的晶片500上。锯切道506提供分割区域以将半导体晶片500分为单个半导体管芯504。在一个实施例中，半导体晶片500的直径为200-300mm。在另一个实施例中，半导体晶片500的直径为100-450mm。在将半导体晶片500分为单个半导体管芯504之前，半导体晶片500可以具有任何直径。
每一个半导体管芯504具有背面或非有源表面508和有源表面510，该有源区包含实施为有源器件、无源器件、导电层、以及形成在管芯内的介电层并且根据管芯的电设计和功能而电互连的模拟或数字电路。例如，电路可以包括形成在有源表面510内的一个或多个晶体管、二极管和其它电路元件以实施模拟电路或数字电路，诸如DSP、ASIC、存储器或其它信号处理电路。半导体管芯504还可以包含用于RF信号处理的IPD，诸如电感器、电容器和电阻器。
使用PVD、CVD、电镀、无电镀或其它适合的金属沉积工艺，导电层512被形成在有源表面510上方。导电层512可以是一层或多层Al、Cu、Sn、Ni、Au、Ag或其它适当的导电材料。导电层512操作为电连接至有源表面510上的电路的接触焊盘。如图22a所示，导电层512可以被形成为离开半导体管芯504的边缘或侧壁514第一距离并排设置的接触焊盘。可替换地，导电层512可以被形成为在多行中偏移的接触焊盘，以使接触焊盘的第一行被设置在离开半导体管芯504的边缘514第一距离处，并且接触焊盘与第一行交替的第二行被设置在离开半导体管芯504的边缘514第二距离处。
使用PVD、CVD、印刷、旋涂、喷涂、烧结或热氧化，第一绝缘或钝化层516被形成在半导体管芯504和导电层512上方。绝缘层516包含一层或多层SiO2、Si3N4、SiON、Ta2O5、Al2O3、HfO2、BCB、PI、PBO、聚合物或具有类似结构和绝缘性质的其它介电材料。在一个实施例中，密封剂516是具有或不具有在小于200℃时固化的绝缘填料的低温固化光敏介电聚合物。绝缘层516覆盖并提供用于有源表面510的保护。绝缘层516被共形地施加在半导体管芯504的导电层512和有源表面510上方，并且不延伸到半导体管芯504的边缘 514上方或者不延伸到半导体管芯504的覆盖区之外。邻近于半导体管芯504的半导体管芯504的周边区不具有绝缘层516。绝缘层516的一部分由使用激光器520的LDA或由通过图案化光致抗蚀剂层的蚀刻工艺来移除，以形成在绝缘层516中的开口522。开口522穿过绝缘层516暴露导电层512并提供随后的电互连。
半导体晶片500经受作为质量控制工艺一部分的电测试和检查。手工视觉检查和自动光学系统被用于执行关于半导体晶片500的检查。软件可以被用于半导体晶片500的自动光学分析中。视觉检查方法可以采用诸如扫描电镜、高强度的光或紫外光、或者冶金学显微镜的设备。针对结构特性检查半导体晶片500，包括翘曲、厚度变化、表面颗粒、不规则、裂缝、脱层和变色。
半导体管芯504内的有源和无源部件针对电性能和电路功能在晶片级下经受测试。针对功能和电参数，使用探针或其它测试器件测试每一个半导体管芯504。探针被用于进行与每一个半导体管芯504上的节点或接触焊盘512的电接触并提供对接触焊盘的电刺激。半导体管芯504响应于电刺激，测量该电刺激并将其与预期的响应相比较，以测试半导体管芯的功能。电测试可以包括电路功能、引线完整性、电阻率、连续性、可靠性、结深、ESD、RF性能、驱动电流、阈值电流、漏电流以及特定于部件类型的操作参数。半导体晶片500的检查和电测试实现传递以被指定为用于半导体封装中的KGD的半导体管芯504。
在图22b中，使用锯条或激光切割工具532，凹槽或沟道530被切入锯切道506内的基体衬底材料502中。凹槽530绕着半导体管芯504的周边区域而延伸。沟槽530的宽度小于锯切道506的宽度。在一个实施例中，锯条532被选择为宽度小于锯切道506的宽度。锯条532的宽度大约为1μm，小于锯切道506的宽度。锯条532的宽度允许凹槽530被形成在离开半导体管芯504的边缘514距离D14处。在一个实施例中，凹槽530和边缘514之间的距离D14是0.5μm或更大。在另一个实施例中，锯切道506比凹槽530或锯条532宽1μm以上。通过基体衬底材料502，凹槽530被部分形成，且深度为150μm或更小。在一个实施例中，凹槽530的深度为60μm或更小。锯条532被选择具有范围 从1500至3500的粒度大小。凹槽530的形成构建用于半导体晶片500的台阶式分割工艺中的第一切割。
在图22c中，通过锯切道506使用锯条或激光切割工具540，半导体晶片500被分割以将半导体晶片500分开为单个半导体管芯504。穿过凹槽530并穿过锯切道506内的基体衬底材料502分割半导体晶片500。在一个实施例，锯条540被选择具有类似于锯条532的粒度大小，即具有范围从1500至3500的粒度大小。在另一个实施例中，锯条540被选择具有比锯条532更粗糙的粒度大小。基体衬底材料502的一部分通过锯条540移除，而留下凹槽530和锯切道506内的基体衬底材料502的一部分。基体衬底材料502的一部分保持设置在半导体管芯502的侧壁514上。基体衬底材料502形成绕着半导体管芯504的密封环。
在一个实施例中，锯条540的宽度小于锯条532的宽度或小于凹槽530的宽度。在分割之后，锯条540的宽度比锯条532的宽度至少小5μm，并且凹槽530的一部分保留在半导体管芯504的周边区。具有第二的、更薄切割的半导体晶片500的分割导致形成在基体衬底材料502中的台阶切割或切口544。切口544通过使用锯条540穿过凹槽530而分割的特性保持在半导体管芯504的周边区中的基体衬底材料502中，锯条540比锯条532更薄。在一个实施例中，凹槽530的边缘和侧表面542之间的距离D15大约为2.5μm。在另一个实施例中，距离D15至少为0.5-1μm。切口544沿着半导体管芯504的四个面而延伸。在又另一个实施例中，凹槽530被完全移除，以使距离D15是0μm。全激光切割或隐形激光划片被用于穿过凹槽530跨越凹槽530的整个宽度来分割。穿过凹槽530的分割构建用于半导体晶片500的台阶式分割工艺中的第二切割。
在替换实施例中，在分割期间，凹槽530被用于对准检查。锯条540的宽度类似于锯条532的宽度，或类似于凹槽530的宽度。在使用锯条或激光切割工具540分割期间，在锯切道506和凹槽530内，基体衬底材料的一部分502被移除。使用类似于锯条532的宽度的锯条540分割半导体晶片500导致了平面侧壁542。在分割期间，凹槽530被完全移除，因为锯条540移除凹槽530 下的基体衬底材料502。基体衬底材料502的表面可以被视觉检查，以核对分割切割的对准。在具有类似大小的锯条540的分割之后保持在基体衬底材料50中的台阶或切口指示锯条540的对准偏移。
图22d示出载体或临时衬底560，载体或临时衬底560包含诸如硅、聚合物、氧化铍、玻璃或其它适合的用于结构支撑的低成本刚性材料的牺牲基体材料。界面层或双面胶562作为临时粘附接合膜、蚀刻停止层或热释放层而形成在载体560上方。使用例如具有面向载体560的绝缘层516的拾取和放置操作，半导体管芯204被安装到载体560和界面层562。半导体管芯504被设置在界面层562的表面564上方和载体560上方，以形成重构或重新配置的晶片566。在一个实施例中，绝缘层516被嵌入在界面层562内。例如，半导体管芯504的有源表面510与界面层562的表面564共面。在另一个实施例中，绝缘层516被安装在界面层562上方，以使半导体管芯504的有源表面510从界面层562偏移。
载体560可以是具有用于多个半导体管芯504的容量的圆形或长方形面板。在一个实施例中，载体560是12英寸的晶片。在另一个实施例中，载体560是宽度为300mm且长度为300mm的面板。载体560的表面积可以比半导体晶片500的表面积大。较大的载体减少半导体封装的制造成本，因为更多的半导体管芯可以在较大的载体上处理，由此减少每个单位成本。在另一个实施例中，载体560是具有用于各种大小和数量的半导体管芯的容量的标准化形状和大小，这些半导体管芯从各种大小的半导体晶片分割。标准化载体560大小固定，并且可以容纳多种大小的半导体管芯。标准化载体560例如在形状上是长方形，并且宽度为560mm且长度为600mm。标准化载体560的大小不依赖于半导体晶片504或半导体晶片500的尺寸。与较大的半导体管芯相比，更多的小半导体管芯可以适合在载体560上方。例如，载体560在载体560的表面积上方容纳5mm×5mm管芯的数目大于载体560的表面积上方容纳10mm×10mm管芯的数目。因此，标准化的载体560可以处理任何大小的半导体管芯504，其允许随后的半导体处理设备针对公共载体进行标准化，即，不依赖于管芯大小或引入的晶片大小。半导体封装设备可以使用一套公共的处理工具、设 备、和材料清单针对标准载体而设计和配置，以处理来自任何引入的晶片大小的任何半导体管芯大小。公共或标准化的载体560基于管芯大小或引入的晶片大小，通过减少或消除针对专门的半导体处理线的需求，降低了制造成本和资本风险。通过选择用于来自所有半导体晶片的任何大小的半导体管芯的预先确定载体大小，柔性生产线可以被实施。
图22e示出具有设置在载体560上方的半导体管芯504的重构晶片566。重构晶片566可以被处理为许多种类型的半导体封装，包括扇入WLCSP、重构或eWLCSP、扇出WLCSP、倒装芯片式封装、诸如PoP的3D封装、或其它半导体封装。重构晶片566根据结果半导体封装的规范而配置。在一个实施例中，针对处理扇入器件，半导体管芯504以高密度布置即相距500μm或更少而放置在载体560上。半导体管芯504被放置到由半导体管芯504之间的间隙或距离D16分开的载体560上。基于要处理的半导体封装的设计和规范选择半导体管芯504之间的距离D6。在一个实施例中，半导体管芯504之间的距离D16是500μm或更小。载体560上的半导体管芯504之间的距离D16被优化以便以最低的单位成本制造半导体封装。
使用锡膏印刷、转移成型、液封成型、真空层压、旋涂或其它合适的敷料器，密封剂或模塑料570被沉积在半导体管芯504上方和周围以及在载体560和界面562上方。密封剂570可以是聚合物复合材料，诸如具有填料的环氧树脂、具有填料的环氧丙烯酸酯、或具有适合填料的聚合物。密封剂570是非导电的，并且在环境方面保护半导体器件免受外部因素或污染物。在另一个实施例中，密封剂570是绝缘层或介电层，其包含一层或多层光敏低固化温度介电抗蚀剂、光敏复合抗蚀剂、层压化合物膜、具有填料的绝缘胶、焊料掩模抗蚀剂膜、液体或颗粒模塑料、聚酰亚胺、BCB、PBO、SiO2、Si3N4、SiON、Ta2O5、Al2O3、预浸料、或其它使用印刷、旋涂、喷涂、有热或无热的真空或压力层压、或其它适合的工艺沉积的具有类似绝缘和结构性质的介电材料。在一个实施例，密封剂570包括具有55μm或更小的大小的填料。在另一个实施例，密封剂570包括具有30μm或更小的大小的填料。在又另一个实施例中，密封剂570是具有或不具有在小于200℃时固化的绝缘填料的低温固化光敏介电聚合物。
特别地，密封剂570沿着侧表面542并进入切口544而设置在半导体管芯504的周边区中。密封剂570填充切口544并围绕半导体管芯504的四个侧壁。密封剂570的表面572与半导体管芯504的有源表面510共面。密封剂570还覆盖半导体管芯504的背表面508。在一个实施例中，密封剂在半导体管芯504的背表面508和密封剂570的背表面574之间的厚度为50μm或更大。在随后的背面研磨步骤中，密封剂570的背表面574被减薄。可替换地，沉积密封剂570，以使密封剂570的背表面574与半导体管芯504的背表面508共面，并且密封剂570不覆盖背表面508。
在图22f中，载体560和界面层562通过化学蚀刻、机械剥离、CMP、机械研磨、热烤、UV光、激光扫描或湿式剥膜而被移除，以暴露绝缘层516、导电层512和密封剂570的表面572。重构晶片566保持晶片形式或面板形式，并构建扇入衬底。热退火工艺被施加至重构晶片566以有助于放气。在一个实施例中，热退火在200℃或更高的温度下执行30分钟。
使用PVD、CVD、印刷、旋涂、喷涂、丝网印刷或层压，绝缘或钝化层580被形成在绝缘层516和导电层512上方。绝缘层580可以是一层或多层SiO2、Si3N4、SiON、Ta2O5、Al2O3或具有类似绝缘和结构性质的其它材料。在一个实施例中，绝缘层580是在低于200℃时低固化的光敏介电聚合物。绝缘层580被形成在半导体管芯504的覆盖区内并且不延伸到密封剂570上方的半导体管芯504的覆盖区之外。换句话说，邻近于半导体管芯504的半导体管芯504的周边区不具有绝缘层580，以使密封剂570保持相对于绝缘层580暴露。在另一个实施例中，绝缘层580被形成在绝缘层516、半导体管芯504上方并且在密封剂570上方延伸。
绝缘层580的一部分通过使用图案化光致抗蚀剂层的蚀刻工艺或通过LDA来移除，以形成开口582暴露导电层512。开口582被形成在导电层512上方，以提供至导电层512的电连接。在一个实施例中，开口582被形成以暴露导电层512和绝缘层516的一部分。从导电层512上方完全移除绝缘层580。绝缘层 580不与导电层512重叠，并且不与导电层上512上方的绝缘层516中的开口522重叠。导电层312不具有绝缘层580。在另一个实施例中，开口582被形成以暴露导电层512，同时留下绝缘层580被设置为与导电层512接触的一部分。绝缘层580被形成在导电层512上方的绝缘层516中的开口522内。绝缘层580延伸到绝缘层516中的开口522中和导电层512上方。
在图22g中，使用图案化和诸如印刷、PVD、CVD、溅射、电镀和无电镀的金属沉积工艺，导电层584被形成在绝缘层580和导电层512上方。导电层584可以是一层或多层Al、Cu、Sn、Ti、Ni、Au、Ag或其它适当的导电材料。导电层584的一部分沿着绝缘层580并且平行于半导体管芯504的有源表面510而水平延伸，以将电互连横向重新分配给导电层512。导电层584操作为用于半导体管芯504的电信号的RDL。导电层584被形成在半导体管芯504的覆盖区上方，并且不延伸到半导体管芯504的覆盖区之外或密封剂570上方。换句话说，邻近于半导体管芯504的半导体管芯504的周边区不具有导电层584，以使密封剂570保持相对于导电层584暴露。在一个实施例中，导电层584被形成为上至半导体管芯504的边缘514，并且不延伸到半导体管芯504的有源区之外。在另一个实施例中，导电层584被形成在离开半导体管芯504的边缘514距离D18处，此处D18大于0μm。导电层584的一部分电连接至导电层512。根据半导体管芯504的连接性，导电层584的其它部分是电公共或电隔离的。
在图22h中，使用PVD、CVD、印刷、旋涂、喷涂、丝网印刷或层压，绝缘或钝化层590被形成在绝缘层580和导电层584上方。绝缘层590可以是一层或多层SiO2、Si3N4、SiON、Ta2O5、Al2O3或具有类似绝缘和结构性质的其它材料。在一个实施例中，绝缘层590包括与绝缘层580相同的材料。在另一个实施例中，绝缘层590包括不同于绝缘层580的材料，诸如具有更高或更低热膨胀系数(CTE)的材料。在另一个实施例中，绝缘层590是在低于200℃时低固化的光敏介电聚合物。
绝缘层590被形成在半导体管芯504的覆盖区内并且不延伸到半导体管芯504的覆盖区之外、边缘514之外或者密封剂570上方。邻近于半导体管芯504 的半导体管芯504的周边区不具有绝缘层590，以使密封剂570保持相对于绝缘层590暴露。在另一个实施例中，绝缘层590被形成在半导体管芯504上方和基体衬底材料502上方的半导体管芯504的覆盖区之外，并且不在密封剂570上方延伸。绝缘层590被形成在半导体管芯504周围的基体衬底材料502上方，同时密封剂保持相对于绝缘层590暴露。在又另一个实施例中，绝缘层590被形成在绝缘层580、半导体管芯504和密封剂570上方。绝缘层590的一部分通过使用图案化光致抗蚀剂层的蚀刻工艺或通过LDA来移除，以形成开口暴露导电层584。
使用蒸发、电镀、无电镀、落球或丝网印刷工艺，导电凸起材料被沉积在导电层584上方。在一个实施例中，凸起材料使用落球模板来沉积，即不要求掩模。凸起材料可以是Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料及其组合物，其具有可选的焊剂溶液。例如，凸起材料可以是共晶Sn/Pb、高铅焊料、或无铅焊料。使用合适的附着或接合工艺将凸起材料接合至导电层584。在一个实施例中，通过将材料加热到它的熔点以上将凸起材料回流，以形成球或凸起592。在一些应用中，凸起592二次回流以改善到导电层584的电接触。凸起592还可以被压缩接合或热压结合至导电层584。凸起592表示可以被形成在导电层584上方的一种类型的互连结构。互连结构还可以使用接合线、导电胶、柱形凸起、微凸起或其它电互连。
共同地，绝缘层580和590、导电层584和凸起592构建形成在半导体管芯504上方和半导体管芯504的覆盖区内的扇入内建互连结构594。邻近于半导体管芯504的半导体管芯504的周边区不具有互连结构594，以使密封剂570保持相对于互连结构594暴露。因此，互连结构594构建扇入互连结构。内建互连结构594可以包括少至一个的RDL或导电层(诸如导电层584)和一个绝缘层(诸如绝缘层590)。在形成凸起592之前，附加绝缘层和RDL可以被形成在绝缘层590上方，以根据半导体管芯504的设计和功能，提供跨越封装的附加垂直和水平的电连接性。
在图22i中，背面研磨胶带596被施加在半导体管芯504的有源表面510 上方，并且覆盖重构晶片566的互连结构594和凸起592。重构晶片566可以被安装到具有面向支撑台的背面研磨胶带596的支撑台。通过使用研磨机600的背面研磨、或通过CMP、蚀刻工艺、或LDA，选择性移除来自背表面574的密封剂570的一部分。背面研磨操作将密封剂570从半导体管芯504的背表面508移除，以减少重构晶片566的翘曲。在一个实施例中，背面研磨操作将密封剂570从半导体管芯504上方完全移除，以暴露半导体管芯504的背表面508。在背面研磨之后，密封剂570的背表面602与半导体管芯504的背表面508共面。在背面研磨操作之后，重构晶片566具有减少的厚度。在一个实施例中，在背面研磨操作期间，半导体管芯504的背表面508的一部分被移除，以减薄半导体管芯504。在一个实施例中，半导体管芯504具有500μm或更小的厚度。激光打标记可以被直接施加至半导体管芯504的背表面508，以对准和分割。
在图22j中，安装胶带、划片胶带或支撑载体610被施加至重构晶片566的背表面。在随后的制造步骤期间和分割为单个半导体封装期间，划片胶带610提供重构晶片566的支撑。背面研磨胶带596从重构晶片566移除，同时重构晶片566被安装到划片胶带610。
在图22k中，使用锯条或激光切割工具620将重构晶片566分为单个eWLCSP 622。穿过密封剂570和划片胶带610分割重构晶片566。锯条620不切穿半导体管芯504的基体衬底材料502。因为穿过密封剂570而不是穿过基体衬底材料502分割重构晶片566，所以基体衬底材料502较少倾向于裂片和碎片。锯条620被选择为宽度小于邻近的半导体管芯504之间的间隙的宽度。在一个实施例中，锯条620比邻近的半导体管芯504之间的间隙窄至少20μm。在另一个实施例中，锯条620比邻近的半导体管芯504之间的间隙窄40-100μm。因为锯条620比管芯504之间的间隙窄，所以在重构晶片566的分割之后，密封剂570保持覆盖侧表面542。设置在表面542上方的密封剂570的厚度被示出为厚度或距离D20。在一个实施例中，侧表面542上方的密封剂570的厚度D20是0.5μm或更大。在另一个实施例中，侧表面542上方的密封剂570的厚度D20的范围是5-50μm。在又另一个实施例中，侧表面542上方的密封剂570的厚度D20为至少10μm。类似于图22b-22c中示出的工艺，重构晶片566还可 以使用台阶式分割工艺来分割。使用锯条或激光切割工具穿过密封剂570形成凹槽。凹槽部分地延伸穿过半导体管芯504之间的密封剂570。在台阶式分割工艺中，凹槽构建第一切割。在台阶式分割工艺中，使用第二切割穿过密封剂570中的凹槽分割重构晶片566，以完全分离单个eWLCSP 622。在分割重构晶片566之后，从eWLCSP 622移除划片胶带610。
图22l示出分割之后具有覆盖侧表面542的密封剂570的eWLCSP 622。半导体管芯504通过导电层512和584电连接至凸起592，以通过互连结构594外部互连。互连结构594的电互连不延伸到半导体管芯504的覆盖区之外，并且因此形成扇入封装。制造eWLCSP 622的工艺通过使用台阶式分割工艺和覆盖半导体管芯504的侧壁的密封剂570减少半导体管芯504的缺陷来提高产量。在分割半导体晶片500期间使用的台阶切割减少半导体管芯504的有源表面510的裂片和碎片。在分割半导体晶片500之前形成凹槽530，以控制半导体管芯504的裂片和碎片。基体衬底材料502中的切口544也可以被用于分割半导体晶片500期间的对准。用于半导体晶片500的台阶式分割工艺通过减少半导体管芯504的损坏来提高产量。
密封剂570提供半导体管芯504的四个侧面上方的侧壁保护，以在机械方面增强半导体管芯504。密封剂570覆盖侧表面542并覆盖围绕半导体管芯504的边缘514的基体衬底材料502。在背面研磨和分割期间，密封剂570保护半导体管芯504。密封剂570被分割，以在不穿过基体衬底材料502和半导体管芯504而分割的情况下分离单个eWLCSP 622。设置在侧表面542上方的密封剂570减少基体衬底材料502和半导体管芯504的裂片和碎片。在一个实施例中，侧表面542上方的密封剂570的厚度D20是0.5μm或更大。在另一个实施例中，侧表面542上方的密封剂570的厚度D20的范围是5-50μm。半导体管芯504被半导体管芯504的边缘514周围的基体衬底材料502的环围绕。半导体管芯504和基体衬底材料502被密封剂570的环围绕。密封剂570的环的厚度D22在基体衬底材料502中的切口544和eWLCSP 622的外边缘之间。在一个实施例中，厚度D22至少为0.5μm。
在背面研磨工艺期间，从半导体管芯504的背表面508移除密封剂570，以减少eWLCSP 622的厚度。在背面研磨期间，半导体管芯504被减薄以减少eWLCSP 622的翘曲。在一个实施例中，半导体管芯504具有500μm或更小的厚度D21。在将eWLCSP 622安装到诸如PCB的衬底之后，密封剂570和半导体管芯504的减少的厚度提高eWLCSP 622的可靠性。
eWLCSP 622是具有侧壁保护的扇入封装，以在不需要背面保护层的情况下强化半导体管芯504。eWLCSP 622可以在没有背面保护层的情况下以较低成本制造。此外，半导体管芯504的暴露的背表面508允许针对裂片和碎片的半导体管芯504的视觉检查。eWLCSP622通过使用针对单个标准化载体大小而设计的设备在标准化载体560上形成重构晶片来制造，这降低了eWLCSP 622的设备和材料成本。eWLCSP 622使用标准化载体560在较高的容积下制造，由此简化制造工艺并降低单位成本。
图22m示出eWLCSP 622的背表面的平面图。半导体管芯504的背表面508从密封剂570暴露。半导体管芯504被覆盖半导体管芯504的四个侧面的密封剂570的环围绕。在一个实施例中，侧表面542上方的密封剂570的厚度D20是0.5μm或更大。在另一个实施例中，侧表面542上方的密封剂570的厚度D20的范围是5-50μm。设置在侧表面542上方的密封剂570减少基体衬底材料502和半导体管芯504的裂片和碎片。密封剂570保护通过在处理并分割为eWLCSP622期间减少对半导体管芯504的损坏来提高产量。
图23示出在半导体管芯504的侧壁上方具有密封剂570并且具有暴露的背表面508的eWLCSP 630。半导体管芯504通过导电层512和584电连接至凸起592，以通过互连结构632外部互连。互连结构632的电互连不延伸到半导体管芯504的覆盖区之外，并且因此形成扇入封装。绝缘层590被形成在导电层584和绝缘层580上方。此外，eWLCSP 630的绝缘层590延伸到半导体管芯504的覆盖区之外，以覆盖半导体管芯504的周边区中的密封剂570的一部分。绝缘层590接触密封剂570的表面572，并在密封剂570上方延伸距离D24，此处距离D24大于0μm。绝缘层590和密封剂570的重叠提供半导体管芯504和密 封剂570之间的改进的密封。作为绝缘层590在密封剂570上方延伸的结果，提高了eWLCSP 622的可靠性。
制造eWLCSP 630的工艺通过使用台阶式分割工艺和覆盖半导体管芯504的侧壁的密封剂570减少半导体管芯504的缺陷来提高产量。在分割半导体晶片500期间使用的台阶切割减少半导体管芯504的有源表面510的裂片和碎片。在分割半导体晶片500之前形成凹槽530，以控制半导体管芯504的裂片和碎片。基体衬底材料502中的切口544也可以被用于分割半导体晶片500期间的对准。用于半导体晶片500的台阶式分割工艺通过减少半导体管芯504的损坏来提高产量。
密封剂570提供半导体管芯504的四个侧面上方的侧壁保护，以在机械方面增强半导体管芯504。半导体管芯504被半导体管芯504的边缘514周围的基体衬底材料502的环围绕。半导体管芯504和基体衬底材料500被密封剂570的环围绕。密封剂570的环的厚度D22在基体衬底材料502中的切口544和eWLCSP 630的外边缘之间。在一个实施例中，厚度D22至少为0.5μm。密封剂570覆盖侧表面542并覆盖围绕半导体管芯504的边缘514的基体衬底材料502。在背面研磨和分割期间，密封剂570保护半导体管芯504。密封剂570被分割，以在不穿过基体衬底材料502和半导体管芯504而分割的情况下分离单个eWLCSP 630。设置在侧表面542上方的密封剂570减少基体衬底材料502和半导体管芯504的裂片和碎片。在一个实施例中，侧表面542上方的密封剂570的厚度D20是0.5μm或更大。在另一个实施例中，侧表面542上方的密封剂570的厚度D20的范围是5-50μm。
在背面研磨工艺期间，从半导体管芯504的背表面508移除密封剂570，以减少eWLCSP 630的厚度。在背面研磨期间，半导体管芯504被减薄以减少eWLCSP630的翘曲。在一个实施例中，半导体管芯504具有500μm或更小的厚度D21。在将eWLCSP 630安装到诸如PCB的衬底之后，密封剂570和半导体管芯504的减少的厚度提高了eWLCSP 630的可靠性。
eWLCSP 630是具有侧壁保护的扇入封装，以在不需要背面保护层的情况下强化半导体管芯504。eWLCSP 630可以在没有背面保护层的情况下以较低成本制造。此外，半导体管芯504的暴露的背表面508允许针对裂片和碎片的半导体管芯504的视觉检查。eWLCSP630通过使用针对单个标准化载体大小而设计的设备在标准化载体560上形成重构晶片来制造，这降低了eWLCSP 630的设备和材料成本。eWLCSP 630使用标准化载体560在较高的容积下制造，由此简化制造工艺并降低单位成本。
图24示出在半导体管芯的侧壁、暴露背表面以及UBM上方具有密封剂的eWLCSP640。在最后的再次钝化之前，使用PVD、CVD、蒸发、电镀、无电镀或其它适合的金属沉积工艺，导电层642被形成在导电层584的暴露部分和绝缘层590上方。导电层642可以是Al、Cu、Sn、Ni、Au、Ag、W或其它适当的导电材料。导电层642是电连接至导电层584和512的UBM。UBM642可以是具有粘附层、阻挡层和籽晶或润湿层的多金属堆叠。粘附层被形成在导电层584上方，并且可以是Ti、TiN、TiW、Al或Cr。阻挡层被形成在粘附层上方，并且可以是Ni、NiV、Pt、Pd、TiW、Ti或CrCu。阻挡层抑制Cu到半导体管芯504的有源表面510内的扩散。籽晶层被形成在阻挡层上方，并且可以是Cu、Ni、NiV、Au或Al。UBM 642提供至导电层584的低电阻互连，以及针对焊料扩散的阻挡层和用于焊料润湿性的籽晶层。
使用蒸发、电镀、无电镀、落球或丝网印刷工艺，导电凸起材料被沉积在导电层642上方。在一个实施例中，凸起材料使用落球模板来沉积，即不要求掩模。凸起材料可以是Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料及其组合物，其具有可选的焊剂溶液。例如，凸起材料可以是共晶Sn/Pb、高铅焊料、或无铅焊料。使用合适的附着或接合工艺将凸起材料接合至导电层642。在一个实施例中，通过将材料加热到它的熔点以上将凸起材料回流，以形成球或凸起592。在一些应用中，凸起592二次回流以改善到导电层642的电接触。凸起592还可以被压缩接合或热压接合至导电层642。凸起592表示可以被形成在导电层642上方的一种类型的互连结构。互连结构还可以使用接合线、导电胶、柱形凸起、微凸起或其它电互连。
共同地，绝缘层580和590、导电层584和642、以及凸起592构建形成在半导体管芯504上方和半导体管芯504的覆盖区内的内建互连结构644。邻近于半导体管芯504的半导体管芯504的周边区不具有互连结构644，以使密封剂570的表面572保持相对于互连结构644暴露。内建互连结构644可以包括少至一个的RDL或导电层(诸如导电层584)和一个绝缘层(诸如绝缘层580)。在形成凸起592之前，附加绝缘层和RDL可以被形成在绝缘层580上方，以根据半导体管芯504的设计和功能，提供跨越封装的附加垂直和水平的电连接性。
制造eWLCSP 640的工艺通过使用台阶式分割工艺和覆盖半导体管芯504的侧壁的密封剂570减少半导体管芯504的缺陷来提高产量。在分割半导体晶片500期间使用的台阶切割减少半导体管芯504的有源表面510的裂片和碎片。在分割半导体晶片500之前形成凹槽530，以控制半导体管芯504的裂片和碎片。基体衬底材料502中的切口544也可以被用于分割半导体晶片500期间的对准。用于半导体晶片500的台阶式分割工艺通过减少半导体管芯504的损坏来提高产量。
密封剂570提供半导体管芯504的四个侧面上方的侧壁保护，以在机械方面增强半导体管芯504。半导体管芯504被半导体管芯504的边缘514周围的基体衬底材料502的环围绕。密封剂570覆盖侧表面542并覆盖围绕半导体管芯504的边缘514的基体衬底材料502。在背面研磨和分割期间，密封剂570保护半导体管芯504。密封剂570被分割，以在不穿过基体衬底材料502和半导体管芯504而分割的情况下分离单个eWLCSP 640。设置在侧表面542上方的密封剂570减少基体衬底材料502和半导体管芯504的裂片和碎片。在一个实施例中，侧表面542上方的密封剂570的厚度D20是0.5μm或更大。在另一个实施例中，侧表面542上方的密封剂570的厚度D20的范围是5-50μm。
在背面研磨工艺期间，从半导体管芯504的背表面508移除密封剂570，以减少eWLCSP 640的厚度并暴露半导体管芯504的背表面508。在背面研磨期间，半导体管芯504被减薄以减少eWLCSP 640的翘曲。在一个实施例中，半 导体管芯504具有500μm或更小的厚度D21。在将eWLCSP 640安装到诸如PCB的衬底之后，密封剂570和半导体管芯504的减少的厚度提高了eWLCSP640的可靠性。
eWLCSP 640是具有侧壁保护的扇入封装，以在不需要背面保护层的情况下强化半导体管芯504。eWLCSP 640可以在没有背面保护层的情况下以较低成本制造。此外，半导体管芯504的暴露的背表面508允许针对裂片和碎片的半导体管芯504的视觉检查。eWLCSP640通过使用针对单个标准化载体大小而设计的设备在标准化载体560上形成重构晶片来制造，这降低了eWLCSP 640的设备和材料成本。eWLCSP 640使用标准化载体560在较高的容积下制造，由此简化制造工艺并降低单位成本。
虽然已经详细说明了本发明的一个或多个实施例，但是本领域技术人员将意以到在不脱离如随后的权利要求中陈述的本发明的范围的情况下，可以做出对那些实施例的修改和改编。

Claims (13)

1.一种制造半导体器件的方法，包括：
提供半导体管芯；
在半导体管芯的外围区中形成切口；
在所述半导体管芯周围沉积密封剂，并且将密封剂沉积到所述切口中；
在所述半导体管芯上方和所述半导体管芯的覆盖区内形成互连结构，其中所述互连结构包括：
形成在所述半导体管芯上方的第一绝缘层，同时使所述半导体管芯的所述外围区没有所述第一绝缘层，
形成在第一绝缘层上方的扇入重新分布层，同时使所述半导体管芯的所述外围区没有所述扇入重新分布层，以及
形成在所述扇入重新分布层上方的第二绝缘层，其中所述第二绝缘层与所述第一绝缘层周围的所述密封剂接触；以及
在形成所述第一绝缘层和所述扇入重新分布层之后，对所述密封剂进行背面研磨以暴露所述半导体管芯。
2.根据权利要求1所述的方法，进一步包括在沉积所述密封剂之前，在载体上方设置多个所述半导体管芯，其中所述载体上的所述半导体管芯之间的距离为500微米（μm）或更小。
3.根据权利要求1所述的方法，进一步包括：
提供包括多个所述半导体管芯的半导体晶片；以及
穿过所述切口分割所述半导体晶片，以分离所述半导体管芯。
4.根据权利要求1所述的方法，进一步包括穿过所述密封剂而分割，同时留下设置在所述半导体管芯的侧壁上的密封剂。
5.根据权利要求4所述的方法，其中设置在所述半导体管芯的所述侧壁上的所述密封剂包括50微米（μm）或更小的厚度。
6.一种制造半导体器件的方法，包括：
提供半导体管芯，所述半导体管芯包括形成在所述半导体管芯上方的绝缘层；
在所述半导体管芯的有源表面的外围区中形成切口；
在所述半导体管芯周围沉积密封剂，并且将密封剂沉积到所述切口中；以及
通过如下步骤在所述半导体管芯和密封剂上方形成内建互连结构，
在所述半导体管芯上方形成第一绝缘层，
在所述第一绝缘层上方形成扇入重新分布层，以及
在所述第一绝缘层和扇入重新分布层上方形成第二绝缘层，其中所述第二绝缘层与所述第一绝缘层周围的所述密封剂物理上接触。
7.根据权利要求6所述的方法，进一步包括从所述半导体管芯的非有源表面移除所述密封剂的一部分。
8.根据权利要求6所述的方法，进一步包括：
提供包括多个所述半导体管芯的半导体晶片；以及
穿过所述切口分割所述半导体晶片，以分离所述半导体管芯。
9.根据权利要求6所述的方法，进一步包括穿过所述密封剂而分割，同时留下设置在所述半导体管芯的侧壁上的密封剂。
10.根据权利要求9所述的方法，其中设置在所述半导体管芯的所述侧壁上的所述密封剂包括50微米（μm）或更小的厚度。
11.一种半导体器件，包括：
半导体管芯，包括形成在所述半导体管芯的表面的周边区中的切口；
沉积在所述半导体管芯周围并且沉积到所述切口中的密封剂，其中所述密封剂的表面与所述半导体管芯的所述表面共平面；以及
内建互连结构，包括
在所述半导体管芯的所述表面上方形成的第一绝缘层，
在所述第一绝缘层上方形成的扇入重新分布层，以及
在所述扇入重新分布层上方形成的第二绝缘层，所述第一绝缘层位于所述半导体管芯和第二绝缘层之间，其中所述第二绝缘层与所述第一绝缘层周围的密封剂物理上接触。
12.根据权利要求11所述的半导体器件，其中所述密封剂覆盖所述半导体管芯的侧壁。
13.根据权利要求12所述的半导体器件，其中覆盖所述半导体管芯的侧壁的所述密封剂包括50微米（μm）或更小的厚度。
CN201410858205.3A 2013-11-02 2014-10-31 半导体器件及形成嵌入式晶片级芯片规模封装的方法 Active CN104701195B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/070509 2013-11-02
US14/070,509 US9704824B2 (en) 2013-01-03 2013-11-02 Semiconductor device and method of forming embedded wafer level chip scale packages

Publications (2)

Publication Number Publication Date
CN104701195A CN104701195A (zh) 2015-06-10
CN104701195B true CN104701195B (zh) 2019-11-29

Family

ID=53348180

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410858205.3A Active CN104701195B (zh) 2013-11-02 2014-10-31 半导体器件及形成嵌入式晶片级芯片规模封装的方法

Country Status (3)

Country Link
CN (1) CN104701195B (zh)
SG (2) SG10201800413PA (zh)
TW (1) TWI651783B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220139872A1 (en) * 2020-10-30 2022-05-05 Advanced Semiconductor Engineering, Inc. Method and system for manufacturing a semiconductor package structure

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10366956B2 (en) 2015-06-10 2019-07-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US20170098628A1 (en) * 2015-10-05 2017-04-06 Mediatek Inc. Semiconductor package structure and method for forming the same
US10123419B2 (en) * 2016-03-30 2018-11-06 Intel Corporation Surface-mountable power delivery bus board
TWI622142B (zh) 2016-11-07 2018-04-21 財團法人工業技術研究院 晶片封裝體以及晶片封裝方法
TWI664683B (zh) * 2017-03-16 2019-07-01 佳邦科技股份有限公司 半導體封裝件的製造方法
CN107342256A (zh) * 2017-06-26 2017-11-10 矽力杰半导体技术(杭州)有限公司 半导体工艺及半导体结构
US10283424B1 (en) * 2018-03-08 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer structure and packaging method
CN109002806A (zh) * 2018-07-27 2018-12-14 星科金朋半导体（江阴）有限公司 一种qfn产品的后道封装方法
TWI670779B (zh) * 2018-11-16 2019-09-01 典琦科技股份有限公司 晶片封裝體的製造方法
TWI703615B (zh) * 2019-08-12 2020-09-01 矽品精密工業股份有限公司 電子封裝件之製法
CN112885793A (zh) * 2021-03-12 2021-06-01 苏州晶方半导体科技股份有限公司 芯片封装结构及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5266528A (en) * 1991-09-17 1993-11-30 Fujitsu Limited Method of dicing semiconductor wafer with diamond and resin blades
CN101521165A (zh) * 2008-02-26 2009-09-02 上海凯虹电子有限公司 芯片级封装方法
CN103035578A (zh) * 2011-10-06 2013-04-10 新科金朋有限公司 形成具有较大载体的重构晶片的半导体器件和方法
CN103117232A (zh) * 2011-11-16 2013-05-22 美新半导体（无锡）有限公司 晶圆级封装方法及其封装结构
US8659166B2 (en) * 2010-11-18 2014-02-25 Headway Technologies, Inc. Memory device, laminated semiconductor substrate and method of manufacturing the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110014746A1 (en) * 2009-07-17 2011-01-20 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Conductive TSV in Peripheral Region of Die Prior to Wafer Singulaton
EP2453474A1 (en) * 2010-11-10 2012-05-16 Nxp B.V. Semiconductor device packaging method and semiconductor device package
US8642385B2 (en) * 2011-08-09 2014-02-04 Alpha & Omega Semiconductor, Inc. Wafer level package structure and the fabrication method thereof
TWI463619B (zh) * 2012-06-22 2014-12-01 矽品精密工業股份有限公司 半導體封裝件及其製法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5266528A (en) * 1991-09-17 1993-11-30 Fujitsu Limited Method of dicing semiconductor wafer with diamond and resin blades
CN101521165A (zh) * 2008-02-26 2009-09-02 上海凯虹电子有限公司 芯片级封装方法
US8659166B2 (en) * 2010-11-18 2014-02-25 Headway Technologies, Inc. Memory device, laminated semiconductor substrate and method of manufacturing the same
CN103035578A (zh) * 2011-10-06 2013-04-10 新科金朋有限公司 形成具有较大载体的重构晶片的半导体器件和方法
CN103117232A (zh) * 2011-11-16 2013-05-22 美新半导体（无锡）有限公司 晶圆级封装方法及其封装结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220139872A1 (en) * 2020-10-30 2022-05-05 Advanced Semiconductor Engineering, Inc. Method and system for manufacturing a semiconductor package structure

Also Published As

Publication number Publication date
TWI651783B (zh) 2019-02-21
SG10201800413PA (en) 2018-03-28
TW201519331A (zh) 2015-05-16
CN104701195A (zh) 2015-06-10
SG10201406984RA (en) 2015-06-29

Similar Documents

Publication Publication Date Title
CN104701195B (zh) 半导体器件及形成嵌入式晶片级芯片规模封装的方法
CN103915353B (zh) 半导体器件以及使用标准化载体形成嵌入式晶片级芯片尺寸封装的方法
US11488933B2 (en) Semiconductor device and method of forming embedded wafer level chip scale packages
CN104733379B (zh) 在半导体管芯上形成细节距的rdl的半导体器件和方法
CN103943553B (zh) 半导体器件和形成具有垂直互连单元的低轮廓扇出式封装的方法
TWI721939B (zh) 半導體裝置及形成囊封晶圓級晶片尺寸封裝的方法
US20140091455A1 (en) Semiconductor Device and Method of Using a Standardized Carrier in Semiconductor Packaging
CN107180814A (zh) 电子装置
TWI689017B (zh) 半導體裝置和在重組晶圓中控制翹曲之方法
CN110010553A (zh) 形成超高密度嵌入式半导体管芯封装的半导体器件和方法
CN104037138B (zh) 形成超高密度嵌入式半导体管芯封装的半导体器件和方法
TWI658543B (zh) 在半導體封裝中使用標準化載體的半導體裝置及方法
TWI716674B (zh) 半導體裝置和在重建晶圓中控制翹曲的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Singapore

Patentee after: Stats Chippac Ltd.

Address before: Singapore

Patentee before: STATS ChipPAC Pte. Ltd.