JP2009016461A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2009016461A
JP2009016461A JP2007174660A JP2007174660A JP2009016461A JP 2009016461 A JP2009016461 A JP 2009016461A JP 2007174660 A JP2007174660 A JP 2007174660A JP 2007174660 A JP2007174660 A JP 2007174660A JP 2009016461 A JP2009016461 A JP 2009016461A
Authority
JP
Japan
Prior art keywords
support
metal
wire
semiconductor device
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007174660A
Other languages
English (en)
Other versions
JP5273956B2 (ja
Inventor
Naomi Masuda
直実 舛田
Koichi Meguro
弘一 目黒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Spansion LLC
Original Assignee
Spansion LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Spansion LLC filed Critical Spansion LLC
Priority to JP2007174660A priority Critical patent/JP5273956B2/ja
Priority to US12/165,331 priority patent/US7892892B2/en
Publication of JP2009016461A publication Critical patent/JP2009016461A/ja
Priority to US13/015,072 priority patent/US8446015B2/en
Application granted granted Critical
Publication of JP5273956B2 publication Critical patent/JP5273956B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/85951—Forming additional members, e.g. for reinforcing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Abstract

【課題】低コスト化が可能な半導体装置およびその製造方法を提供すること。
【解決手段】本発明は、樹脂部１２により封止された第１半導体チップ１０と、第１半導体チップ１０周囲の樹脂部１２に設けられ、樹脂部１２の下面から露出する第１金属部１４と、第１金属部１４上の樹脂部１２に設けられ、樹脂部１２の上面から露出する第２金属部１６と、第１半導体チップ１０と第１金属部１４および第２金属部１６とを接続する第１ワイヤ１８と、を具備し、第１ワイヤ１８は第１金属部１４と第２金属部１６とに挟まれるように接続されている半導体装置である。
【選択図】図１

Description

本発明は、半導体装置およびその製造方法に関し、より詳細には、積層可能な半導体装置およびその製造方法に関する。
近年、例えば、移動体電話機のような携帯型電子機器やＩＣメモリカードの不揮発性記憶媒体等に用いられる半導体装置はその小型化が求められている。そのためには、半導体チップを効率的にパッケージングする技術が求められている。その１つの手法として、半導体チップを搭載した半導体装置を積層させるパッケージ・オン・パッケージ（ＰＯＰ）の技術が開発されている。
特許文献１には、半導体装置の製造方法として、半導体チップ周囲の下部金型上に半田ボールを設け、リードフレームを介して半田ボールが押圧されるように、上部金型を接合させる。その後、半導体チップ、リードフレームおよび半田ボールを封止することで、半田ボールの一部が露出した半導体装置の製造方法が開示されている。
特開２００３−６０１２１号公報
半導体チップを搭載した半導体装置において、低コスト化は常に課題である。例えば、特許文献１に係る半導体装置においては、半導体装置の内部配線にリードフレームを用いている。また、従来の半導体装置では、リードフレームの他に配線基板等が用いられる。これらリードフレームや配線基板等は半導体装置に用いられる部材の中で特に高価であり、半導体装置の部材費の大部分を占めている。
特に、半導体装置を積層させる場合において、積層前の各々の半導体装置にリードフレームや配線基板等が用いられているため、半導体装置の積層数が増大すると、コスト増が否めない。
本発明は、上記課題に鑑みなされたものであり、低コスト化が可能な半導体装置およびその製造方法を提供することを目的とする。
本発明は、樹脂部により封止された第１半導体チップと、前記第１半導体チップ周囲の前記樹脂部に設けられ、前記樹脂部の下面から露出する第１金属部と、前記第１金属部上の前記樹脂部に設けられ、前記樹脂部の上面から露出する第２金属部と、前記第１半導体チップと前記第１金属部および前記第２金属部とを接続する第１ワイヤと、を具備し、前記第１ワイヤは前記第１金属部と前記第２金属部とに挟まれるように接続されていることを特徴とする半導体装置である。本発明によれば、リードフレームや配線基板を用いずに第１半導体チップをパッケージングした半導体装置を得ることができる。このため、半導体装置の低コスト化を図ることができる。
上記構成において、前記第１金属部および前記第２金属部は球状である構成とすることができる。
上記構成において、前記第１半導体チップ上に設けられ、前記樹脂部で封止された第２半導体チップと、前記第２半導体チップと前記第１金属部および前記第２金属部とを接続する第２ワイヤと、を具備し、前記第２ワイヤは前記第１金属部と前記第２金属部とに挟まれるように接続されている構成とすることができる。この構成によれば、リードフレームや配線基板を用いずに第１半導体チップおよび第２半導体チップをパッケージングした半導体装置を得ることができる。このため、半導体装置の低コスト化をより図ることができる。
本発明は、第１支持体上に複数の第１金属部を形成する工程と、前記複数の第１金属部のうち一部の第１金属部に隣接するよう、前記第１支持体上に複数の第１半導体チップを搭載する工程と、前記複数の第１半導体チップのうち隣接する第１半導体チップ同士を前記第１金属部越しに第１ワイヤにより接続する工程と、第２支持体上に複数の第２金属部を形成する工程と、前記第１ワイヤを挟むように前記複数の第１金属部と前記複数の第２金属部とをそれぞれ接続させ、前記第１支持体と前記第２支持体とを接合させる工程と、前記第１支持体と前記第２支持体との間に樹脂を充填させて、前記複数の第１半導体チップを封止する樹脂部を形成する工程と、前記第１支持体および前記第２支持体を前記樹脂部から引き剥がす工程と、前記第１半導体チップが含まれるように、前記樹脂部を切断する工程と、を有することを特徴とする半導体装置の製造方法である。本発明によれば、リードフレームや配線基板を用いずに、第１半導体チップをパッケージングした半導体装置を得ることができる。このため、半導体装置の低コスト化を図ることができる。
上記構成において、前記複数の第１金属部を形成する工程は、前記第１支持体に設けられた複数の凹部に前記第１金属部を圧入することにより、前記複数の第１金属部を形成する工程であり、前記複数の第２金属部を形成する工程は、前記第２支持体に設けられた複数の凹部に前記第２金属部を圧入することにより、前記複数の第２金属部を形成する工程である構成とすることができる。この構成によれば、樹脂部から十分に露出した第１金属部および第２金属部を得ることができ、また、第１金属部および第２金属部を確実に第１支持体および第２支持体に固定することができる。
上記構成において、前記隣接する第１半導体チップ同士を第１金属部越しに第１ワイヤにより接続する工程の前に、前記複数の第１金属部の上部を平坦化させる工程を有し、前記第１支持体と前記第２支持体とを接合させる工程の前に、前記複数の第２金属部の上部を平坦化させる工程を有する構成とすることができる。この構成によれば、第１金属部および第２金属部の平坦部の面積を増大させることができるため、容易に第１ワイヤを挟んで第１金属部と第２金属部とを接続させることができる。
上記構成において、前記複数の第１金属部を形成する工程は、第１フィルム膜を挟んで前記第１支持体上に前記複数の第１金属部を形成する工程であり、前記複数の第２金属部を形成する工程は、第２フィルム膜を挟んで前記第２支持体上に前記複数の第２金属部を形成する工程である構成とすることができる。この構成によれば、第１支持体および第２支持体を樹脂部から引き剥がすことを容易に実施することができる。
上記構成において、前記第１支持体は、前記第１支持体を貫通する第１貫通孔を有し、前記第２支持体は、前記第２支持体を貫通する第２貫通孔を有し、前記第１支持体および第２支持体を前記樹脂部から引き剥がす工程は、前記第１貫通孔および前記第２貫通孔から気体を送り込みながら、前記第１支持体および第２支持体を前記樹脂部から引き剥がす工程である構成とすることができる。この構成によれば、第１支持体および第２支持体を樹脂部から引き剥がすことを容易に実施することができる。
上記構成において、前記複数の第１金属部を形成する工程は、第１フィルム膜を挟んで前記第１支持体上に前記複数の第１金属部を形成する工程であり、前記複数の第２金属部を形成する工程は、第２フィルム膜を挟んで前記第２支持体上に前記複数の第２金属部を形成する工程であり、前記第１支持体は、前記第１フィルム膜の厚さより小さい直径で、前記第１支持体を貫通する第１貫通孔を有し、前記第２支持体は、前記第２フィルム膜の厚さより小さい直径で、前記第２支持体を貫通する第２貫通孔を有し、前記第１支持体および第２支持体を前記樹脂部から引き剥がす工程は、前記第１貫通孔および前記第２貫通孔から気体を送り込みながら、前記第１支持体および前記第２支持体を前記樹脂部から引き剥がす工程である構成とすることができる。この構成によれば、貫通孔にフィルム膜が入り込み、貫通孔が塞がることを抑制でき、第１支持体および第２支持体を樹脂部から引き剥がすことを容易に実施することができる。
上記構成において、前記第１支持体の周辺部に第１導電部を形成する工程と、前記第１導電部と前記第１導電部に隣接する前記第１半導体チップとを前記第１金属部越しに前記第１ワイヤにより接続させる工程と、を有する構成とすることができる。この構成によれば、第１支持体に搭載された複数の第１半導体チップのうち最外周部に搭載された第１半導体チップも第１ワイヤを接続させることができる。
上記構成において、前記隣接する第１半導体チップの間に第２導電部を形成する工程を有し、前記隣接する第１半導体チップ同士を第１金属部越しに第１ワイヤにより接続させる工程は、前記第２導電部を介して、前記隣接する第１半導体チップ同士を第１金属部越しに第１ワイヤにより接続させる工程を含む構成とすることができる。この構成によれば、隣接する第１半導体チップの配線パターンがそれぞれ異なる場合でも、隣接する第１半導体チップ同士の第１ワイヤによる接続を容易に実施することができる。
上記構成において、前記第１金属部および前記第２金属部は球状である構成とすることができる。
上記構成において、前記複数の第１半導体チップそれぞれの上に第２半導体チップを搭載する工程と、隣接する前記第２半導体チップ同士を前記第１金属部越しに第２ワイヤにより接続させる工程と、を有し、前記第１支持体と第２支持体とを接合させる工程は、前記第１ワイヤおよび前記第２ワイヤを挟むように前記複数の第１金属部と前記複数の第２金属部とをそれぞれ接続させ、前記第１支持体と第２支持体とを接合させる工程である構成とすることができる。この構成によれば、リードフレームや配線基板を用いずに第１半導体チップおよび第２半導体チップをパッケージングした半導体装置を得ることができる。このため、半導体装置の低コスト化をより図ることができる。
上記構成において、前記第１支持体の周辺部に第１導電部を形成する工程と、前記第１導電部と前記第１導電部に隣接する前記第２半導体チップとを前記第１金属部越しに前記第２ワイヤにより接続させる工程と、を有する構成とすることができる。この構成によれば、第１支持体に搭載された複数の第２半導体チップのうち最外周部に搭載された第２半導体チップも第２ワイヤを接続させることができる。
上記構成において、前記隣接する第１半導体チップの間に第２導電部を形成する工程を有し、前記隣接する第２半導体チップ同士を第１金属部越しに第２ワイヤにより接続させる工程は、前記第２導電部を介して、前記隣接する第２半導体チップ同士を第１金属部越しに第２ワイヤにより接続させる工程を含む構成とすることができる。この構成によれば、隣接する第２半導体チップの配線パターンがそれぞれ異なる場合でも、隣接する第２半導体チップ同士の第２ワイヤによる接続を容易に実施することができる。
本発明によれば、リードフレームや配線基板を用いずに半導体チップをパッケージングした半導体装置を得ることができる。このため、半導体装置の低コスト化を図ることができる。
以下、図面を参照に本発明の実施例を説明する。
図１（ａ）は実施例１に係る半導体装置の上面図であり、図１（ｂ）は図１（ａ）のＡ−Ａ間の断面図である。なお、図１（ａ）において、樹脂部１２を透視して第１半導体チップ１０等を図示している。図１（ａ）および図１（ｂ）を参照に、例えばエポキシ樹脂からなる樹脂部１２により第１半導体チップ１０が封止されている。第１半導体チップ１０周囲の樹脂部１２に、樹脂部１２の下面から露出した第１金属部１４が設けられている。第１金属部１４上の樹脂部１２に、樹脂部１２の上面から露出し、第１金属部１４と電気的に接続する第２金属部１６が設けられている。つまり、第１金属部１４および第２金属部１６は樹脂部１２に囲まれており、第１金属部１４の一部が樹脂部１２の下面から露出し、第２金属部１６の一部が樹脂部１２の上面から露出している。第１金属部１４および第２金属部１６は球状の形状をしており、例えばＣｕ（銅）ボールにＡｕ（金）メッキを施した材料を用いることができる。第１半導体チップ１０と第１金属部１４および第２金属部１６とを電気的に接続させる例えばＡｕからなる第１ワイヤ１８が、第１金属部１４と第２金属部１６とに挟まれるように接続されている。
次に図２（ａ）から図８（ｂ）を用い、実施例１に係る半導体装置の製造方法について説明する。図２（ａ）、図３（ａ）、図４（ａ）、図５（ａ）、図６（ａ）、図７（ａ）および図８（ａ）は上面図を示しており、図２（ｂ）、図３（ｂ）、図４（ｂ）、図５（ｂ）、図６（ｂ）、図７（ｂ）および図８（ｂ）はそれぞれ、図２（ａ）、図３（ａ）、図４（ａ）、図５（ａ）、図６（ａ）、図７（ａ）および図８（ａ）のＡ−Ａ間の断面図を示している。
図２（ａ）および図２（ｂ）を参照に、第１支持体２４を貫通する第１貫通孔２６が設けられた複数の凹部２２を有する例えば金属からなる第１支持体２４を用意する。第１支持体２４の周辺部に例えばＣｕからなる第１導電部２０を形成する。図３（ａ）および図３（ｂ）を参照に、第１支持体２４の表面を覆うように例えばフッ素樹脂からなる第１フィルム膜２５を形成する。第１フィルム膜２５を挟んで複数の凹部２２に第１金属部１４を圧入させる。第１金属部１４の上部に例えば平坦な部材を押し付けて、第１金属部１４の上部を平坦化させる。なお、図４および図５において、第１フィルム膜２５は図示を省略する。
図４（ａ）および図４（ｂ）を参照に、第１支持体２４の表面を覆う第１フィルム膜２５上に、第１金属部１４に取り囲まれるように第１半導体チップ１０を複数個搭載する。第１半導体チップ１０の搭載は例えば熱硬化型接着剤や熱可塑接着剤等を用いることができる。
図５（ａ）および図５（ｂ）を参照に、隣接する第１半導体チップ１０同士を第１金属部１４越しに第１ワイヤ１８により接続する。第１支持体２４に搭載された複数の第１半導体チップ１０のうち最外周部に搭載された第１半導体チップ１０、つまり、第１導電部２０に隣接する第１半導体チップ１０は、第１金属部１４越しに第１ワイヤ１８により第１導電部２０に接続する。
図６（ａ）および図６（ｂ）を参照に、図２（ａ）から図３（ｂ）に示す製造工程と同様の工程を実施し、例えばフッ素樹脂からなる第２フィルム膜２７を挟んで、複数の凹部２２に第２金属部１６を圧入させて形成した第２支持体３０を用意する。第２支持体３０には第２支持体３０を貫通する第２貫通孔２９が設けられており、第２金属部１６の上部は第１金属部１４と同様に平坦化されている。第１ワイヤ１８を挟むように第１金属部１４と第２金属部１６とを接続させ、第１支持体２４と第２支持体３０とを接合させる。第１支持体２４と第２支持体３０との間に樹脂を充填させ、第１半導体チップ１０を封止する樹脂部１２を形成する。
図７（ａ）および図７（ｂ）を参照に、第１支持体２４に設けられた第１貫通孔２６および第２支持体３０に設けられた第２貫通孔２９から圧縮空気を送り込みながら、第１支持体２４を第１フォルム膜２５から引き剥がし、第２支持体３０を第２フィルム膜２７から引き剥がす。つまり、第１支持体２４および第２支持体３０は樹脂部１２から引き剥がされる。その後、第１フィルム膜２５および第２フィルム膜２７を樹脂部１２から引き剥がす。図８（ａ）および図８（ｂ）を参照に、所定の位置で例えばダイシング法を用い樹脂部１２を切断することで、複数の第１半導体チップ１０をそれぞれ個別化する。これにより、実施例１に係る半導体装置が完成する。
実施例１によれば、図１（ａ）および図１（ｂ）に示すように、第１半導体チップ１０は樹脂部１２により封止されており、第１半導体チップ１０周囲の樹脂部１２に、樹脂部１２の下面から露出する第１金属部１４と樹脂部１２の上面から露出する第２金属部１６とが設けられている。また、第１金属部１４と第２金属部１６とに挟まれるように接続する第１ワイヤ１８により、第１半導体チップ１０と第１金属部１４および第２金属部１６とは電気的に接続されている。これにより、第１半導体チップ１０は第１金属部１４および第２金属部１６を介して外部と電気的に接続することができる。また、第１半導体チップ１０は高価な部材である配線基板やリードフレームを用いずにパッケージングされている。このため、半導体装置の低コスト化を図ることができる。さらに、第１金属部１４および第２金属部１６に安価なＣｕボールにＡｕメッキを施した材料を使用することができるため、半導体装置の低コスト化をより図ることができる。
また、実施例１の製造方法によれば、図３（ａ）および図３（ｂ）並びに図６（ａ）および図６（ｂ）に示すように、第１支持体２４に設けられた複数の凹部２２に第１金属部１４を圧入させて、第１支持体２４上に第１金属部１４を形成し、第２支持体３０に設けられた複数の凹部２２に第２金属部１６を圧入させて、第２支持体３０上に第２金属部１６を形成している。これにより、図６（ａ）および図６（ｂ）に示すように樹脂部１２を形成する場合において、樹脂部１２から十分露出した第１金属部１４および第２金属部１６を得ることができる。また、第１金属部１４および第２金属部１６を確実に第１支持体２４および第２支持体３０に固定させることもできる。
さらに、図３（ａ）および図３（ｂ）並びに図６（ａ）および図６（ｂ）に示すように、第１金属部１４の上部および第２金属部１６の上部を平坦化させている。これにより、第１金属部１４および第２金属部１６の平坦部の面積を増大させることができる。よって、図６（ａ）および図６（ｂ）に示す、第１ワイヤ１８を挟むように第１金属部１４および第２金属部１６を接続させる工程を容易に実施することができる。したがって、第１金属部１４の上部を平坦化させる工程は、隣接する第１半導体チップ１０同士を第１金属部１４越しに第１ワイヤ１８で接続させる前に行うことが好ましく、第２金属部１６の上部を平坦化させる工程は、第１支持体２４と第２支持体３０とを接合させる前に行うことが好ましい。
さらに、図３（ａ）および図３（ｂ）並びに図６（ａ）および図６（ｂ）に示すように、第１フィルム膜２５を挟んで第１支持体２４上に第１金属部１４を形成し、第２フィルム膜２７を挟んで第２支持体３０上に第２金属部１６を形成している。第１フィルム膜２５と第１支持体２４および第２フィルム膜２７と第２支持体３０は離型性に優れている。このため、図７（ａ）および図７（ｂ）に示すように、第１支持体２４と第２支持体３０とを樹脂部１２から引き剥がす際、第１支持体２４および第２支持体３０が樹脂部１２に直接接合している場合に比べ、第１支持体２４と第２支持体３０とを樹脂部１２から容易に引き剥がすことができる。また、第１フィルム膜２５および第２フィルム膜２７のどちらか一方が設けられている場合でも、第１支持体２４および第２支持体３０を樹脂部１２から引き剥がす容易性を向上させることができる。
特に、図３（ａ）および図３（ｂ）並びに図６（ａ）および図６（ｂ）に示すように、第１フィルム膜２５を挟んで第１支持体２４に設けられた凹部２２に第１金属部１４を圧入させる場合および第２フィルム膜２７を挟んで第２支持体３０に設けられた凹部２２に第２金属部１６を圧入させる場合は、第１フィルム膜２５および第２フィルム膜２７の厚みが緩衝材として機能するため、第１金属部１４および第２金属部１６の直径のバラツキ許容範囲を大きくすることができる。
さらに、図２（ａ）および図２（ｂ）並びに図６（ａ）および図６（ｂ）に示すように、第１支持体２４に第１支持体２４を貫通する第１貫通孔２６が設けられ、第２支持体３０に第２支持体３０を貫通する第２貫通孔２９が設けられている。このため、図７（ａ）および図７（ｂ）に示すように、第１貫通孔２６および第２貫通孔２９から圧縮空気を送り込みながら、第１支持体２４と第２支持体３０とを樹脂部１２から引き剥がすことができる。これにより、第１支持体２４および第２支持体３０の樹脂部１２からの引き剥がしが容易に実施できる。なお、第１貫通孔２６および第２貫通孔２９から送り込む気体は圧縮空気に限らず、窒素等その他の気体でもよい。また、第１貫通孔２６および第２貫通孔２９のどちらか一方が設けられている場合でも、第１支持体２４および第２支持体３０を樹脂部１２から引き剥がす容易性を向上させることができる。
特に、第１貫通孔２６が第１支持体２４に設けられた凹部２２に形成されている場合は、第１金属部１４を搭載する前に、第１貫通孔２６から空気を吸い出し、第１フィルム膜２５を第１支持体２４に固定させ、この状態で第１金属部１４を搭載することができる。なお、第１貫通孔２６の直径は第１フィルム膜２５の厚さより小さいことが好ましい。第１貫通孔２６の直径が第１フィルム膜２５の厚さより大きい場合は、第１フィルム膜２５が第１貫通孔２６に潜り込んでしまい、第１貫通孔２６を塞いでしまう恐れがある。第１貫通孔２６が第１フィルム膜２５により塞がれてしまうと、第１支持体２４を樹脂部１２から引き剥がす際、気体が上手く送り込めずに、第１支持体２４を剥がす容易性が損なわれてしまう。同様に、第２貫通孔２９が第２支持体３０に設けられた凹部２２に形成されている場合は、第２フォルム膜２７を第２支持体３０に固定させた状態で第２金属部１６を搭載することができる。また、第２貫通孔２９の直径は第２フィルム膜２７の厚さより小さいことが好ましい。
さらに、図２（ａ）および図２（ｂ）に示すように、第１支持体２４の周辺に第１導電部２０を形成している。これにより、図５（ａ）および図５（ｂ）に示すように、第１支持体２４に搭載された複数の第１半導体チップ１０のうち最外周部に搭載された第１半導体チップ１０、つまり、第１導電部２０に隣接する第１半導体チップ１０を、第１金属部１４越しに第１ワイヤ１８により第１導電部２０と接続させることができる。このため、最外周部の第１半導体チップ１０も使用することが可能となる。
さらに、図７（ａ）および図７（ｂ）に示すように、第１支持体２４および第２支持体３０は樹脂部１２から引き剥がされる。このため、第１支持体２４および第２支持体３０は繰り返し使用することができる。これにより、製造コストの低コスト化を図ることができる。
実施例１において、図５（ａ）および図５（ｂ）に示すように、隣接する第１半導体チップ１０同士を第１金属部１４越しに第１ワイヤ１８により直接接続する場合を示したが、図９に示すように、隣接する第１半導体チップ１０の間に第２導電部３２を形成し、第２導電部３２を介して、隣接する第１半導体チップ１０同士を接続する場合でもよい。この場合は、隣接する第１半導体チップ１０同士が異なる配線パターンを有していても、第２導電部３２を介することで、容易に接続することが可能となる。
また、図４（ａ）および図４（ｂ）に示すように、第１半導体チップ１０は、第１金属部１４に取り囲まれるように第１支持体２４上に搭載する場合を示したが、これに限られない。隣接する第１半導体チップ１０同士を第１金属部１４越しに第１ワイヤ１８により接続することができるよう、第１金属部１４に隣接するよう第１半導体チップ１０を形成する場合でもよい。
さらに、図８（ａ）および図８（ｂ）に示すように、樹脂部１２を切断して、複数の第１半導体チップ１０それぞれを個別化する場合を示したが、これに限られず、第１半導体チップ１０が２個や３個等、複数個含まれるように樹脂部１２を切断した場合でもよい。
さらに、第１金属部１４および第２金属部１６は球状である場合を示したがこれに限られない。しかしながら、第１金属部１４および第２金属部１６が球状である場合は、図３（ａ）および図３（ｂ）並びに図６（ａ）および図６（ｂ）に示すように、第１支持体２４に設けられた凹部２２に第１金属部１４を搭載する場合および第２支持体３０に設けられた凹部２２に第２金属部１６を搭載する場合に、第１金属部１４および第２金属部１６の直径のバラツキ許容範囲を大きくすることができる。
さらに、第１フィルム膜２５および第２フィルム膜２７はフッ素樹脂からなる場合を示したがこれに限られない。第１支持体２４および第２支持体３０との離型性に優れた材料であれば、その他の材料の場合でもよい。また、第１半導体チップ１０は熱硬化型接着剤もしくは熱可塑接着剤を用いて、第１支持体２４を覆う第１フィルム膜２５上に搭載する場合を示したがこれに限られない。第１フィルム膜２５を樹脂部１２から容易に剥がすことができるよう、第１半導体チップ１０と第１フィルム膜２５との密着性が高くない搭載方法であれば、その他の方法を用いてもよい。さらに、第１金属部１４および第２金属部１６はＣｕボールにＡｕメッキを施した材料を用いた場合を示したがこれに限られない。ＣｕボールにＡｇ（銀）メッキを施した材料やＣｕボールに半田メッキを施した材料等でもよい。特に、安価な材料である場合が好ましい。
実施例２は実施例１に係る半導体装置を積層させた場合の例である。図１０に実施例１に係る半導体装置をパッケージ・オン・パッケージで積層させた場合の断面図を示す。図１０を参照に、上部半導体装置３１の樹脂部１２の下面から露出した第１金属部１４と、下部半導体装置３３の樹脂部１２の上面から露出した第２金属部１６とを半田３５を介して接続する。このように、実施例１に係る半導体装置は、第１金属部１４が樹脂部１２の下面から露出し、第２金属部１６が樹脂部１２の上面から露出しているため、上部半導体装置３１と下部半導体装置３３とを電気的に接続させることができる。なお、図１０において、半導体装置を２層に積層させた場合を示したが、３層、４層等に積層させることも、もちろん可能である。
実施例３は第１半導体チップ１０上に第２半導体チップ３４を搭載した場合の例である。図１１（ａ）は実施例３に係る半導体装置の上面図であり、図１１（ｂ）は図１１（ａ）のＡ−Ａ間の断面図である。なお、図１１（ａ）において、樹脂部１２を透視して第１半導体チップ１０および第２半導体チップ３４等を図示している。
図１１（ａ）および図１１（ｂ）を参照に、第１半導体チップ１０上に第２半導体チップ３４が設けられ、第１半導体チップ１０と第２半導体チップ３４とは樹脂部１２により封止されている。第２半導体チップ３４と第１金属部１４および第２金属部１６とを接続させる例えばＡｕからなる第２ワイヤ３６が、第１金属部１４と第２金属部１６とに挟まれるように接続されている。その他の構成については、実施例１と同じであり、図１（ａ）および図１（ｂ）に示しているので説明を省略する。
実施例３によれば、第１半導体チップ１０上に第２半導体チップ３４が設けられており、第２半導体チップ３４は、第１金属部１４と第２金属部１６とに挟まれるように接続された第２ワイヤ３６により、第１金属部１４と第２金属部１６とに電気的に接続している。これにより、第２半導体チップ３４も第１金属部１４および第２金属部１６を介して外部と電気的に接続することができる。よって、実施例３は実施例１に比べて半導体チップの集積度を２倍に高めることができる。また、実施例１と比べて、使用する部材数はほとんど変わらないため、実施例３によれば、部材数の増加を抑制させつつ集積度を２倍に高めることができ、これにより、実施例３は実施例１に比べて、低コスト化をより図ることが可能となる。
次に、図１２（ａ）から図１３（ｂ）を用い、実施例３に係る半導体装置の製造方法を説明する。図１２（ａ）および図１３（ａ）は上面図を示しており、図１２（ｂ）および図１３（ｂ）はそれぞれ、図１２（ａ）および図１３（ａ）のＡ−Ａ間の断面図を示している。
第１半導体チップ１０を搭載する工程までは実施例１と同じであり、図２（ａ）から図４（ｂ）に示しているので説明を省略する。図１２（ａ）および図１２（ｂ）を参照に、複数の第１半導体チップ１０それぞれの上に第２半導体チップ３４を搭載する。
図１３（ａ）および図１３（ｂ）を参照に、隣接する第１半導体チップ１０同士および隣接する第２半導体チップ３４同士を、第１金属部１４越しに、第１ワイヤ１８および第２ワイヤ３６により電気的に接続する。第１支持体２４の周辺に搭載され、第１導電部２０に隣接する第１半導体チップ１０および第２半導体チップ３４と第１導電部２０とを、第１金属部１４越しに、第１ワイヤ１８および第２ワイヤ３６により接続する。
第１支持体２４と第２支持体３０とを接合させる工程、樹脂部１２を形成する工程、第１支持体２４と第２支持体３０とを樹脂部１２から引き剥がす工程および樹脂部１２を切断する工程は実施例１と同じであり、図６（ａ）から図８（ｂ）示しているので説明を省略する。なお、第１支持体２４と第２支持体３０とを接合させる工程において、第２ワイヤ３６も挟むように第１金属部１４と第２金属部１６とを接続させる。
実施例３に係る半導体装置の製造方法によれば、図１２（ａ）および図１２（ｂ）に示す第１半導体チップ１０上に第２半導体チップ３４を搭載する工程と、図１３（ａ）および図１３（ｂ）に示す隣接する第２半導体チップ３４同士を第１金属部１４越しに第２ワイヤ３６により接続する工程と、を加えるだけで、実施例１に係る半導体装置に比べて２倍の集積度を有する半導体装置を得ることができる。
また、実施例３においても、図９に示すように、第２導電部３２を介して、隣接する第１半導体チップ１０同士および隣接する第２半導体チップ３４同士を、第１金属部１４越しに、第１ワイヤ１８および第２ワイヤ３６により接続させることができる。さらに、図１０示すように、実施例３に係る半導体装置を積層させることもできる。
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
図１（ａ）は実施例１に係る半導体装置の上面図であり、図１（ｂ）は図１（ａ）のＡ−Ａ間の断面図である。 図２（ａ）は実施例１に係る半導体装置の製造方法を示す上面図（その１）であり、図２（ｂ）は断面図（その１）である。 図３（ａ）は実施例１に係る半導体装置の製造方法を示す上面図（その２）であり、図３（ｂ）は断面図（その２）である。 図４（ａ）は実施例１に係る半導体装置の製造方法を示す上面図（その３）であり、図４（ｂ）は断面図（その３）である。 図５（ａ）は実施例１に係る半導体装置の製造方法を示す上面図（その４）であり、図５（ｂ）は断面図（その４）である。 図６（ａ）は実施例１に係る半導体装置の製造方法を示す上面図（その５）であり、図６（ｂ）は断面図（その５）である。 図７（ａ）は実施例１に係る半導体装置の製造方法を示す上面図（その６）であり、図７（ｂ）は断面図（その６）である。 図８（ａ）は実施例１に係る半導体装置の製造方法を示す上面図（その７）であり、図８（ｂ）は断面図（その７）である。 図９は隣接する第１半導体チップ１０の間に形成した第２導電部３２を介して、隣接する第１半導体チップ１０同士を接続する場合を説明するための図である。 図１０は実施例２に係る半導体装置の断面図である。 図１１（ａ）は実施例３に係る半導体装置の上面図であり、図１１（ｂ）は図１１（ａ）のＡ−Ａ間の断面図である。 図１２（ａ）は実施例３に係る半導体装置の製造方法を示す上面図（その１）であり、図１２（ｂ）は断面図（その１）である。 図１３（ａ）は実施例３に係る半導体装置の製造方法を示す上面図（その２）であり、図１３（ｂ）は断面図（その２）である。
符号の説明
１０ 第１半導体チップ
１２ 樹脂部
１４ 第１金属部
１６ 第２金属部
１８ 第１ワイヤ
２０ 第１導電部
２２ 凹部
２４ 第１支持体
２５ 第１フィルム膜
２６ 第１貫通孔
２７ 第２フィルム膜
２９ 第２貫通孔
３０ 第２支持体
３１ 上部半導体装置
３２ 第２導電部
３３ 下部半導体装置
３４ 第２半導体チップ
３５ 半田
３６ 第２ワイヤ

Claims (15)

  1. 樹脂部により封止された第１半導体チップと、
    前記第１半導体チップ周囲の前記樹脂部に設けられ、前記樹脂部の下面から露出する第１金属部と、
    前記第１金属部上の前記樹脂部に設けられ、前記樹脂部の上面から露出する第２金属部と、
    前記第１半導体チップと前記第１金属部および前記第２金属部とを接続する第１ワイヤと、を具備し、
    前記第１ワイヤは前記第１金属部と前記第２金属部とに挟まれるように接続されていることを特徴とする半導体装置。
  2. 前記第１金属部および前記第２金属部は球状であることを特徴とする請求項１記載の半導体装置。
  3. 前記第１半導体チップ上に設けられ、前記樹脂部で封止された第２半導体チップと、
    前記第２半導体チップと前記第１金属部および前記第２金属部とを接続する第２ワイヤと、を具備し、
    前記第２ワイヤは前記第１金属部と前記第２金属部とに挟まれるように接続されていることを特徴とする請求項１または２記載の半導体装置。
  4. 第１支持体上に複数の第１金属部を形成する工程と、
    前記複数の第１金属部のうち一部の第１金属部に隣接するよう、前記第１支持体上に複数の第１半導体チップを搭載する工程と、
    前記複数の第１半導体チップのうち隣接する第１半導体チップ同士を前記第１金属部越しに第１ワイヤにより接続する工程と、
    第２支持体上に複数の第２金属部を形成する工程と、
    前記第１ワイヤを挟むように前記複数の第１金属部と前記複数の第２金属部とをそれぞれ接続させ、前記第１支持体と前記第２支持体とを接合させる工程と、
    前記第１支持体と前記第２支持体との間に樹脂を充填させて、前記複数の第１半導体チップを封止する樹脂部を形成する工程と、
    前記第１支持体および前記第２支持体を前記樹脂部から引き剥がす工程と、
    前記第１半導体チップが含まれるように、前記樹脂部を切断する工程と、を有することを特徴とする半導体装置の製造方法。
  5. 前記複数の第１金属部を形成する工程は、前記第１支持体に設けられた複数の凹部に前記第１金属部を圧入することにより、前記複数の第１金属部を形成する工程であり、
    前記複数の第２金属部を形成する工程は、前記第２支持体に設けられた複数の凹部に前記第２金属部を圧入することにより、前記複数の第２金属部を形成する工程であることを特徴とする請求項４記載の半導体装置の製造方法。
  6. 前記隣接する第１半導体チップ同士を第１金属部越しに第１ワイヤにより接続する工程の前に、前記複数の第１金属部の上部を平坦化させる工程を有し、
    前記第１支持体と第２支持体とを接合させる工程の前に、前記複数の第２金属部の上部を平坦化させる工程を有することを特徴とする請求項４または５記載の半導体装置の製造方法。
  7. 前記複数の第１金属部を形成する工程は、第１フィルム膜を挟んで前記第１支持体上に前記複数の第１金属部を形成する工程であり、
    前記複数の第２金属部を形成する工程は、第２フィルム膜を挟んで前記第２支持体上に前記複数の第２金属部を形成する工程であることを特徴とする請求項４から６のいずれか一項記載の半導体装置の製造方法。
  8. 前記第１支持体は、前記第１支持体を貫通する第１貫通孔を有し、
    前記第２支持体は、前記第２支持体を貫通する第２貫通孔を有し、
    前記第１支持体および第２支持体を前記樹脂部から引き剥がす工程は、前記第１貫通孔および前記第２貫通孔から気体を送り込みながら、前記第１支持体および第２支持体を前記樹脂部から引き剥がす工程であることを特徴とする請求項４から７のいずれか一項記載の半導体装置の製造方法。
  9. 前記複数の第１金属部を形成する工程は、第１フィルム膜を挟んで前記第１支持体上に前記複数の第１金属部を形成する工程であり
    前記複数の第２金属部を形成する工程は、第２フィルム膜を挟んで前記第２支持体上に前記複数の第２金属部を形成する工程であり、
    前記第１支持体は、前記第１フィルム膜の厚さより小さい直径で、前記第１支持体を貫通する第１貫通孔を有し、
    前記第２支持体は、前記第２フィルム膜の厚さより小さい直径で、前記第２支持体を貫通する第２貫通孔を有し、
    前記第１支持体および第２支持体を前記樹脂部から引き剥がす工程は、前記第１貫通孔および前記第２貫通孔から気体を送り込みながら、前記第１支持体および前記第２支持体を前記樹脂部から引き剥がす工程であることを特徴とする請求項４から６のいずれか一項記載の半導体装置の製造方法。
  10. 前記第１支持体の周辺部に第１導電部を形成する工程と、
    前記第１導電部と前記第１導電部に隣接する前記第１半導体チップとを前記第１金属部越しに前記第１ワイヤにより接続させる工程と、を有することを特徴とする請求項４から９のいずれか一項記載の半導体装置の製造方法。
  11. 前記隣接する第１半導体チップの間に第２導電部を形成する工程を有し、
    前記隣接する第１半導体チップ同士を第１金属部越しに第１ワイヤにより接続させる工程は、前記第２導電部を介して、前記隣接する第１半導体チップ同士を第１金属部越しに第１ワイヤにより接続させる工程を含むことを特徴とする請求項４から１０のいずれか一項記載の半導体装置の製造方法。
  12. 前記第１金属部および前記第２金属部は球状であることを特徴とする請求項４から１１のいずれか一項記載の半導体装置の製造方法。
  13. 前記複数の第１半導体チップそれぞれの上に第２半導体チップを搭載する工程と、
    隣接する前記第２半導体チップ同士を前記第１金属部越しに第２ワイヤにより接続させる工程と、を有し、
    前記第１支持体と第２支持体とを接合させる工程は、前記第１ワイヤおよび前記第２ワイヤを挟むように前記複数の第１金属部と前記複数の第２金属部とをそれぞれ接続させ、前記第１支持体と第２支持体とを接合させる工程であることを特徴とする請求項４から１２のいずれか一項記載の半導体装置の製造方法。
  14. 前記第１支持体の周辺部に第１導電部を形成する工程と、
    前記第１導電部と前記第１導電部に隣接する前記第２半導体チップとを前記第１金属部越しに前記第２ワイヤにより接続させる工程と、を有することを特徴とする請求項１３記載の半導体装置の製造方法。
  15. 前記隣接する第１半導体チップの間に第２導電部を形成する工程を有し、
    前記隣接する第２半導体チップ同士を第１金属部越しに第２ワイヤにより接続させる工程は、前記第２導電部を介して、前記隣接する第２半導体チップ同士を第１金属部越しに第２ワイヤにより接続させる工程を含むことを特徴とする請求項１３または１４記載の半導体装置の製造方法。
JP2007174660A 2007-07-02 2007-07-02 半導体装置の製造方法 Expired - Fee Related JP5273956B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007174660A JP5273956B2 (ja) 2007-07-02 2007-07-02 半導体装置の製造方法
US12/165,331 US7892892B2 (en) 2007-07-02 2008-06-30 Semiconductor device and method for manufacturing thereof
US13/015,072 US8446015B2 (en) 2007-07-02 2011-01-27 Semiconductor device and method for manufacturing thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007174660A JP5273956B2 (ja) 2007-07-02 2007-07-02 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013042131A Division JP5763696B2 (ja) 2013-03-04 2013-03-04 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2009016461A true JP2009016461A (ja) 2009-01-22
JP5273956B2 JP5273956B2 (ja) 2013-08-28

Family

ID=40357038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007174660A Expired - Fee Related JP5273956B2 (ja) 2007-07-02 2007-07-02 半導体装置の製造方法

Country Status (2)

Country Link
US (2) US7892892B2 (ja)
JP (1) JP5273956B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8168458B2 (en) * 2008-12-08 2012-05-01 Stats Chippac, Ltd. Semiconductor device and method of forming bond wires and stud bumps in recessed region of peripheral area around the device for electrical interconnection to other devices
JP5548159B2 (ja) * 2010-11-05 2014-07-16 株式会社アドバンテスト 欠陥レビュー装置及び欠陥レビュー方法
US11388811B1 (en) 2021-05-21 2022-07-12 Amulaire Thermal Technology, Inc. Heat-dissipating substrate structure with built-in conductive circuits

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003174120A (ja) * 2001-09-28 2003-06-20 Mitsubishi Electric Corp 半導体装置およびその製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4005472A (en) * 1975-05-19 1977-01-25 National Semiconductor Corporation Method for gold plating of metallic layers on semiconductive devices
US5045914A (en) * 1989-12-26 1991-09-03 Motorola, Inc. Plastic pad array electronic AC device
JPH06268101A (ja) * 1993-03-17 1994-09-22 Hitachi Ltd 半導体装置及びその製造方法、電子装置、リ−ドフレ−ム並びに実装基板
KR0139694B1 (ko) * 1994-05-11 1998-06-01 문정환 솔더 볼을 이용한 반도체 패키지 및 그 제조방법
US5973393A (en) * 1996-12-20 1999-10-26 Lsi Logic Corporation Apparatus and method for stackable molded lead frame ball grid array packaging of integrated circuits
US6534337B1 (en) * 1997-05-15 2003-03-18 Texas Instruments Incorporated Lead frame type plastic ball grid array package with pre-assembled ball type contacts
JPH11274367A (ja) * 1998-02-17 1999-10-08 Texas Instr Inc <Ti> ボ―ルグリッドアレ―パッケ―ジの成形方法
US6451624B1 (en) * 1998-06-05 2002-09-17 Micron Technology, Inc. Stackable semiconductor package having conductive layer and insulating layers and method of fabrication
JP3798597B2 (ja) * 1999-11-30 2006-07-19 富士通株式会社 半導体装置
JP2001339011A (ja) * 2000-03-24 2001-12-07 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
DE10110203B4 (de) * 2001-03-02 2006-12-14 Infineon Technologies Ag Elektronisches Bauteil mit gestapelten Halbleiterchips und Verfahren zu seiner Herstellung
JP3418385B2 (ja) * 2001-08-10 2003-06-23 沖電気工業株式会社 半導体集積回路パッケージの形成方法およびその製造方法
KR20040026530A (ko) * 2002-09-25 2004-03-31 삼성전자주식회사 반도체 패키지 및 그를 이용한 적층 패키지
US6798057B2 (en) * 2002-11-05 2004-09-28 Micron Technology, Inc. Thin stacked ball-grid array package
JP4204989B2 (ja) * 2004-01-30 2009-01-07 新光電気工業株式会社 半導体装置及びその製造方法
US7667338B2 (en) * 2006-08-08 2010-02-23 Lin Paul T Package with solder-filled via holes in molding layers
US7763493B2 (en) * 2007-06-26 2010-07-27 Stats Chippac Ltd. Integrated circuit package system with top and bottom terminals

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003174120A (ja) * 2001-09-28 2003-06-20 Mitsubishi Electric Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP5273956B2 (ja) 2013-08-28
US8446015B2 (en) 2013-05-21
US20120049362A1 (en) 2012-03-01
US20090121361A1 (en) 2009-05-14
US7892892B2 (en) 2011-02-22

Similar Documents

Publication Publication Date Title
JP4751351B2 (ja) 半導体装置とそれを用いた半導体モジュール
JP4823089B2 (ja) 積層型半導体装置の製造方法
JP5032623B2 (ja) 半導体記憶装置
JP2008166439A (ja) 半導体装置およびその製造方法
JPWO2007026392A1 (ja) 半導体装置およびその製造方法
JP2008277362A (ja) 半導体装置およびその製造方法
KR20090050810A (ko) 접합 신뢰성이 향상된 적층형 반도체 패키지
JP2006196709A (ja) 半導体装置およびその製造方法
US20140042608A1 (en) Semiconductor package and method of manufacturing the same
JP5358089B2 (ja) 半導体装置
JP2008300663A (ja) リードフレーム、このリードフレームを用いる半導体装置及びその製造方法
JP2008147226A (ja) 半導体装置及びその製造方法
JP5273956B2 (ja) 半導体装置の製造方法
JP2007128953A (ja) 半導体装置とそれを用いたメモリカード
US9741633B2 (en) Semiconductor package including barrier members and method of manufacturing the same
KR101494411B1 (ko) 반도체패키지 및 이의 제조방법
JP2001332580A (ja) 半導体装置及びその製造方法
JP5763696B2 (ja) 半導体装置およびその製造方法
JP2004319678A (ja) 指紋センサ装置及びその製造方法
US20090039493A1 (en) Packaging substrate and application thereof
JPH118331A (ja) 半導体装置及び集積半導体装置
US20150294957A1 (en) Chip packaging structure
JP4135616B2 (ja) 半導体モジュールの製造方法
JP4593951B2 (ja) マルチチップパッケージの製造方法
JP2022113250A (ja) 半導体装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100327

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100701

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100701

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120807

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20120829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121025

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130304

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130312

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130425

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130514

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5273956

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees