JP5763696B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP5763696B2 JP5763696B2 JP2013042131A JP2013042131A JP5763696B2 JP 5763696 B2 JP5763696 B2 JP 5763696B2 JP 2013042131 A JP2013042131 A JP 2013042131A JP 2013042131 A JP2013042131 A JP 2013042131A JP 5763696 B2 JP5763696 B2 JP 5763696B2
- Authority
- JP
- Japan
- Prior art keywords
- metal
- support
- semiconductor chip
- semiconductor
- semiconductor chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 204
- 238000004519 manufacturing process Methods 0.000 title description 22
- 239000002184 metal Substances 0.000 claims description 194
- 229910052751 metal Inorganic materials 0.000 claims description 194
- 229920005989 resin Polymers 0.000 claims description 72
- 239000011347 resin Substances 0.000 claims description 72
- 238000000034 method Methods 0.000 description 23
- 239000000463 material Substances 0.000 description 9
- 239000010949 copper Substances 0.000 description 7
- 229910000679 solder Inorganic materials 0.000 description 7
- 239000010931 gold Substances 0.000 description 6
- 230000000149 penetrating effect Effects 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 6
- 239000007789 gas Substances 0.000 description 5
- 238000007747 plating Methods 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000005304 joining Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 229920001169 thermoplastic Polymers 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 239000004416 thermosoftening plastic Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
に係る半導体装置をパッケージ・オン・パッケージで積層させた場合の断面図を示す。図
10を参照に、上部半導体装置31の樹脂部12の下面から露出した第1金属部14と、
下部半導体装置33の樹脂部12の上面から露出した第2金属部16とを半田35を介し
て接続する。このように、実施例1に係る半導体装置は、第1金属部14が樹脂部12の
下面から露出し、第2金属部16が樹脂部12の上面から露出しているため、上部半導体
装置31と下部半導体装置33とを電気的に接続させることができる。なお、図10にお
いて、半導体装置を2層に積層させた場合を示したが、3層、4層等に積層させることも
、もちろん可能である。
12 樹脂部
14 第1金属部
16 第2金属部
18 第1ワイヤ
20 第1導電部
22 凹部
24 第1支持体
25 第1フィルム膜
26 第1貫通孔
27 第2フィルム膜
29 第2貫通孔
30 第2支持体
31 上部半導体装置
32 第2導電部
33 下部半導体装置
34 第2半導体チップ
35 半田
36 第2ワイヤ
Claims (4)
- 樹脂部により封止された第1半導体チップと、
前記第1半導体チップ周囲の前記樹脂部に設けられ、前記樹脂部の下面から露出する複数の第1金属部と、
前記複数の第1金属部上の前記樹脂部に設けられ、前記樹脂部の上面から露出する複数の第2金属部と、
前記第1半導体チップと前記複数の第1金属部および前記複数の第2金属部のうちの第1のものとを接続する第1ワイヤであって、前記複数の第1金属部および前記複数の第2金属部のうちの前記第1のものに対して、前記第1金属部と前記第2金属部とに挟まれるように接続される、第1ワイヤと、
前記第1半導体チップ上に直接設けられ、前記樹脂部で封止された第2半導体チップと、
前記第2半導体チップと前記複数の第1金属部および前記複数の第2金属部のうちの第2のものとを接続する第2ワイヤであって、前記複数の第1金属部および前記複数の第2金属部のうちの前記第2のものに対して、前記第1金属部と前記第2金属部とに挟まれるように接続される、第2ワイヤと、
複数の第1半導体チップおよび複数の第2半導体チップと
を具備し、
前記複数の第1金属部および前記複数の第2金属部は球状であり、
前記複数の第1半導体チップの隣接する第1半導体チップは、複数の第1ワイヤの各々によって互いに接続され、前記複数の第2半導体チップの隣接する第2半導体チップは、複数の第2ワイヤの各々によって互いに接続される、
半導体装置。 - 隣接する第1半導体チップの間の第1導電部と、隣接する第2半導体チップの間の第2導電部をさらに具備し、
前記隣接する第1半導体チップは、前記複数の第1ワイヤの各々によって前記第1導電部を介して互いに接続され、前記隣接する第2半導体チップは、前記複数の第2ワイヤの各々によって前記第2導電部を介して互いに接続される、
請求項1に記載の半導体装置。 - 樹脂部により封止された第1半導体チップと、
前記第1半導体チップ周囲の前記樹脂部に設けられ、前記樹脂部の下面から露出する複数の第1金属部と、
前記複数の第1金属部上の前記樹脂部に設けられ、前記樹脂部の上面から露出する複数の第2金属部と、
前記第1半導体チップと前記複数の第1金属部および前記複数の第2金属部のうちの第1のものとを接続する第1ワイヤであって、前記複数の第1金属部および前記複数の第2金属部のうちの前記第1のものに対して、前記第1金属部と前記第2金属部とに挟まれるように接続される、第1ワイヤと、
前記第1半導体チップ上に直接設けられ、前記樹脂部で封止された第2半導体チップと、
前記第2半導体チップと前記複数の第1金属部および前記複数の第2金属部のうちの第2のものとを接続する第2ワイヤであって、前記複数の第1金属部および前記複数の第2金属部のうちの前記第2のものに対して、前記第1金属部と前記第2金属部とに挟まれるように接続される、第2ワイヤと、
複数の第1半導体チップ上に設けられた複数の第2半導体チップと
を具備し、
前記複数の第1金属部および前記複数の第2金属部は球状であり、
前記複数の第1半導体チップの隣接する第1半導体チップは、複数の第1ワイヤの各々によって、互いに接続され、前記複数の第2半導体チップの隣接する第2半導体チップは、複数の第2ワイヤの各々によって、互いに接続される、
半導体装置。 - 隣接する第1半導体チップの間の第1導電部および隣接する第2半導体チップの間の第2導電部をさらに具備し、
前記隣接する第1半導体チップは、前記複数の第1ワイヤの各々によって、前記第1導電部を介して互いに接続され、前記隣接する第2半導体チップは、前記複数の第2ワイヤの各々によって、前記第2導電部を介して互いに接続される、
請求項3に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013042131A JP5763696B2 (ja) | 2013-03-04 | 2013-03-04 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013042131A JP5763696B2 (ja) | 2013-03-04 | 2013-03-04 | 半導体装置およびその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007174660A Division JP5273956B2 (ja) | 2007-07-02 | 2007-07-02 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013138247A JP2013138247A (ja) | 2013-07-11 |
JP5763696B2 true JP5763696B2 (ja) | 2015-08-12 |
Family
ID=48913658
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013042131A Expired - Fee Related JP5763696B2 (ja) | 2013-03-04 | 2013-03-04 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5763696B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4014912B2 (ja) * | 2001-09-28 | 2007-11-28 | 株式会社ルネサステクノロジ | 半導体装置 |
KR20050001159A (ko) * | 2003-06-27 | 2005-01-06 | 삼성전자주식회사 | 복수개의 플립 칩들을 갖는 멀티칩 패키지 및 그 제조방법 |
JP2007012776A (ja) * | 2005-06-29 | 2007-01-18 | Nippon Steel Materials Co Ltd | 半導体装置用ボンディングワイヤ |
JP4635202B2 (ja) * | 2005-07-20 | 2011-02-23 | 国立大学法人九州工業大学 | 両面電極パッケージの製造方法 |
-
2013
- 2013-03-04 JP JP2013042131A patent/JP5763696B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013138247A (ja) | 2013-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4871280B2 (ja) | 半導体装置およびその製造方法 | |
JP5032623B2 (ja) | 半導体記憶装置 | |
JP4751351B2 (ja) | 半導体装置とそれを用いた半導体モジュール | |
JP5337110B2 (ja) | 半導体記憶装置 | |
US9099459B2 (en) | Semiconductor device and manufacturing method of the same | |
KR102227588B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP2008166439A (ja) | 半導体装置およびその製造方法 | |
JP2008277362A (ja) | 半導体装置およびその製造方法 | |
KR20090050810A (ko) | 접합 신뢰성이 향상된 적층형 반도체 패키지 | |
JP5358089B2 (ja) | 半導体装置 | |
JP4930699B2 (ja) | 半導体装置 | |
JP5273956B2 (ja) | 半導体装置の製造方法 | |
KR20160093248A (ko) | 반도체 패키지 및 제조 방법 | |
US9741633B2 (en) | Semiconductor package including barrier members and method of manufacturing the same | |
KR101494411B1 (ko) | 반도체패키지 및 이의 제조방법 | |
JP5763696B2 (ja) | 半導体装置およびその製造方法 | |
US9318354B2 (en) | Semiconductor package and fabrication method thereof | |
US20100035380A1 (en) | Method for fabricating package structure of stacked chips | |
US20150294957A1 (en) | Chip packaging structure | |
US8416576B2 (en) | Integrated circuit card | |
JP4489094B2 (ja) | 半導体パッケージ | |
JP2016063002A (ja) | 半導体装置およびその製造方法 | |
JP4135616B2 (ja) | 半導体モジュールの製造方法 | |
JPH118331A (ja) | 半導体装置及び集積半導体装置 | |
JP4593951B2 (ja) | マルチチップパッケージの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140317 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140331 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20141023 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150223 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20150303 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150515 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150611 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5763696 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |