JP5763696B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP5763696B2
JP5763696B2 JP2013042131A JP2013042131A JP5763696B2 JP 5763696 B2 JP5763696 B2 JP 5763696B2 JP 2013042131 A JP2013042131 A JP 2013042131A JP 2013042131 A JP2013042131 A JP 2013042131A JP 5763696 B2 JP5763696 B2 JP 5763696B2
Authority
JP
Japan
Prior art keywords
metal
support
semiconductor chip
semiconductor
semiconductor chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013042131A
Other languages
English (en)
Other versions
JP2013138247A (ja
Inventor
直実 舛田
直実 舛田
弘一 目黒
弘一 目黒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Spansion LLC
Original Assignee
Spansion LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Spansion LLC filed Critical Spansion LLC
Priority to JP2013042131A priority Critical patent/JP5763696B2/ja
Publication of JP2013138247A publication Critical patent/JP2013138247A/ja
Application granted granted Critical
Publication of JP5763696B2 publication Critical patent/JP5763696B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、半導体装置およびその製造方法に関し、より詳細には、積層可能な半導体装置およびその製造方法に関する。
近年、例えば、移動体電話機のような携帯型電子機器やICメモリカードの不揮発性記憶媒体等に用いられる半導体装置はその小型化が求められている。そのためには、半導体チップを効率的にパッケージングする技術が求められている。その1つの手法として、半導体チップを搭載した半導体装置を積層させるパッケージ・オン・パッケージ(POP)の技術が開発されている。
特許文献1には、半導体装置の製造方法として、半導体チップ周囲の下部金型上に半田ボールを設け、リードフレームを介して半田ボールが押圧されるように、上部金型を接合させる。その後、半導体チップ、リードフレームおよび半田ボールを封止することで、半田ボールの一部が露出した半導体装置の製造方法が開示されている。
特開2003−60121号公報
半導体チップを搭載した半導体装置において、低コスト化は常に課題である。例えば、特許文献1に係る半導体装置においては、半導体装置の内部配線にリードフレームを用いている。また、従来の半導体装置では、リードフレームの他に配線基板等が用いられる。これらリードフレームや配線基板等は半導体装置に用いられる部材の中で特に高価であり、半導体装置の部材費の大部分を占めている。
特に、半導体装置を積層させる場合において、積層前の各々の半導体装置にリードフレームや配線基板等が用いられているため、半導体装置の積層数が増大すると、コスト増が否めない。
本発明は、上記課題に鑑みなされたものであり、低コスト化が可能な半導体装置およびその製造方法を提供することを目的とする。
本発明は、樹脂部により封止された第1半導体チップと、前記第1半導体チップ周囲の前記樹脂部に設けられ、前記樹脂部の下面から露出する第1金属部と、前記第1金属部上の前記樹脂部に設けられ、前記樹脂部の上面から露出する第2金属部と、前記第1半導体チップと前記第1金属部および前記第2金属部とを接続する第1ワイヤと、を具備し、前記第1ワイヤは前記第1金属部と前記第2金属部とに挟まれるように接続されていることを特徴とする半導体装置である。本発明によれば、リードフレームや配線基板を用いずに第1半導体チップをパッケージングした半導体装置を得ることができる。このため、半導体装置の低コスト化を図ることができる。
上記構成において、前記第1金属部および前記第2金属部は球状である構成とすることができる。
上記構成において、前記第1半導体チップ上に設けられ、前記樹脂部で封止された第2半導体チップと、前記第2半導体チップと前記第1金属部および前記第2金属部とを接続する第2ワイヤと、を具備し、前記第2ワイヤは前記第1金属部と前記第2金属部とに挟まれるように接続されている構成とすることができる。この構成によれば、リードフレームや配線基板を用いずに第1半導体チップおよび第2半導体チップをパッケージングした半導体装置を得ることができる。このため、半導体装置の低コスト化をより図ることができる。
本発明は、第1支持体上に複数の第1金属部を形成する工程と、前記複数の第1金属部のうち一部の第1金属部に隣接するよう、前記第1支持体上に複数の第1半導体チップを搭載する工程と、前記複数の第1半導体チップのうち隣接する第1半導体チップ同士を前記第1金属部越しに第1ワイヤにより接続する工程と、第2支持体上に複数の第2金属部を形成する工程と、前記第1ワイヤを挟むように前記複数の第1金属部と前記複数の第2金属部とをそれぞれ接続させ、前記第1支持体と前記第2支持体とを接合させる工程と、前記第1支持体と前記第2支持体との間に樹脂を充填させて、前記複数の第1半導体チップを封止する樹脂部を形成する工程と、前記第1支持体および前記第2支持体を前記樹脂部から引き剥がす工程と、前記第1半導体チップが含まれるように、前記樹脂部を切断する工程と、を有することを特徴とする半導体装置の製造方法である。本発明によれば、リードフレームや配線基板を用いずに、第1半導体チップをパッケージングした半導体装置を得ることができる。このため、半導体装置の低コスト化を図ることができる。
上記構成において、前記複数の第1金属部を形成する工程は、前記第1支持体に設けられた複数の凹部に前記第1金属部を圧入することにより、前記複数の第1金属部を形成する工程であり、前記複数の第2金属部を形成する工程は、前記第2支持体に設けられた複数の凹部に前記第2金属部を圧入することにより、前記複数の第2金属部を形成する工程である構成とすることができる。この構成によれば、樹脂部から十分に露出した第1金属部および第2金属部を得ることができ、また、第1金属部および第2金属部を確実に第1支持体および第2支持体に固定することができる。
上記構成において、前記隣接する第1半導体チップ同士を第1金属部越しに第1ワイヤにより接続する工程の前に、前記複数の第1金属部の上部を平坦化させる工程を有し、前記第1支持体と前記第2支持体とを接合させる工程の前に、前記複数の第2金属部の上部を平坦化させる工程を有する構成とすることができる。この構成によれば、第1金属部および第2金属部の平坦部の面積を増大させることができるため、容易に第1ワイヤを挟んで第1金属部と第2金属部とを接続させることができる。
上記構成において、前記複数の第1金属部を形成する工程は、第1フィルム膜を挟んで前記第1支持体上に前記複数の第1金属部を形成する工程であり、前記複数の第2金属部を形成する工程は、第2フィルム膜を挟んで前記第2支持体上に前記複数の第2金属部を形成する工程である構成とすることができる。この構成によれば、第1支持体および第2支持体を樹脂部から引き剥がすことを容易に実施することができる。
上記構成において、前記第1支持体は、前記第1支持体を貫通する第1貫通孔を有し、前記第2支持体は、前記第2支持体を貫通する第2貫通孔を有し、前記第1支持体および第2支持体を前記樹脂部から引き剥がす工程は、前記第1貫通孔および前記第2貫通孔から気体を送り込みながら、前記第1支持体および第2支持体を前記樹脂部から引き剥がす工程である構成とすることができる。この構成によれば、第1支持体および第2支持体を樹脂部から引き剥がすことを容易に実施することができる。
上記構成において、前記複数の第1金属部を形成する工程は、第1フィルム膜を挟んで前記第1支持体上に前記複数の第1金属部を形成する工程であり、前記複数の第2金属部を形成する工程は、第2フィルム膜を挟んで前記第2支持体上に前記複数の第2金属部を形成する工程であり、前記第1支持体は、前記第1フィルム膜の厚さより小さい直径で、前記第1支持体を貫通する第1貫通孔を有し、前記第2支持体は、前記第2フィルム膜の厚さより小さい直径で、前記第2支持体を貫通する第2貫通孔を有し、前記第1支持体および第2支持体を前記樹脂部から引き剥がす工程は、前記第1貫通孔および前記第2貫通孔から気体を送り込みながら、前記第1支持体および前記第2支持体を前記樹脂部から引き剥がす工程である構成とすることができる。この構成によれば、貫通孔にフィルム膜が入り込み、貫通孔が塞がることを抑制でき、第1支持体および第2支持体を樹脂部から引き剥がすことを容易に実施することができる。
上記構成において、前記第1支持体の周辺部に第1導電部を形成する工程と、前記第1導電部と前記第1導電部に隣接する前記第1半導体チップとを前記第1金属部越しに前記第1ワイヤにより接続させる工程と、を有する構成とすることができる。この構成によれば、第1支持体に搭載された複数の第1半導体チップのうち最外周部に搭載された第1半導体チップも第1ワイヤを接続させることができる。
上記構成において、前記隣接する第1半導体チップの間に第2導電部を形成する工程を有し、前記隣接する第1半導体チップ同士を第1金属部越しに第1ワイヤにより接続させる工程は、前記第2導電部を介して、前記隣接する第1半導体チップ同士を第1金属部越しに第1ワイヤにより接続させる工程を含む構成とすることができる。この構成によれば、隣接する第1半導体チップの配線パターンがそれぞれ異なる場合でも、隣接する第1半導体チップ同士の第1ワイヤによる接続を容易に実施することができる。
上記構成において、前記第1金属部および前記第2金属部は球状である構成とすることができる。
上記構成において、前記複数の第1半導体チップそれぞれの上に第2半導体チップを搭載する工程と、隣接する前記第2半導体チップ同士を前記第1金属部越しに第2ワイヤにより接続させる工程と、を有し、前記第1支持体と第2支持体とを接合させる工程は、前記第1ワイヤおよび前記第2ワイヤを挟むように前記複数の第1金属部と前記複数の第2金属部とをそれぞれ接続させ、前記第1支持体と第2支持体とを接合させる工程である構成とすることができる。この構成によれば、リードフレームや配線基板を用いずに第1半導体チップおよび第2半導体チップをパッケージングした半導体装置を得ることができる。このため、半導体装置の低コスト化をより図ることができる。
上記構成において、前記第1支持体の周辺部に第1導電部を形成する工程と、前記第1導電部と前記第1導電部に隣接する前記第2半導体チップとを前記第1金属部越しに前記第2ワイヤにより接続させる工程と、を有する構成とすることができる。この構成によれば、第1支持体に搭載された複数の第2半導体チップのうち最外周部に搭載された第2半導体チップも第2ワイヤを接続させることができる。
上記構成において、前記隣接する第1半導体チップの間に第2導電部を形成する工程を有し、前記隣接する第2半導体チップ同士を第1金属部越しに第2ワイヤにより接続させる工程は、前記第2導電部を介して、前記隣接する第2半導体チップ同士を第1金属部越しに第2ワイヤにより接続させる工程を含む構成とすることができる。この構成によれば、隣接する第2半導体チップの配線パターンがそれぞれ異なる場合でも、隣接する第2半導体チップ同士の第2ワイヤによる接続を容易に実施することができる。
本発明によれば、リードフレームや配線基板を用いずに半導体チップをパッケージングした半導体装置を得ることができる。このため、半導体装置の低コスト化を図ることができる。
以下、図面を参照に本発明の実施例を説明する。
図1(a)は実施例1に係る半導体装置の上面図であり、図1(b)は図1(a)のA−A間の断面図である。なお、図1(a)において、樹脂部12を透視して第1半導体チップ10等を図示している。図1(a)および図1(b)を参照に、例えばエポキシ樹脂からなる樹脂部12により第1半導体チップ10が封止されている。第1半導体チップ10周囲の樹脂部12に、樹脂部12の下面から露出した第1金属部14が設けられている。第1金属部14上の樹脂部12に、樹脂部12の上面から露出し、第1金属部14と電気的に接続する第2金属部16が設けられている。つまり、第1金属部14および第2金属部16は樹脂部12に囲まれており、第1金属部14の一部が樹脂部12の下面から露出し、第2金属部16の一部が樹脂部12の上面から露出している。第1金属部14および第2金属部16は球状の形状をしており、例えばCu(銅)ボールにAu(金)メッキを施した材料を用いることができる。第1半導体チップ10と第1金属部14および第2金属部16とを電気的に接続させる例えばAuからなる第1ワイヤ18が、第1金属部14と第2金属部16とに挟まれるように接続されている。
次に図2(a)から図8(b)を用い、実施例1に係る半導体装置の製造方法について説明する。図2(a)、図3(a)、図4(a)、図5(a)、図6(a)、図7(a)および図8(a)は上面図を示しており、図2(b)、図3(b)、図4(b)、図5(b)、図6(b)、図7(b)および図8(b)はそれぞれ、図2(a)、図3(a)、図4(a)、図5(a)、図6(a)、図7(a)および図8(a)のA−A間の断面図を示している。
図2(a)および図2(b)を参照に、第1支持体24を貫通する第1貫通孔26が設けられた複数の凹部22を有する例えば金属からなる第1支持体24を用意する。第1支持体24の周辺部に例えばCuからなる第1導電部20を形成する。図3(a)および図3(b)を参照に、第1支持体24の表面を覆うように例えばフッ素樹脂からなる第1フィルム膜25を形成する。第1フィルム膜25を挟んで複数の凹部22に第1金属部14を圧入させる。第1金属部14の上部に例えば平坦な部材を押し付けて、第1金属部14の上部を平坦化させる。なお、図4および図5において、第1フィルム膜25は図示を省略する。
図4(a)および図4(b)を参照に、第1支持体24の表面を覆う第1フィルム膜25上に、第1金属部14に取り囲まれるように第1半導体チップ10を複数個搭載する。第1半導体チップ10の搭載は例えば熱硬化型接着剤や熱可塑接着剤等を用いることができる。
図5(a)および図5(b)を参照に、隣接する第1半導体チップ10同士を第1金属部14越しに第1ワイヤ18により接続する。第1支持体24に搭載された複数の第1半導体チップ10のうち最外周部に搭載された第1半導体チップ10、つまり、第1導電部20に隣接する第1半導体チップ10は、第1金属部14越しに第1ワイヤ18により第1導電部20に接続する。
図6(a)および図6(b)を参照に、図2(a)から図3(b)に示す製造工程と同様の工程を実施し、例えばフッ素樹脂からなる第2フィルム膜27を挟んで、複数の凹部22に第2金属部16を圧入させて形成した第2支持体30を用意する。第2支持体30には第2支持体30を貫通する第2貫通孔29が設けられており、第2金属部16の上部は第1金属部14と同様に平坦化されている。第1ワイヤ18を挟むように第1金属部14と第2金属部16とを接続させ、第1支持体24と第2支持体30とを接合させる。第1支持体24と第2支持体30との間に樹脂を充填させ、第1半導体チップ10を封止する樹脂部12を形成する。
図7(a)および図7(b)を参照に、第1支持体24に設けられた第1貫通孔26および第2支持体30に設けられた第2貫通孔29から圧縮空気を送り込みながら、第1支持体24を第1フォルム膜25から引き剥がし、第2支持体30を第2フィルム膜27から引き剥がす。つまり、第1支持体24および第2支持体30は樹脂部12から引き剥がされる。その後、第1フィルム膜25および第2フィルム膜27を樹脂部12から引き剥がす。図8(a)および図8(b)を参照に、所定の位置で例えばダイシング法を用い樹脂部12を切断することで、複数の第1半導体チップ10をそれぞれ個別化する。これにより、実施例1に係る半導体装置が完成する。
実施例1によれば、図1(a)および図1(b)に示すように、第1半導体チップ10は樹脂部12により封止されており、第1半導体チップ10周囲の樹脂部12に、樹脂部12の下面から露出する第1金属部14と樹脂部12の上面から露出する第2金属部16とが設けられている。また、第1金属部14と第2金属部16とに挟まれるように接続する第1ワイヤ18により、第1半導体チップ10と第1金属部14および第2金属部16とは電気的に接続されている。これにより、第1半導体チップ10は第1金属部14および第2金属部16を介して外部と電気的に接続することができる。また、第1半導体チップ10は高価な部材である配線基板やリードフレームを用いずにパッケージングされている。このため、半導体装置の低コスト化を図ることができる。さらに、第1金属部14および第2金属部16に安価なCuボールにAuメッキを施した材料を使用することができるため、半導体装置の低コスト化をより図ることができる。
また、実施例1の製造方法によれば、図3(a)および図3(b)並びに図6(a)および図6(b)に示すように、第1支持体24に設けられた複数の凹部22に第1金属部14を圧入させて、第1支持体24上に第1金属部14を形成し、第2支持体30に設けられた複数の凹部22に第2金属部16を圧入させて、第2支持体30上に第2金属部16を形成している。これにより、図6(a)および図6(b)に示すように樹脂部12を形成する場合において、樹脂部12から十分露出した第1金属部14および第2金属部16を得ることができる。また、第1金属部14および第2金属部16を確実に第1支持体24および第2支持体30に固定させることもできる。
さらに、図3(a)および図3(b)並びに図6(a)および図6(b)に示すように、第1金属部14の上部および第2金属部16の上部を平坦化させている。これにより、第1金属部14および第2金属部16の平坦部の面積を増大させることができる。よって、図6(a)および図6(b)に示す、第1ワイヤ18を挟むように第1金属部14および第2金属部16を接続させる工程を容易に実施することができる。したがって、第1金属部14の上部を平坦化させる工程は、隣接する第1半導体チップ10同士を第1金属部14越しに第1ワイヤ18で接続させる前に行うことが好ましく、第2金属部16の上部を平坦化させる工程は、第1支持体24と第2支持体30とを接合させる前に行うことが好ましい。
さらに、図3(a)および図3(b)並びに図6(a)および図6(b)に示すように、第1フィルム膜25を挟んで第1支持体24上に第1金属部14を形成し、第2フィルム膜27を挟んで第2支持体30上に第2金属部16を形成している。第1フィルム膜25と第1支持体24および第2フィルム膜27と第2支持体30は離型性に優れている。このため、図7(a)および図7(b)に示すように、第1支持体24と第2支持体30とを樹脂部12から引き剥がす際、第1支持体24および第2支持体30が樹脂部12に直接接合している場合に比べ、第1支持体24と第2支持体30とを樹脂部12から容易に引き剥がすことができる。また、第1フィルム膜25および第2フィルム膜27のどちらか一方が設けられている場合でも、第1支持体24および第2支持体30を樹脂部12から引き剥がす容易性を向上させることができる。
特に、図3(a)および図3(b)並びに図6(a)および図6(b)に示すように、第1フィルム膜25を挟んで第1支持体24に設けられた凹部22に第1金属部14を圧入させる場合および第2フィルム膜27を挟んで第2支持体30に設けられた凹部22に第2金属部16を圧入させる場合は、第1フィルム膜25および第2フィルム膜27の厚みが緩衝材として機能するため、第1金属部14および第2金属部16の直径のバラツキ許容範囲を大きくすることができる。
さらに、図2(a)および図2(b)並びに図6(a)および図6(b)に示すように、第1支持体24に第1支持体24を貫通する第1貫通孔26が設けられ、第2支持体30に第2支持体30を貫通する第2貫通孔29が設けられている。このため、図7(a)および図7(b)に示すように、第1貫通孔26および第2貫通孔29から圧縮空気を送り込みながら、第1支持体24と第2支持体30とを樹脂部12から引き剥がすことができる。これにより、第1支持体24および第2支持体30の樹脂部12からの引き剥がしが容易に実施できる。なお、第1貫通孔26および第2貫通孔29から送り込む気体は圧縮空気に限らず、窒素等その他の気体でもよい。また、第1貫通孔26および第2貫通孔29のどちらか一方が設けられている場合でも、第1支持体24および第2支持体30を樹脂部12から引き剥がす容易性を向上させることができる。
特に、第1貫通孔26が第1支持体24に設けられた凹部22に形成されている場合は、第1金属部14を搭載する前に、第1貫通孔26から空気を吸い出し、第1フィルム膜25を第1支持体24に固定させ、この状態で第1金属部14を搭載することができる。なお、第1貫通孔26の直径は第1フィルム膜25の厚さより小さいことが好ましい。第1貫通孔26の直径が第1フィルム膜25の厚さより大きい場合は、第1フィルム膜25が第1貫通孔26に潜り込んでしまい、第1貫通孔26を塞いでしまう恐れがある。第1貫通孔26が第1フィルム膜25により塞がれてしまうと、第1支持体24を樹脂部12から引き剥がす際、気体が上手く送り込めずに、第1支持体24を剥がす容易性が損なわれてしまう。同様に、第2貫通孔29が第2支持体30に設けられた凹部22に形成されている場合は、第2フォルム膜27を第2支持体30に固定させた状態で第2金属部16を搭載することができる。また、第2貫通孔29の直径は第2フィルム膜27の厚さより小さいことが好ましい。
さらに、図2(a)および図2(b)に示すように、第1支持体24の周辺に第1導電部20を形成している。これにより、図5(a)および図5(b)に示すように、第1支持体24に搭載された複数の第1半導体チップ10のうち最外周部に搭載された第1半導体チップ10、つまり、第1導電部20に隣接する第1半導体チップ10を、第1金属部14越しに第1ワイヤ18により第1導電部20と接続させることができる。このため、最外周部の第1半導体チップ10も使用することが可能となる。
さらに、図7(a)および図7(b)に示すように、第1支持体24および第2支持体30は樹脂部12から引き剥がされる。このため、第1支持体24および第2支持体30は繰り返し使用することができる。これにより、製造コストの低コスト化を図ることができる。
実施例1において、図5(a)および図5(b)に示すように、隣接する第1半導体チップ10同士を第1金属部14越しに第1ワイヤ18により直接接続する場合を示したが、図9に示すように、隣接する第1半導体チップ10の間に第2導電部32を形成し、第2導電部32を介して、隣接する第1半導体チップ10同士を接続する場合でもよい。この場合は、隣接する第1半導体チップ10同士が異なる配線パターンを有していても、第2導電部32を介することで、容易に接続することが可能となる。
また、図4(a)および図4(b)に示すように、第1半導体チップ10は、第1金属部14に取り囲まれるように第1支持体24上に搭載する場合を示したが、これに限られない。隣接する第1半導体チップ10同士を第1金属部14越しに第1ワイヤ18により接続することができるよう、第1金属部14に隣接するよう第1半導体チップ10を形成する場合でもよい。
さらに、図8(a)および図8(b)に示すように、樹脂部12を切断して、複数の第1半導体チップ10それぞれを個別化する場合を示したが、これに限られず、第1半導体チップ10が2個や3個等、複数個含まれるように樹脂部12を切断した場合でもよい。
さらに、第1金属部14および第2金属部16は球状である場合を示したがこれに限られない。しかしながら、第1金属部14および第2金属部16が球状である場合は、図3(a)および図3(b)並びに図6(a)および図6(b)に示すように、第1支持体24に設けられた凹部22に第1金属部14を搭載する場合および第2支持体30に設けられた凹部22に第2金属部16を搭載する場合に、第1金属部14および第2金属部16の直径のバラツキ許容範囲を大きくすることができる。
さらに、第1フィルム膜25および第2フィルム膜27はフッ素樹脂からなる場合を示したがこれに限られない。第1支持体24および第2支持体30との離型性に優れた材料であれば、その他の材料の場合でもよい。また、第1半導体チップ10は熱硬化型接着剤もしくは熱可塑接着剤を用いて、第1支持体24を覆う第1フィルム膜25上に搭載する場合を示したがこれに限られない。第1フィルム膜25を樹脂部12から容易に剥がすことができるよう、第1半導体チップ10と第1フィルム膜25との密着性が高くない搭載方法であれば、その他の方法を用いてもよい。さらに、第1金属部14および第2金属部16はCuボールにAuメッキを施した材料を用いた場合を示したがこれに限られない。CuボールにAg(銀)メッキを施した材料やCuボールに半田メッキを施した材料等でもよい。特に、安価な材料である場合が好ましい。
実施例2は実施例1に係る半導体装置を積層させた場合の例である。図10に実施例1
に係る半導体装置をパッケージ・オン・パッケージで積層させた場合の断面図を示す。図
10を参照に、上部半導体装置31の樹脂部12の下面から露出した第1金属部14と、
下部半導体装置33の樹脂部12の上面から露出した第2金属部16とを半田35を介し
て接続する。このように、実施例1に係る半導体装置は、第1金属部14が樹脂部12の
下面から露出し、第2金属部16が樹脂部12の上面から露出しているため、上部半導体
装置31と下部半導体装置33とを電気的に接続させることができる。なお、図10にお
いて、半導体装置を2層に積層させた場合を示したが、3層、4層等に積層させることも
、もちろん可能である。
実施例3は第1半導体チップ10上に第2半導体チップ34を搭載した場合の例である。図11(a)は実施例3に係る半導体装置の上面図であり、図11(b)は図11(a)のA−A間の断面図である。なお、図11(a)において、樹脂部12を透視して第1半導体チップ10および第2半導体チップ34等を図示している。
図11(a)および図11(b)を参照に、第1半導体チップ10上に第2半導体チップ34が設けられ、第1半導体チップ10と第2半導体チップ34とは樹脂部12により封止されている。第2半導体チップ34と第1金属部14および第2金属部16とを接続させる例えばAuからなる第2ワイヤ36が、第1金属部14と第2金属部16とに挟まれるように接続されている。その他の構成については、実施例1と同じであり、図1(a)および図1(b)に示しているので説明を省略する。
実施例3によれば、第1半導体チップ10上に第2半導体チップ34が設けられており、第2半導体チップ34は、第1金属部14と第2金属部16とに挟まれるように接続された第2ワイヤ36により、第1金属部14と第2金属部16とに電気的に接続している。これにより、第2半導体チップ34も第1金属部14および第2金属部16を介して外部と電気的に接続することができる。よって、実施例3は実施例1に比べて半導体チップの集積度を2倍に高めることができる。また、実施例1と比べて、使用する部材数はほとんど変わらないため、実施例3によれば、部材数の増加を抑制させつつ集積度を2倍に高めることができ、これにより、実施例3は実施例1に比べて、低コスト化をより図ることが可能となる。
次に、図12(a)から図13(b)を用い、実施例3に係る半導体装置の製造方法を説明する。図12(a)および図13(a)は上面図を示しており、図12(b)および図13(b)はそれぞれ、図12(a)および図13(a)のA−A間の断面図を示している。
第1半導体チップ10を搭載する工程までは実施例1と同じであり、図2(a)から図4(b)に示しているので説明を省略する。図12(a)および図12(b)を参照に、複数の第1半導体チップ10それぞれの上に第2半導体チップ34を搭載する。
図13(a)および図13(b)を参照に、隣接する第1半導体チップ10同士および隣接する第2半導体チップ34同士を、第1金属部14越しに、第1ワイヤ18および第2ワイヤ36により電気的に接続する。第1支持体24の周辺に搭載され、第1導電部20に隣接する第1半導体チップ10および第2半導体チップ34と第1導電部20とを、第1金属部14越しに、第1ワイヤ18および第2ワイヤ36により接続する。
第1支持体24と第2支持体30とを接合させる工程、樹脂部12を形成する工程、第1支持体24と第2支持体30とを樹脂部12から引き剥がす工程および樹脂部12を切断する工程は実施例1と同じであり、図6(a)から図8(b)示しているので説明を省略する。なお、第1支持体24と第2支持体30とを接合させる工程において、第2ワイヤ36も挟むように第1金属部14と第2金属部16とを接続させる。
実施例3に係る半導体装置の製造方法によれば、図12(a)および図12(b)に示す第1半導体チップ10上に第2半導体チップ34を搭載する工程と、図13(a)および図13(b)に示す隣接する第2半導体チップ34同士を第1金属部14越しに第2ワイヤ36により接続する工程と、を加えるだけで、実施例1に係る半導体装置に比べて2倍の集積度を有する半導体装置を得ることができる。
また、実施例3においても、図9に示すように、第2導電部32を介して、隣接する第1半導体チップ10同士および隣接する第2半導体チップ34同士を、第1金属部14越しに、第1ワイヤ18および第2ワイヤ36により接続させることができる。さらに、図10示すように、実施例3に係る半導体装置を積層させることもできる。
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
図1(a)は実施例1に係る半導体装置の上面図であり、図1(b)は図1 (a)のA−A間の断面図である。 図2(a)は実施例1に係る半導体装置の製造方法を示す上面図(その1) であり、図2(b)は断面図(その1)である。 図3(a)は実施例1に係る半導体装置の製造方法を示す上面図(その2) であり、図3(b)は断面図(その2)である。 図4(a)は実施例1に係る半導体装置の製造方法を示す上面図(その3) であり、図4(b)は断面図(その3)である。 図5(a)は実施例1に係る半導体装置の製造方法を示す上面図(その4) であり、図5(b)は断面図(その4)である。 図6(a)は実施例1に係る半導体装置の製造方法を示す上面図(その5) であり、図6(b)は断面図(その5)である。 図7(a)は実施例1に係る半導体装置の製造方法を示す上面図(その6) であり、図7(b)は断面図(その6)である。 図8(a)は実施例1に係る半導体装置の製造方法を示す上面図(その7) であり、図8(b)は断面図(その7)である。 図9は隣接する第1半導体チップ10の間に形成した第2導電部32を介し て、隣接する第1半導体チップ10同士を接続する場合を説明するための図である。 図10は実施例2に係る半導体装置の断面図である。 図11(a)は実施例3に係る半導体装置の上面図であり、図11(b) は図11(a)のA−A間の断面図である。 図12(a)は実施例3に係る半導体装置の製造方法を示す上面図(その 1)であり、図12(b)は断面図(その1)である。 図13(a)は実施例3に係る半導体装置の製造方法を示す上面図(その 2)であり、図13(b)は断面図(その2)である。
10 第1半導体チップ
12 樹脂部
14 第1金属部
16 第2金属部
18 第1ワイヤ
20 第1導電部
22 凹部
24 第1支持体
25 第1フィルム膜
26 第1貫通孔
27 第2フィルム膜
29 第2貫通孔
30 第2支持体
31 上部半導体装置
32 第2導電部
33 下部半導体装置
34 第2半導体チップ
35 半田
36 第2ワイヤ

Claims (4)

  1. 樹脂部により封止された第1半導体チップと、
    前記第1半導体チップ周囲の前記樹脂部に設けられ、前記樹脂部の下面から露出する複数の第1金属部と、
    前記複数の第1金属部上の前記樹脂部に設けられ、前記樹脂部の上面から露出する複数の第2金属部と、
    前記第1半導体チップと前記複数の第1金属部および前記複数の第2金属部のうちの第1のものとを接続する第1ワイヤであって、前記複数の第1金属部および前記複数の第2金属部のうちの前記第1のものに対して、前記第1金属部と前記第2金属部とに挟まれるように接続される、第1ワイヤと、
    前記第1半導体チップ上に直接設けられ、前記樹脂部で封止された第2半導体チップと、
    前記第2半導体チップと前記複数の第1金属部および前記複数の第2金属部のうちの第2のものとを接続する第2ワイヤであって、前記複数の第1金属部および前記複数の第2金属部のうちの前記第2のものに対して、前記第1金属部と前記第2金属部とに挟まれるように接続される、第2ワイヤと、
    複数の第1半導体チップおよび複数の第2半導体チップ
    具備し、
    前記複数の第1金属部および前記複数の第2金属部は球状であり、
    前記複数の第1半導体チップの隣接する第1半導体チップは、複数の第1ワイヤの各々によって互いに接続され、前記複数の第2半導体チップの隣接する第2半導体チップは、複数の第2ワイヤの各々によって互いに接続される、
    導体装置。
  2. 隣接する第1半導体チップの間の第1導電部と、隣接する第2半導体チップの間の第2導電部をさらに具備し、
    前記隣接する第1半導体チップは、前記複数の第1ワイヤの各々によって前記第1導電部を介して互いに接続され、前記隣接する第2半導体チップは、前記複数の第2ワイヤの各々によって前記第2導電部を介して互いに接続される、
    請求項に記載の半導体装置。
  3. 樹脂部により封止された第1半導体チップと、
    前記第1半導体チップ周囲の前記樹脂部に設けられ、前記樹脂部の下面から露出する複数の第1金属部と、
    前記複数の第1金属部上の前記樹脂部に設けられ、前記樹脂部の上面から露出する複数の第2金属部と、
    前記第1半導体チップと前記複数の第1金属部および前記複数の第2金属部のうちの第1のものとを接続する第1ワイヤであって、前記複数の第1金属部および前記複数の第2金属部のうちの前記第1のものに対して、前記第1金属部と前記第2金属部とに挟まれるように接続される、第1ワイヤと、
    前記第1半導体チップ上に直接設けられ、前記樹脂部で封止された第2半導体チップと、
    前記第2半導体チップと前記複数の第1金属部および前記複数の第2金属部のうちの第2のものとを接続する第2ワイヤであって、前記複数の第1金属部および前記複数の第2金属部のうちの前記第2のものに対して、前記第1金属部と前記第2金属部とに挟まれるように接続される、第2ワイヤと、
    複数の第1半導体チップ上に設けられた複数の第2半導体チップ
    を具備し、
    前記複数の第1金属部および前記複数の第2金属部は球状であり、
    前記複数の第1半導体チップの隣接する第1半導体チップは、複数の第1ワイヤの各々によって、互いに接続され、前記複数の第2半導体チップの隣接する第2半導体チップは、複数の第2ワイヤの各々によって、互いに接続される、
    導体装置。
  4. 隣接する第1半導体チップの間の第1導電部および隣接する第2半導体チップの間の第2導電部をさらに具備し、
    前記隣接する第1半導体チップは、前記複数の第1ワイヤの各々によって、前記第1導電部を介して互いに接続され、前記隣接する第2半導体チップは、前記複数の第2ワイヤの各々によって、前記第2導電部を介して互いに接続される、
    請求項に記載の半導体装置。
JP2013042131A 2013-03-04 2013-03-04 半導体装置およびその製造方法 Expired - Fee Related JP5763696B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013042131A JP5763696B2 (ja) 2013-03-04 2013-03-04 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013042131A JP5763696B2 (ja) 2013-03-04 2013-03-04 半導体装置およびその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2007174660A Division JP5273956B2 (ja) 2007-07-02 2007-07-02 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2013138247A JP2013138247A (ja) 2013-07-11
JP5763696B2 true JP5763696B2 (ja) 2015-08-12

Family

ID=48913658

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013042131A Expired - Fee Related JP5763696B2 (ja) 2013-03-04 2013-03-04 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP5763696B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4014912B2 (ja) * 2001-09-28 2007-11-28 株式会社ルネサステクノロジ 半導体装置
KR20050001159A (ko) * 2003-06-27 2005-01-06 삼성전자주식회사 복수개의 플립 칩들을 갖는 멀티칩 패키지 및 그 제조방법
JP2007012776A (ja) * 2005-06-29 2007-01-18 Nippon Steel Materials Co Ltd 半導体装置用ボンディングワイヤ
JP4635202B2 (ja) * 2005-07-20 2011-02-23 国立大学法人九州工業大学 両面電極パッケージの製造方法

Also Published As

Publication number Publication date
JP2013138247A (ja) 2013-07-11

Similar Documents

Publication Publication Date Title
JP4871280B2 (ja) 半導体装置およびその製造方法
JP5032623B2 (ja) 半導体記憶装置
JP4751351B2 (ja) 半導体装置とそれを用いた半導体モジュール
JP5337110B2 (ja) 半導体記憶装置
US9099459B2 (en) Semiconductor device and manufacturing method of the same
KR102227588B1 (ko) 반도체 장치 및 그 제조 방법
JP2008166439A (ja) 半導体装置およびその製造方法
JP2008277362A (ja) 半導体装置およびその製造方法
KR20090050810A (ko) 접합 신뢰성이 향상된 적층형 반도체 패키지
JP5358089B2 (ja) 半導体装置
JP4930699B2 (ja) 半導体装置
JP5273956B2 (ja) 半導体装置の製造方法
KR20160093248A (ko) 반도체 패키지 및 제조 방법
US9741633B2 (en) Semiconductor package including barrier members and method of manufacturing the same
KR101494411B1 (ko) 반도체패키지 및 이의 제조방법
JP5763696B2 (ja) 半導体装置およびその製造方法
US9318354B2 (en) Semiconductor package and fabrication method thereof
US20100035380A1 (en) Method for fabricating package structure of stacked chips
US20150294957A1 (en) Chip packaging structure
US8416576B2 (en) Integrated circuit card
JP4489094B2 (ja) 半導体パッケージ
JP2016063002A (ja) 半導体装置およびその製造方法
JP4135616B2 (ja) 半導体モジュールの製造方法
JPH118331A (ja) 半導体装置及び集積半導体装置
JP4593951B2 (ja) マルチチップパッケージの製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140317

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140331

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150223

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20150303

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150515

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150611

R150 Certificate of patent or registration of utility model

Ref document number: 5763696

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees