JP4877779B2 - 発光ダイオード装置及びその製造方法 - Google Patents
発光ダイオード装置及びその製造方法 Download PDFInfo
- Publication number
- JP4877779B2 JP4877779B2 JP2006303449A JP2006303449A JP4877779B2 JP 4877779 B2 JP4877779 B2 JP 4877779B2 JP 2006303449 A JP2006303449 A JP 2006303449A JP 2006303449 A JP2006303449 A JP 2006303449A JP 4877779 B2 JP4877779 B2 JP 4877779B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- emitting diode
- wiring board
- light emitting
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Led Device Packages (AREA)
Description
本発明の他の目的は製造コストの低減が達成できる発光ダイオード装置の製造技術を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。
(1)発光ダイオード装置は、
第1の面に第1の極性となる第1の電極及び第2の極性となる第2の電極並びに前記第1及び第2の電極を囲み下部が前記第1及び第2の電極の形成と同時処理によって形成される枠体を有し、前記第1の面の反対面となる第2の面には前記第1の電極に電気的に接続される第1の外部電極端子及び前記第2の電極に電気的に接続される第2の外部電極端子を有する配線基板と、
第1の面及び前記第1の面の反対面となる第2の面を有し、前記第2の面が発光面となり、前記第1の面に第1の接続用電極及び第2の接続用電極を有し、前記第1の接続用電極が前記配線基板の前記第1の電極に重ねて接続され、前記第2の接続用電極が前記配線基板の前記第2の電極に重ねて接続されてなる発光ダイオードチップと、
前記配線基板の前記枠体の内側となる前記第1の面に形成され、少なくとも前記半導体チップの周面から前記枠体に至る部分に設けられる絶縁性の樹脂からなる封止体と、を有することを特徴とする。
(a)第1の面及び前記第1の面の反対面となる第2の面を有し、かつ前記第1の面に製品形成部をマトリックス状に複数配置した配線基板であり、前記製品形成部は、前記第1の面に第1の極性となる第1の電極及び第2の極性となる第2の電極並びに前記第1及び第2の電極の形成と同時処理によって形成されかつ前記第1及び第2の電極を囲むように設けられる枠体素地層が設けられ、前記第2の面に前記第1の電極に電気的に接続される第1の外部電極端子及び前記第2の電極に電気的に接続される第2の外部電極端子が設けられてなる配線基板を準備する工程、
(b)前記枠体素地層上に所定厚さの重ね層を形成して前記枠体素地層と前記重ね層とによって枠体を形成する工程、
(c)第1の面に第1の接続用電極及び第2の接続用電極を有し、前記第1の面の反対面となる第2の面が発光面となる発光ダイオードチップを、前記第1の接続用電極を前記配線基板の前記第1の電極に重ねて接続し、前記第2の接続用電極を前記配線基板の前記第2の電極に重ねて接続して前記配線基板に固定する工程、
(d)前記枠体の内側に絶縁性の樹脂を注入して発光ダイオードチップの少なくとも外周部分から前記枠体の内側面に至る部分を前記樹脂で封止して封止体を形成する工程と、
(e)前記各製品形成部が分離されるように前記配線基板を縦横に切断する工程、を有することを特徴とする。
発光ダイオード装置1の製造においては、図9に示すように、最初に配線基板2fが準備される。この配線基板2fは、発光ダイオード装置1を製造する製品形成部30をマトリックス状に配列した長方形板となっていて、製造の最終段階で配線基板2fを縦横に切断して各製品形成部30を分離して複数の発光ダイオード装置1を製造する。そこで、この配線基板2fを、特に配線母基板2fとも呼称する。図9は配線母基板(配線基板)2fの平面図である。図10は配線母基板2fの製品形成部30の第1の面を示す拡大平面図、図11は配線母基板2fの製品形成部30の第2の面を示す拡大底面図である。
(1)発光ダイオードチップ4の周面側を被う絶縁性の樹脂からなる封止体7は、発光ダイオードチップ4の周囲を囲むように配線基板2の第1の面2aに設けられた枠体3の内側に注入される絶縁性の樹脂によって形成される。配線基板2の第1の面2aには発光ダイオードチップ4の第1の接続用電極21及び第2の接続用電極22が接続される第1の電極16及び第2の電極17が設けられるが、この第1及び第2の電極16,17を設ける際、第1及び第2の電極16,17を囲むように枠体3の下部を構成する枠体素地層5が同時処理によって形成される。そして、その後、枠体素地層5上に所定厚さの重ね層6を形成して枠体素地層5と重ね層6とによって枠体3を形成する。従って、第1及び第2の電極16,17に対する枠体3の位置関係、換言するならば配線基板2に固定される発光ダイオードチップ4に対する枠体3の位置関係は、枠体素地層5が第1及び第2の電極16,17と同時処理によって形成されることから高精度となる。
Claims (5)
- 第1の面に第1の極性となる第1の電極及び第2の極性となる第2の電極並びに前記第1及び第2の電極を囲み下部が前記第1及び第2の電極の形成と同時処理によって形成される枠体を有し、前記第1の面の反対面となる第2の面には前記第1の電極に電気的に接続される第1の外部電極端子及び前記第2の電極に電気的に接続される第2の外部電極端子を有する配線基板と、
第1の面及び前記第1の面の反対面となる第2の面を有し、前記第2の面が発光面となり、前記第1の面に第1の接続用電極及び第2の接続用電極を有し、前記第1の接続用電極が前記配線基板の前記第1の電極に重ねて接続され、前記第2の接続用電極が前記配線基板の前記第2の電極に重ねて接続されてなる発光ダイオードチップと、
前記配線基板の前記枠体の内側となる前記第1の面に形成され、少なくとも前記半導体チップの周面から前記枠体に至る部分に設けられる絶縁性の樹脂からなる封止体と、
を有することを特徴とする発光ダイオード装置。 - 前記配線基板の前記第2の面に設けられる金属からなる放熱体を有することを特徴とする請求項1に記載の発光ダイオード装置。
- 前記配線基板の前記第1の面と前記発光ダイオードチップの前記第1の面との間に設けられるとともに前記封止体の下に設けられる絶縁性の樹脂からなるアンダーフィル樹脂層を有することを特徴とする請求項1に記載の発光ダイオード装置。
- (a)第1の面及び前記第1の面の反対面となる第2の面を有し、かつ前記第1の面に製品形成部をマトリックス状に複数配置した配線基板であり、前記製品形成部は、前記第1の面に第1の極性となる第1の電極及び第2の極性となる第2の電極並びに前記第1及び第2の電極の形成と同時処理によって形成されかつ前記第1及び第2の電極を囲むように設けられる枠体素地層が設けられ、前記第2の面に前記第1の電極に電気的に接続される第1の外部電極端子及び前記第2の電極に電気的に接続される第2の外部電極端子が設けられてなる配線基板を準備する工程、
(b)前記枠体素地層上に所定厚さの重ね層を形成して前記枠体素地層と前記重ね層とによって枠体を形成する工程、
(c)第1の面に第1の接続用電極及び第2の接続用電極を有し、前記第1の面の反対面となる第2の面が発光面となる発光ダイオードチップを、前記第1の接続用電極を前記配線基板の前記第1の電極に重ねて接続し、前記第2の接続用電極を前記配線基板の前記第2の電極に重ねて接続して前記配線基板に固定する工程、
(d)前記枠体の内側に絶縁性の樹脂を注入して発光ダイオードチップの少なくとも外周部分から前記枠体の内側面に至る部分を前記樹脂で封止して封止体を形成する工程と、
(e)前記各製品形成部が分離されるように前記配線基板を縦横に切断する工程、
を有することを特徴とする発光ダイオード装置の製造方法。 - 前記工程(c)で発光ダイオードチップを固定した後、(f)前記配線基板の第1の面と前記発光ダイオードチップの前記第1の面の間の隙間に流動性の絶縁性の樹脂を所定量注入して前記隙間を塞ぐアンダーフィル樹脂層を形成する工程、を行い、その後前記工程(e)を行うことを特徴とする請求項4に記載の発光ダイオード装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006303449A JP4877779B2 (ja) | 2006-11-09 | 2006-11-09 | 発光ダイオード装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006303449A JP4877779B2 (ja) | 2006-11-09 | 2006-11-09 | 発光ダイオード装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008124088A JP2008124088A (ja) | 2008-05-29 |
JP4877779B2 true JP4877779B2 (ja) | 2012-02-15 |
Family
ID=39508550
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006303449A Expired - Fee Related JP4877779B2 (ja) | 2006-11-09 | 2006-11-09 | 発光ダイオード装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4877779B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5962285B2 (ja) * | 2012-07-19 | 2016-08-03 | 日亜化学工業株式会社 | 発光装置およびその製造方法 |
JP5994472B2 (ja) | 2012-08-09 | 2016-09-21 | 日亜化学工業株式会社 | 発光装置 |
JP5942951B2 (ja) | 2012-09-25 | 2016-06-29 | 株式会社デンソー | 電子装置 |
JP6399057B2 (ja) * | 2016-08-22 | 2018-10-03 | 日亜化学工業株式会社 | 発光装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3659407B2 (ja) * | 2001-08-03 | 2005-06-15 | ソニー株式会社 | 発光装置 |
JP2003218405A (ja) * | 2002-01-22 | 2003-07-31 | Alps Electric Co Ltd | 電子部品の実装構造及び実装方法 |
JP2006128512A (ja) * | 2004-10-29 | 2006-05-18 | Ngk Spark Plug Co Ltd | 発光素子用セラミック基板 |
-
2006
- 2006-11-09 JP JP2006303449A patent/JP4877779B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008124088A (ja) | 2008-05-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6545366B2 (en) | Multiple chip package semiconductor device | |
US6534391B1 (en) | Semiconductor package having substrate with laser-formed aperture through solder mask layer | |
JP4651359B2 (ja) | 半導体装置およびその製造方法 | |
US9142473B2 (en) | Stacked type power device module | |
US20090302466A1 (en) | Semiconductor device and method for manufacturing the same | |
JP2008306128A (ja) | 半導体装置およびその製造方法 | |
US9826639B2 (en) | Wiring substrate | |
JP6337873B2 (ja) | パッケージ、パッケージ中間体、発光装置及びそれらの製造方法 | |
JP2004071898A (ja) | 回路装置およびその製造方法 | |
US9972560B2 (en) | Lead frame and semiconductor device | |
TWI403234B (zh) | 安裝基板及使用該基板之薄型發光裝置的製造方法 | |
JP2019091922A (ja) | 半導体装置 | |
JP4877779B2 (ja) | 発光ダイオード装置及びその製造方法 | |
JP2007036013A (ja) | 回路装置およびその製造方法 | |
US9972562B2 (en) | Semiconductor device and corresponding method | |
JP2005311137A (ja) | 半導体装置及びその製造方法、半導体装置の実装構造並びにリードフレーム | |
JP2010050288A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
JP4784945B2 (ja) | 半導体装置の製造方法 | |
JP2006279088A (ja) | 半導体装置の製造方法 | |
JP2007134585A (ja) | 半導体装置及びその製造方法 | |
US11367627B2 (en) | Methods for manufacturing semiconductor device and wiring structure | |
JP2013110188A (ja) | 半導体装置及びその製造方法 | |
JP2005044989A (ja) | 半導体パッケージ及びその製造方法 | |
JP2011029370A (ja) | 積層型半導体装置及びその製造方法 | |
JP2008034681A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090623 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111122 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111122 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141209 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |