JP2002223001A - 光電装置 - Google Patents
光電装置Info
- Publication number
- JP2002223001A JP2002223001A JP2001017763A JP2001017763A JP2002223001A JP 2002223001 A JP2002223001 A JP 2002223001A JP 2001017763 A JP2001017763 A JP 2001017763A JP 2001017763 A JP2001017763 A JP 2001017763A JP 2002223001 A JP2002223001 A JP 2002223001A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- led
- photoelectric element
- transparent resin
- supporting member
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229920005989 resin Polymers 0.000 claims abstract description 58
- 239000011347 resin Substances 0.000 claims abstract description 58
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 229910052751 metal Inorganic materials 0.000 claims abstract description 20
- 239000002184 metal Substances 0.000 claims abstract description 20
- 229910000679 solder Inorganic materials 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims abstract description 8
- 238000007747 plating Methods 0.000 claims description 17
- 229910052737 gold Inorganic materials 0.000 claims description 13
- 229910045601 alloy Inorganic materials 0.000 claims description 12
- 239000000956 alloy Substances 0.000 claims description 12
- 238000007772 electroless plating Methods 0.000 claims description 6
- 229910052709 silver Inorganic materials 0.000 claims description 6
- 230000008569 process Effects 0.000 abstract description 4
- 238000004299 exfoliation Methods 0.000 abstract 1
- 238000009413 insulation Methods 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 abstract 1
- 239000010931 gold Substances 0.000 description 19
- 239000004065 semiconductor Substances 0.000 description 16
- 229910002601 GaN Inorganic materials 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 7
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 6
- 239000003822 epoxy resin Substances 0.000 description 5
- 239000010408 film Substances 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 230000000873 masking effect Effects 0.000 description 5
- 229920000647 polyepoxide Polymers 0.000 description 5
- 229910052594 sapphire Inorganic materials 0.000 description 5
- 239000010980 sapphire Substances 0.000 description 5
- 238000007789 sealing Methods 0.000 description 5
- 238000009713 electroplating Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 230000006872 improvement Effects 0.000 description 4
- 229920000642 polymer Polymers 0.000 description 4
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 239000004033 plastic Substances 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- 229910018104 Ni-P Inorganic materials 0.000 description 2
- 229910018536 Ni—P Inorganic materials 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 230000005693 optoelectronics Effects 0.000 description 2
- 239000002243 precursor Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- SBIBMFFZSBJNJF-UHFFFAOYSA-N selenium;zinc Chemical compound [Se]=[Zn] SBIBMFFZSBJNJF-UHFFFAOYSA-N 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 2
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 2
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 229910052684 Cerium Inorganic materials 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229910052688 Gadolinium Inorganic materials 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 101100533652 Homo sapiens SLIRP gene Proteins 0.000 description 1
- 102100025491 SRA stem-loop-interacting RNA-binding protein, mitochondrial Human genes 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 150000008065 acid anhydrides Chemical class 0.000 description 1
- 125000002723 alicyclic group Chemical group 0.000 description 1
- 229920006020 amorphous polyamide Polymers 0.000 description 1
- 238000000149 argon plasma sintering Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000001354 calcination Methods 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 230000005489 elastic deformation Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 235000006408 oxalic acid Nutrition 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 239000006104 solid solution Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/483—Containers
- H01L33/486—Containers adapted for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/52—Encapsulations
- H01L33/54—Encapsulations having a particular shape
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 ＬＥＤパッケージの小型化を可能とし、光電
素子支持基板の溝部分の金属層の剥がれを防止し、製造
時の工程の簡略化を可能とした光電素子を提供する。 【解決手段】 端部の厚さ方向に溝９を有する絶縁基板
１の溝上に電気導電性の良い第１層２と、半田との合金
化しにくい金属からなる第２層３と、半田との接合性の
良い金属からなる第３層４を有する光電素子支持部材
と、前記金属層と電気的に接続された光電素子１４と
を、前記溝部を含め透明性樹脂１８で封止する。
素子支持基板の溝部分の金属層の剥がれを防止し、製造
時の工程の簡略化を可能とした光電素子を提供する。 【解決手段】 端部の厚さ方向に溝９を有する絶縁基板
１の溝上に電気導電性の良い第１層２と、半田との合金
化しにくい金属からなる第２層３と、半田との接合性の
良い金属からなる第３層４を有する光電素子支持部材
と、前記金属層と電気的に接続された光電素子１４と
を、前記溝部を含め透明性樹脂１８で封止する。
Description
【０００１】
【産業上の利用分野】 本発明は、フォトインタラプ
タ、LEDディスプレイ、イメージスキャナー、携帯電話
のバックライト等に利用される発光素子や受光素子を有
する光電装置に係わり、特に、製造条件や使用環境によ
らず安定した光電特性を有する光電装置に関するもので
ある。
タ、LEDディスプレイ、イメージスキャナー、携帯電話
のバックライト等に利用される発光素子や受光素子を有
する光電装置に係わり、特に、製造条件や使用環境によ
らず安定した光電特性を有する光電装置に関するもので
ある。
【０００２】
【従来の技術】 本明細書では光電素子をLEDダイとし
て、光電装置をLEDパッケージとして記載するが本発明
がこれに限定されるものではない。LEDダイ（以下、LED
ダイとはエピタキシャル成長基板上にエピタキシャル層
を積層させた半導体ウエハを個々に分割したものをい
う。）が実装されている光電素子支持部材はCuの上にNi
めっきが施され、その上にAuめっきがされている。この
時の電子部品用基板のNiめっき厚は３〜５μｍである。
これはCuの上に直接、Auめっきを行うとCuとAuが互いに
拡散しやすいので、その拡散を防止するバリアー層とし
て、またＣｕとＡｕは共にはんだに侵食されやすい金属
であるためはんだに侵食されにくいＮｉでNiめっきが行
われている。また、溝に透明性樹脂が流れ込み、その透
明性樹脂が光電素子支持部材の光電素子実装側と対向す
る面の電極の表面を覆って回路基板との間で導通不良が
生じるのを避けるために、透明性樹脂のモールド時に溝
上を金型等でパッケージングする必要があった。
て、光電装置をLEDパッケージとして記載するが本発明
がこれに限定されるものではない。LEDダイ（以下、LED
ダイとはエピタキシャル成長基板上にエピタキシャル層
を積層させた半導体ウエハを個々に分割したものをい
う。）が実装されている光電素子支持部材はCuの上にNi
めっきが施され、その上にAuめっきがされている。この
時の電子部品用基板のNiめっき厚は３〜５μｍである。
これはCuの上に直接、Auめっきを行うとCuとAuが互いに
拡散しやすいので、その拡散を防止するバリアー層とし
て、またＣｕとＡｕは共にはんだに侵食されやすい金属
であるためはんだに侵食されにくいＮｉでNiめっきが行
われている。また、溝に透明性樹脂が流れ込み、その透
明性樹脂が光電素子支持部材の光電素子実装側と対向す
る面の電極の表面を覆って回路基板との間で導通不良が
生じるのを避けるために、透明性樹脂のモールド時に溝
上を金型等でパッケージングする必要があった。
【０００３】
【発明が解決しようとする課題】 溝部分に透明性樹脂
が流れ込むのを防ぐために透明性樹脂封止部分と溝部分
を十分に離す必要があるため（図１７）小型化が困難で
あり、また基板が大きい分だけ材料費が掛り、コストパ
フォーマンスが改善されなかった（図１６,１７におい
て透明性樹脂の外枠を点線で示す）。また図６に示すよ
うに光電素子支持部材に光電素子を実装し、透明性樹脂
でモールドした後個別のＬＥＤパッケージに分割するた
めの切断方法として、ダイサーを使用するため、延性等
が高いCu（2）が回転刃にまつわりつくことが生じる。
その上、Cu（2）は塑性変形し易いので完全に切断され
にくく回転刃の回転方向に対して切り口にバリが生じ
る。このバリにより、pn電極のショート(図12)、チップ
の選別機の通過不可によるロットアウト、実装時の傾き
(図13,14)によりバックライトとして使用した場合に導
光板面内における発光強度のムラが生じるという指向性
の問題、LEDパッケージを回路基板に実装後のバリの剥
がれ落ちによる回路基板内におけるショート等の種々の
問題があった。特に溝部分は空間があるため、そこにバ
リが発生する蓋然性が高かった。
が流れ込むのを防ぐために透明性樹脂封止部分と溝部分
を十分に離す必要があるため（図１７）小型化が困難で
あり、また基板が大きい分だけ材料費が掛り、コストパ
フォーマンスが改善されなかった（図１６,１７におい
て透明性樹脂の外枠を点線で示す）。また図６に示すよ
うに光電素子支持部材に光電素子を実装し、透明性樹脂
でモールドした後個別のＬＥＤパッケージに分割するた
めの切断方法として、ダイサーを使用するため、延性等
が高いCu（2）が回転刃にまつわりつくことが生じる。
その上、Cu（2）は塑性変形し易いので完全に切断され
にくく回転刃の回転方向に対して切り口にバリが生じ
る。このバリにより、pn電極のショート(図12)、チップ
の選別機の通過不可によるロットアウト、実装時の傾き
(図13,14)によりバックライトとして使用した場合に導
光板面内における発光強度のムラが生じるという指向性
の問題、LEDパッケージを回路基板に実装後のバリの剥
がれ落ちによる回路基板内におけるショート等の種々の
問題があった。特に溝部分は空間があるため、そこにバ
リが発生する蓋然性が高かった。
【０００４】その上、LEDパッケージにおいてLEDダイを
封止する透明性樹脂と光電素子支持部材は、一方が樹脂
でありもう一方が金属であるため、密着性はそれほど良
くなく、硬度・展性・延性・靭性等が異なる。そのため
ダイサーの回転刃で切断すると、透明性樹脂と光電素子
支持部材とが剥離や剥離に伴う断線する場合がある(図1
1)。この剥離も特に溝部分で良く発生していた。また、
光電素子支持部材の方が透明性樹脂より軟らかく、延性
・靭性等にも富んでいるため、切断時に光電素子支持部
材付近でかつ切断面付近の透明性樹脂は光電素子支持部
材の弾性変形や塑性変形の影響を受け、樹脂中の高分子
の鎖が切れ、配列が微視的に乱れることによって光の透
過率・屈折率がミクロに異なることになり、光が散乱・
吸収され発光効率が落ちることになると考えられる。こ
れら断線と発光効率の問題のため生産性が低下し、又
は、LEDダイの能力を引き出すことが出来ないことがあ
った。
封止する透明性樹脂と光電素子支持部材は、一方が樹脂
でありもう一方が金属であるため、密着性はそれほど良
くなく、硬度・展性・延性・靭性等が異なる。そのため
ダイサーの回転刃で切断すると、透明性樹脂と光電素子
支持部材とが剥離や剥離に伴う断線する場合がある(図1
1)。この剥離も特に溝部分で良く発生していた。また、
光電素子支持部材の方が透明性樹脂より軟らかく、延性
・靭性等にも富んでいるため、切断時に光電素子支持部
材付近でかつ切断面付近の透明性樹脂は光電素子支持部
材の弾性変形や塑性変形の影響を受け、樹脂中の高分子
の鎖が切れ、配列が微視的に乱れることによって光の透
過率・屈折率がミクロに異なることになり、光が散乱・
吸収され発光効率が落ちることになると考えられる。こ
れら断線と発光効率の問題のため生産性が低下し、又
は、LEDダイの能力を引き出すことが出来ないことがあ
った。
【０００５】
【課題を解決するための手段】本発明の光電装置は、端
部の厚さ方向に溝を有する絶縁基板の溝上には少なくと
も設けられた金属層で該絶縁基板側から第２層に比べて
電気導電性の良い第１層と、該第１層上に第１層及び第
３層に比べて半田との合金化しにくい金属からなる第２
層と、該第２層上に第１層および第２層に比べて半田と
の接合性が良く酸化し難い第３層とを少なくとも有する
光電素子支持部材と、前記金属層と電気的に接続された
光電素子とを被膜する透明性樹脂を有する光電装置であ
って、前記溝部は前記透明性樹脂で封止されていること
を特徴とするものである。
部の厚さ方向に溝を有する絶縁基板の溝上には少なくと
も設けられた金属層で該絶縁基板側から第２層に比べて
電気導電性の良い第１層と、該第１層上に第１層及び第
３層に比べて半田との合金化しにくい金属からなる第２
層と、該第２層上に第１層および第２層に比べて半田と
の接合性が良く酸化し難い第３層とを少なくとも有する
光電素子支持部材と、前記金属層と電気的に接続された
光電素子とを被膜する透明性樹脂を有する光電装置であ
って、前記溝部は前記透明性樹脂で封止されていること
を特徴とするものである。
【０００６】また、前記第１層は膜厚が３０〜５０μm
のCuであり、前記第2層は膜厚が５〜２０μmのNi又はNi
を含む合金、及び前記第3層は膜厚が１〜５μmのAu又は
Agである。
のCuであり、前記第2層は膜厚が５〜２０μmのNi又はNi
を含む合金、及び前記第3層は膜厚が１〜５μmのAu又は
Agである。
【０００７】また、前記第1層は下地層とめっき層から
構成される。
構成される。
【０００８】さらに、前記第2層は無電解めっきによっ
て形成されてなる層である。
て形成されてなる層である。
【０００９】この溝部を透明性樹脂で封止することによ
り工程が簡略化され、小型化が可能になり、コストパフ
ォーマンスが改善される。また溝部分が透明性樹脂で封
止することにより、バリの発生しやすい金属層の大部分
を樹脂と樹脂で挟み込むことになり、切断時に金属層の
動ける自由度を制限できるため、バリの発生および金属
層の剥離を抑えることができる。また、LEDパッケージ
において透明性樹脂と光電素子支持部材との剥離に伴い
発生する、フリップチップ実装の場合におけるバンプの
剥がれ、ワイヤーボンディングの場合における導電性ワ
イヤーの剥がれ及び断線等を抑制することにより、生産
性が向上する。また、光電素子支持部材の方が透明性樹
脂より軟らかく、延性・靭性等にも富んでいるため、切
断時に光電素子支持部材付近でかつ切断面付近の透明性
樹脂は光電素子支持部材の弾性変形や塑性変形の影響を
受け、樹脂中の高分子の鎖が切れ、配列が微視的に乱れ
ることによって光の透過率・屈折率がミクロに異なるこ
とになり、光が散乱・吸収され発光効率が落ち、LEDダ
イの能力を引き出すことが出来なかったが、本発明によ
りLEDダイの能力を引き出すことが出来る。その上、バ
リの発生を著しく減少させることが出来、そのためLED
パッケージの指向性が向上する。その指向性向上に伴
い、特にバックライトの導光板面内の発光強度を均一化
できる。その上、指向性の向上により、回路基板に対す
る垂直方向への光の強度が増加した（図15）。また、バ
リの減少で選別機でのロットアウトもpn電極のショート
も減少し、生産性が向上する。
り工程が簡略化され、小型化が可能になり、コストパフ
ォーマンスが改善される。また溝部分が透明性樹脂で封
止することにより、バリの発生しやすい金属層の大部分
を樹脂と樹脂で挟み込むことになり、切断時に金属層の
動ける自由度を制限できるため、バリの発生および金属
層の剥離を抑えることができる。また、LEDパッケージ
において透明性樹脂と光電素子支持部材との剥離に伴い
発生する、フリップチップ実装の場合におけるバンプの
剥がれ、ワイヤーボンディングの場合における導電性ワ
イヤーの剥がれ及び断線等を抑制することにより、生産
性が向上する。また、光電素子支持部材の方が透明性樹
脂より軟らかく、延性・靭性等にも富んでいるため、切
断時に光電素子支持部材付近でかつ切断面付近の透明性
樹脂は光電素子支持部材の弾性変形や塑性変形の影響を
受け、樹脂中の高分子の鎖が切れ、配列が微視的に乱れ
ることによって光の透過率・屈折率がミクロに異なるこ
とになり、光が散乱・吸収され発光効率が落ち、LEDダ
イの能力を引き出すことが出来なかったが、本発明によ
りLEDダイの能力を引き出すことが出来る。その上、バ
リの発生を著しく減少させることが出来、そのためLED
パッケージの指向性が向上する。その指向性向上に伴
い、特にバックライトの導光板面内の発光強度を均一化
できる。その上、指向性の向上により、回路基板に対す
る垂直方向への光の強度が増加した（図15）。また、バ
リの減少で選別機でのロットアウトもpn電極のショート
も減少し、生産性が向上する。
【００１０】
【発明実施の形態】 本発明を図１〜図１７に基づいて
説明する。図１〜図４まではLEDダイ（14）の実装方法
がフリップチップ実装の場合におけるLEDパッケージの
作成の過程順に並べてある。ここで図４は図５のＡ−
Ａ’線の断面図である。まず図１に示すように絶縁基板
１にCu（2）を無電解めっきする。電解めっきでは図5、
6に示す溝部分（９）にめっきするのが困難である。絶
縁基板（１）に直接めっきしていくよりも絶縁基板のLE
Dダイ実装側の面とLEDダイ実装側の面の背面側に下地層
としてのCuからなる薄膜を貼り付けてからめっきを行う
ことにより、めっきの時間を短縮でき、かつ直接絶縁基
板（１）にCu（2）のめっきを施す困難性を解消してい
る。ここでCu（2）はCuを含む合金であっても良い。
説明する。図１〜図４まではLEDダイ（14）の実装方法
がフリップチップ実装の場合におけるLEDパッケージの
作成の過程順に並べてある。ここで図４は図５のＡ−
Ａ’線の断面図である。まず図１に示すように絶縁基板
１にCu（2）を無電解めっきする。電解めっきでは図5、
6に示す溝部分（９）にめっきするのが困難である。絶
縁基板（１）に直接めっきしていくよりも絶縁基板のLE
Dダイ実装側の面とLEDダイ実装側の面の背面側に下地層
としてのCuからなる薄膜を貼り付けてからめっきを行う
ことにより、めっきの時間を短縮でき、かつ直接絶縁基
板（１）にCu（2）のめっきを施す困難性を解消してい
る。ここでCu（2）はCuを含む合金であっても良い。
【００１１】図1に示すように、LEDダイ実装側の面とLE
Dダイ実装側の面の背面側を部分的にエッチングし絶縁
基板面を露出させ左右で導通を無くす。これは左右でn
電極とp電極の別々の電極として働かせるためである。
Dダイ実装側の面の背面側を部分的にエッチングし絶縁
基板面を露出させ左右で導通を無くす。これは左右でn
電極とp電極の別々の電極として働かせるためである。
【００１２】本発明においてNi又はNiを含む合金（３）
は無電解めっきでめっきすることにより電解めっきの場
合よりも膜厚を均一にする事ができる。電解めっきの場
合には膜厚が不均一になり、同じ量めっきしても部分的
にバリが発生しやすくなり、バリの発生の抑制が困難に
なる。電解めっきでもバリの発生を抑制する効果はある
が、本件特許発明において無電解めっきの方がより好ま
しい。
は無電解めっきでめっきすることにより電解めっきの場
合よりも膜厚を均一にする事ができる。電解めっきの場
合には膜厚が不均一になり、同じ量めっきしても部分的
にバリが発生しやすくなり、バリの発生の抑制が困難に
なる。電解めっきでもバリの発生を抑制する効果はある
が、本件特許発明において無電解めっきの方がより好ま
しい。
【００１３】次に図2に示すようにNi又はNiを含む合金
（3）をめっきした後、Au又はAg（4）をめっきする。Au
又はAgは酸化し難く、はんだバンプや金バンプの実装性
が良いため使用される。膜厚は約１〜１０μmである。
ここでAu又はAgはそれぞれAuを含む合金、Agを含む合金
であっても良い。
（3）をめっきした後、Au又はAg（4）をめっきする。Au
又はAgは酸化し難く、はんだバンプや金バンプの実装性
が良いため使用される。膜厚は約１〜１０μmである。
ここでAu又はAgはそれぞれAuを含む合金、Agを含む合金
であっても良い。
【００１４】続いて光電素子支持部材の光電素子実装面
側と対向する面の電極を耐熱性・剥離性に優れたテープ
等でマスキングし、図４に示すようにLEDダイ（14）を
実装し透明性樹脂（８）で封止する。マスキングは透明
性樹脂が余分なところに付着するのを防止するために行
う。しかし、溝の径によっては径が十分小さいため表面
張力との兼ね合いによりマスキングが必要ない場合もあ
る。マスキングをしない場合は表面張力を利用するため
溝部分に何も接していない状態、すなわち宙に浮かせた
状態で透明性樹脂を封止する。透明性樹脂は物理的にLE
Dダイ（14）を保護し、かつ腐食ガスなどから化学的に
保護する働きもある。透明性樹脂に蛍光体などを混合し
なければLEDそのものの色を発光し、蛍光体などを混ぜ
ることにより混色を発光させることが出来る。透明性樹
脂としてエポキシ樹脂、シリコーン樹脂、非晶性のポリ
アミド樹脂、フェノール樹脂等がある。具体的には黄色
蛍光体（Ｙ0.6Ｇｄ0.4）3Ａｌ5Ｏ12を透明性エポキシ樹
脂に分散させ、これを用いて主発光ピークが４６０ｎｍ
のＩｎ0.2Ｇａ0.8Ｎ半導体を封止すると白色LEDが得ら
れる。
側と対向する面の電極を耐熱性・剥離性に優れたテープ
等でマスキングし、図４に示すようにLEDダイ（14）を
実装し透明性樹脂（８）で封止する。マスキングは透明
性樹脂が余分なところに付着するのを防止するために行
う。しかし、溝の径によっては径が十分小さいため表面
張力との兼ね合いによりマスキングが必要ない場合もあ
る。マスキングをしない場合は表面張力を利用するため
溝部分に何も接していない状態、すなわち宙に浮かせた
状態で透明性樹脂を封止する。透明性樹脂は物理的にLE
Dダイ（14）を保護し、かつ腐食ガスなどから化学的に
保護する働きもある。透明性樹脂に蛍光体などを混合し
なければLEDそのものの色を発光し、蛍光体などを混ぜ
ることにより混色を発光させることが出来る。透明性樹
脂としてエポキシ樹脂、シリコーン樹脂、非晶性のポリ
アミド樹脂、フェノール樹脂等がある。具体的には黄色
蛍光体（Ｙ0.6Ｇｄ0.4）3Ａｌ5Ｏ12を透明性エポキシ樹
脂に分散させ、これを用いて主発光ピークが４６０ｎｍ
のＩｎ0.2Ｇａ0.8Ｎ半導体を封止すると白色LEDが得ら
れる。
【００１５】図６は光電素子支持部材（100）にLEDダイ
（14）をフリップチップ実装した状態の平面図である。
縦に一定間隔ごとにLEDダイ（14）が実装されており、
図６に示すように点線部で切断する。点線部で切断する
時、物理的力を加えて切断するため従来の条件ではCuに
よるバリが発生しやすかった。切断して１チップ取り出
したのが図５である。
（14）をフリップチップ実装した状態の平面図である。
縦に一定間隔ごとにLEDダイ（14）が実装されており、
図６に示すように点線部で切断する。点線部で切断する
時、物理的力を加えて切断するため従来の条件ではCuに
よるバリが発生しやすかった。切断して１チップ取り出
したのが図５である。
【００１６】本件発明は使用するLEDダイはLEDの種類や
発光色には関係なく、ZnSe・AlGaAs・GaAsP・AlP・GaP
・SiC・ZnSe・InGaP等すべてのLEDに使用可能である。
ただLEDダイのエピタキシャル成長基板（11）側を光電
素子支持部材（100）と接着させる場合、LEDダイのエピ
タキシャル成長基板（11）に電気導電性があるかどうか
でワイヤーボンディングする場合の導電性ワイヤーの数
が異なってくる。LEDダイのエピタキシャル成長基板（1
1）に導通がある場合は図10のように片方の電極としてL
EDダイのエピタキシャル成長基板（11）を用い、導電性
ダイボンド樹脂（13）でLEDダイ（14）を固定し、もう
片方をLEDダイのエピタキシャル結晶（6）の表面からワ
イヤーボンドし電極とする。LEDダイのエピタキシャル
成長基板（11）に導通がない場合、図７〜９の様にｐ電
極とｎ電極ともにLEDダイのLEDエピタキシャル結晶
（6）の表面からワイヤーボンドする必要がある。この
場合ダイボンド樹脂（10）でLEDダイ（14）が固定され
るがダイボンド樹脂に導電性は必要ない。図４に示すフ
リップチップ実装の場合、基板の導通は関係なくどちら
の場合も使用できる。ちなみにフリップチップボンディ
ングの光電素子支持部材には絶縁性樹脂は使われない
が、ワイヤーボンディングの光電素子支持部材はLEDダ
イ実装側の面のエッチング部を絶縁性樹脂（5）で封止
してからLEDダイ（14）を実装する。
発光色には関係なく、ZnSe・AlGaAs・GaAsP・AlP・GaP
・SiC・ZnSe・InGaP等すべてのLEDに使用可能である。
ただLEDダイのエピタキシャル成長基板（11）側を光電
素子支持部材（100）と接着させる場合、LEDダイのエピ
タキシャル成長基板（11）に電気導電性があるかどうか
でワイヤーボンディングする場合の導電性ワイヤーの数
が異なってくる。LEDダイのエピタキシャル成長基板（1
1）に導通がある場合は図10のように片方の電極としてL
EDダイのエピタキシャル成長基板（11）を用い、導電性
ダイボンド樹脂（13）でLEDダイ（14）を固定し、もう
片方をLEDダイのエピタキシャル結晶（6）の表面からワ
イヤーボンドし電極とする。LEDダイのエピタキシャル
成長基板（11）に導通がない場合、図７〜９の様にｐ電
極とｎ電極ともにLEDダイのLEDエピタキシャル結晶
（6）の表面からワイヤーボンドする必要がある。この
場合ダイボンド樹脂（10）でLEDダイ（14）が固定され
るがダイボンド樹脂に導電性は必要ない。図４に示すフ
リップチップ実装の場合、基板の導通は関係なくどちら
の場合も使用できる。ちなみにフリップチップボンディ
ングの光電素子支持部材には絶縁性樹脂は使われない
が、ワイヤーボンディングの光電素子支持部材はLEDダ
イ実装側の面のエッチング部を絶縁性樹脂（5）で封止
してからLEDダイ（14）を実装する。
【００１７】本発明における切断方法として、ダイサー
を使用するため、延性等が高いCu（2）が回転刃にまつ
わりつくことが生じる。その上、Cu（2）は塑性変形し
易いので完全に切断されにくく回転刃の回転方向に対し
て切り口にバリが生じる。このバリにより、pn電極のシ
ョート(図12)、チップの選別機の通過不可によるロット
アウト、実装時の傾き(図13,14)によりバックライトと
して使用した場合に導光板面内における発光強度のムラ
が生じるという指向性の問題、LEDパッケージを回路基
板に実装後のバリの剥がれ落ちによる回路基板内におけ
るショート等の種々の問題があった。そこでCu（2）を
めっきした後、CuとAuの拡散・固溶を防ぐために従来よ
り使用されていたNiを5〜20μmと従来よりも厚くめっき
することにより断線と発光効率の問題を防止し、バリの
発生を防ぐことが出来る。断線と発光効率の問題を防止
できた原理として、LEDパッケージにおける透明性樹脂
と光電素子支持部材の剥離問題は透明性樹脂と光電素子
支持部材の硬度等の切断しやすさの性質を近づける事で
抑制できると考えられている。そこで切断しにくい光電
素子支持部材の性質を、切断しやすい透明性樹脂の性質
に近づけるため、光電素子支持部材の電極材料として使
用されているCu,Ni,Auの中で最も硬いNiの膜厚を厚くす
ることによって光電素子支持部材の切断性を透明性樹脂
に近づけることが可能になったと考えられる。バリの発
生を防ぐ原理としては、Cuは上記のように展性や延性・
粘性に優れかつ軟らかいので機械的に切断する場合にお
いてバリが発生しやすい金属である。一方、Niの硬度は
Cuの硬度よりも高いためCu（2）の切断面にバリやめく
れが生じようとしてもそれを抑えようとする効果があ
る。本発明においてはNiを含む合金としてNi-Pもしくは
Ni-BなどCuとAuのどちらとも密着性がよく、かつCuより
硬い材質であればNiの場合と同様の効果がある。Ni-Pや
Ni-BはNiのみの場合より安価でかつ幅広い条件で安定し
て形成できるため生産性が良い。また第3層のめっき層
のAu又はAgは第2層より十分薄いのでその硬度や粘度は
切断に対して影響を与えない。（ここでAu又はAgはそれ
ぞれAuを含む合金、Agを含む合金であっても良い。） この様に本発明を用いることによりバリの発生を抑制
し、バリの発生による上記の種々の問題を解決できた。
を使用するため、延性等が高いCu（2）が回転刃にまつ
わりつくことが生じる。その上、Cu（2）は塑性変形し
易いので完全に切断されにくく回転刃の回転方向に対し
て切り口にバリが生じる。このバリにより、pn電極のシ
ョート(図12)、チップの選別機の通過不可によるロット
アウト、実装時の傾き(図13,14)によりバックライトと
して使用した場合に導光板面内における発光強度のムラ
が生じるという指向性の問題、LEDパッケージを回路基
板に実装後のバリの剥がれ落ちによる回路基板内におけ
るショート等の種々の問題があった。そこでCu（2）を
めっきした後、CuとAuの拡散・固溶を防ぐために従来よ
り使用されていたNiを5〜20μmと従来よりも厚くめっき
することにより断線と発光効率の問題を防止し、バリの
発生を防ぐことが出来る。断線と発光効率の問題を防止
できた原理として、LEDパッケージにおける透明性樹脂
と光電素子支持部材の剥離問題は透明性樹脂と光電素子
支持部材の硬度等の切断しやすさの性質を近づける事で
抑制できると考えられている。そこで切断しにくい光電
素子支持部材の性質を、切断しやすい透明性樹脂の性質
に近づけるため、光電素子支持部材の電極材料として使
用されているCu,Ni,Auの中で最も硬いNiの膜厚を厚くす
ることによって光電素子支持部材の切断性を透明性樹脂
に近づけることが可能になったと考えられる。バリの発
生を防ぐ原理としては、Cuは上記のように展性や延性・
粘性に優れかつ軟らかいので機械的に切断する場合にお
いてバリが発生しやすい金属である。一方、Niの硬度は
Cuの硬度よりも高いためCu（2）の切断面にバリやめく
れが生じようとしてもそれを抑えようとする効果があ
る。本発明においてはNiを含む合金としてNi-Pもしくは
Ni-BなどCuとAuのどちらとも密着性がよく、かつCuより
硬い材質であればNiの場合と同様の効果がある。Ni-Pや
Ni-BはNiのみの場合より安価でかつ幅広い条件で安定し
て形成できるため生産性が良い。また第3層のめっき層
のAu又はAgは第2層より十分薄いのでその硬度や粘度は
切断に対して影響を与えない。（ここでAu又はAgはそれ
ぞれAuを含む合金、Agを含む合金であっても良い。） この様に本発明を用いることによりバリの発生を抑制
し、バリの発生による上記の種々の問題を解決できた。
【００１８】
【実施例】（実施例１）ＬＥＤダイとして主発光ピーク
が４６０ｎｍのＩｎ0.2Ｇａ0.8Ｎ半導体を用いる。ＬＥ
Ｄダイは、LEDダイのエピタキシャル成長用基板として
の洗浄させたサファイア基板上にＴＭＧ（トリメチルガ
リウム）ガス、ＴＭＩ（トリメチルインジュウム）ガ
ス、窒素ガス及びドーパントガスをキャリアガスと共に
流し、ＭＯＣＶＤ法で窒化ガリウム系化合物半導体を成
膜させることにより形成させる。ドーパントガスとして
ＳｉＨ4とＣｐ2Ｍｇとを切り替えることによってｎ型導
電性を有する窒化ガリウム系半導体とｐ型導電性を有す
る窒化ガリウム系半導体を形成しｐｎ接合を形成させ
る。半導体発光素子としては、ｎ型導電性を有する窒化
ガリウム半導体であるコンタクト層と、ｐ型導電性を有
する窒化ガリウムアルミニウム半導体であるクラッド
層、ｐ型導電性を有する窒化ガリウム半導体であるコン
タクト層を形成させる。ｎ型導電性を有するコンタクト
層とｐ型導電性を有するクラッド層との間に厚さ約３ｎ
ｍであり、単一量子井戸構造とされるノンドープＩｎＧ
ａＮの活性層を形成させる。（なお、サファイア基板上
には低温で窒化ガリウム半導体を形成させバッファ層と
させてある。また、ｐ型導電性を有する半導体は、成膜
後４００℃以上でアニールさせてある。） その後、エッチングによりサファイア基板上のｐｎ各半
導体層の表面を露出させる。また、ｐｎ各半導体層の表
面が露出された部位は、最終的に形成される各々のＬＥ
Ｄダイごとに一対づつある。さらに、各ＬＥＤダイの大
きさごと矩形に分割できるよう半導体層をサファイア基
板まで部分的に除去し電気的にも分離させてある。
が４６０ｎｍのＩｎ0.2Ｇａ0.8Ｎ半導体を用いる。ＬＥ
Ｄダイは、LEDダイのエピタキシャル成長用基板として
の洗浄させたサファイア基板上にＴＭＧ（トリメチルガ
リウム）ガス、ＴＭＩ（トリメチルインジュウム）ガ
ス、窒素ガス及びドーパントガスをキャリアガスと共に
流し、ＭＯＣＶＤ法で窒化ガリウム系化合物半導体を成
膜させることにより形成させる。ドーパントガスとして
ＳｉＨ4とＣｐ2Ｍｇとを切り替えることによってｎ型導
電性を有する窒化ガリウム系半導体とｐ型導電性を有す
る窒化ガリウム系半導体を形成しｐｎ接合を形成させ
る。半導体発光素子としては、ｎ型導電性を有する窒化
ガリウム半導体であるコンタクト層と、ｐ型導電性を有
する窒化ガリウムアルミニウム半導体であるクラッド
層、ｐ型導電性を有する窒化ガリウム半導体であるコン
タクト層を形成させる。ｎ型導電性を有するコンタクト
層とｐ型導電性を有するクラッド層との間に厚さ約３ｎ
ｍであり、単一量子井戸構造とされるノンドープＩｎＧ
ａＮの活性層を形成させる。（なお、サファイア基板上
には低温で窒化ガリウム半導体を形成させバッファ層と
させてある。また、ｐ型導電性を有する半導体は、成膜
後４００℃以上でアニールさせてある。） その後、エッチングによりサファイア基板上のｐｎ各半
導体層の表面を露出させる。また、ｐｎ各半導体層の表
面が露出された部位は、最終的に形成される各々のＬＥ
Ｄダイごとに一対づつある。さらに、各ＬＥＤダイの大
きさごと矩形に分割できるよう半導体層をサファイア基
板まで部分的に除去し電気的にも分離させてある。
【００１９】こうして形成させた半導体ウエハをＬＥＤ
ダイに分割させるためのエッチングラインに沿ってダイ
サーでダイシングした後、スクライバーでスクライブラ
インを形成させる。スクライブラインに沿ってサファイ
ア基板側からローラにより加圧して、個々に分割しＬＥ
Ｄダイ（14）を形成させる。
ダイに分割させるためのエッチングラインに沿ってダイ
サーでダイシングした後、スクライバーでスクライブラ
インを形成させる。スクライブラインに沿ってサファイ
ア基板側からローラにより加圧して、個々に分割しＬＥ
Ｄダイ（14）を形成させる。
【００２０】一方、粒子状の蛍光層を形成するために、
Ｙ、Ｇｄ、Ｃｅの希土類元素を化学量論比で酸に溶解し
た溶解液を蓚酸で共沈させる。これを焼成して得られる
共沈酸化物と、酸化アルミニウムと混合して混合原料を
得る。これにフラックスとしてフッ化アンモニウムを混
合した後、４０ｋｇｆ／ｃｍ2を５秒で成形体を形成す
る。成型体をるつぼに詰め、空気中１３５０°Ｃの温度
で３時間焼成して焼成品を得る。焼成品を水中でボール
ミルして、洗浄、分離、乾燥、最後に篩を通して形成さ
れる。形成された（Y0.6Gd0.4）3Al5O12：Ce蛍光物質、
脂環式エポキシ樹脂と酸無水物、硬化促進剤及び拡散材
としてSiO2を十分撹拌し、透明性エポキシ樹脂組成物を
形成する。
Ｙ、Ｇｄ、Ｃｅの希土類元素を化学量論比で酸に溶解し
た溶解液を蓚酸で共沈させる。これを焼成して得られる
共沈酸化物と、酸化アルミニウムと混合して混合原料を
得る。これにフラックスとしてフッ化アンモニウムを混
合した後、４０ｋｇｆ／ｃｍ2を５秒で成形体を形成す
る。成型体をるつぼに詰め、空気中１３５０°Ｃの温度
で３時間焼成して焼成品を得る。焼成品を水中でボール
ミルして、洗浄、分離、乾燥、最後に篩を通して形成さ
れる。形成された（Y0.6Gd0.4）3Al5O12：Ce蛍光物質、
脂環式エポキシ樹脂と酸無水物、硬化促進剤及び拡散材
としてSiO2を十分撹拌し、透明性エポキシ樹脂組成物を
形成する。
【００２１】次にLEDダイ（14）を実装させるための光
電素子支持部材（100）を作成する。絶縁基板（１）で
あるガラスエポキシ基板のLEDダイ実装側の面とLEDダイ
実装側の面の背面側に下地層としてCuからなる薄膜を１
８μｍ接着する。光電素子支持部材（100）のLEDダイ実
装側の面とLEDダイ実装側の面の背面側との導通を取る
ため溝（9）を開けてＣｕで２２μｍ無電解めっきを
し、溝（9）部分の導通をとる。続いてＮｉで５〜２０
μｍ無電解めっきを行う。その後Ａｕを３μｍフラッシ
ュめっきする。この様に光電素子支持部材（100）の前
駆体である図１は３層構造をとる。次に、この前駆体で
ある図１をｎ側電極配線とｐ側電極配線に分けるため、
図２に示すように金属配線のLEDダイ実装側の面とLEDダ
イ実装側の面の背面側をエッチングするLEDダイ実装側
の面の背面側は回路基板に実装するためその安定性よ
り、センターラインをエッチングする。それに比べLED
ダイ実装側の面はセンターラインよりｎ層よりのライン
でエッチングするのが好ましい。その理由としてＧａＮ
系ＬＥＤはｎ層電極部が発光しないため、LEDダイの中
心を光電素子支持部材の中心にもってくると偏光が生じ
てしまう。よってLEDダイ実装側の面のエッチングライ
ンをセンターラインからずらすことによって、LEDダイ
の発光中心と光電素子支持部材の中心をあわせている。
電素子支持部材（100）を作成する。絶縁基板（１）で
あるガラスエポキシ基板のLEDダイ実装側の面とLEDダイ
実装側の面の背面側に下地層としてCuからなる薄膜を１
８μｍ接着する。光電素子支持部材（100）のLEDダイ実
装側の面とLEDダイ実装側の面の背面側との導通を取る
ため溝（9）を開けてＣｕで２２μｍ無電解めっきを
し、溝（9）部分の導通をとる。続いてＮｉで５〜２０
μｍ無電解めっきを行う。その後Ａｕを３μｍフラッシ
ュめっきする。この様に光電素子支持部材（100）の前
駆体である図１は３層構造をとる。次に、この前駆体で
ある図１をｎ側電極配線とｐ側電極配線に分けるため、
図２に示すように金属配線のLEDダイ実装側の面とLEDダ
イ実装側の面の背面側をエッチングするLEDダイ実装側
の面の背面側は回路基板に実装するためその安定性よ
り、センターラインをエッチングする。それに比べLED
ダイ実装側の面はセンターラインよりｎ層よりのライン
でエッチングするのが好ましい。その理由としてＧａＮ
系ＬＥＤはｎ層電極部が発光しないため、LEDダイの中
心を光電素子支持部材の中心にもってくると偏光が生じ
てしまう。よってLEDダイ実装側の面のエッチングライ
ンをセンターラインからずらすことによって、LEDダイ
の発光中心と光電素子支持部材の中心をあわせている。
【００２２】光電素子支持部材（100）にLEDダイ（14）
をフリップチップ実装する。バンプ材としてははんだや
Au等を用いる。光電素子支持部材の下面電極にふっ素樹
脂テープでマスキングをし、蛍光物質を含有した透明性
樹脂（8）である透光性エポキシ樹脂組成物でLEDダイ
（14）を封止する。しかし、溝の径によっては径が十分
小さいため表面張力との兼ね合いによりマスキングが必
要ない場合もある。マスキングをしない場合は表面張力
を利用するため溝部分に何も接していない状態、すなわ
ち宙に浮かせた状態で透明性樹脂を封止する。この状態
は縦横に一定間隔でLEDダイが実装されパッケージング
された状態なので、これから単位個別のLEDパッケージ
（17）を得るためダイシングを行う。この時、従来の方
法では光電素子支持部材（100）のCuの部分が捲れた
り、引っ張られたりでバリの発生原因になっていたが、
本件発明によりバリの発生が減少し選別機でのロットア
ウト等の問題が減少し生産性が向上する。バリの度合い
も減少したため指向性も上昇する。
をフリップチップ実装する。バンプ材としてははんだや
Au等を用いる。光電素子支持部材の下面電極にふっ素樹
脂テープでマスキングをし、蛍光物質を含有した透明性
樹脂（8）である透光性エポキシ樹脂組成物でLEDダイ
（14）を封止する。しかし、溝の径によっては径が十分
小さいため表面張力との兼ね合いによりマスキングが必
要ない場合もある。マスキングをしない場合は表面張力
を利用するため溝部分に何も接していない状態、すなわ
ち宙に浮かせた状態で透明性樹脂を封止する。この状態
は縦横に一定間隔でLEDダイが実装されパッケージング
された状態なので、これから単位個別のLEDパッケージ
（17）を得るためダイシングを行う。この時、従来の方
法では光電素子支持部材（100）のCuの部分が捲れた
り、引っ張られたりでバリの発生原因になっていたが、
本件発明によりバリの発生が減少し選別機でのロットア
ウト等の問題が減少し生産性が向上する。バリの度合い
も減少したため指向性も上昇する。
【００２３】本発明は得られた発光ダイオードに電力を
供給させることによって白色系を発光させることができ
る。バックライトとして使用した場合、特に、従来品だ
と指向性があまりよくなかったので、バックライトの導
光板面内に発光強度のムラを生じていたが、本件発明を
用いることにより、バリの減少に伴う指向性の向上でバ
ックライトにおける導光板面内の発光強度が均一化す
る。ここでは白色について述べたが、当然これに限定さ
れるのではなく、蛍光体は必要に応じて添加する。ＬＥ
Ｄダイ本来の色が必要な時は蛍光体は必要ない。
供給させることによって白色系を発光させることができ
る。バックライトとして使用した場合、特に、従来品だ
と指向性があまりよくなかったので、バックライトの導
光板面内に発光強度のムラを生じていたが、本件発明を
用いることにより、バリの減少に伴う指向性の向上でバ
ックライトにおける導光板面内の発光強度が均一化す
る。ここでは白色について述べたが、当然これに限定さ
れるのではなく、蛍光体は必要に応じて添加する。ＬＥ
Ｄダイ本来の色が必要な時は蛍光体は必要ない。
【００２４】
【発明の効果】 この溝部を透明性樹脂で封止すること
により工程が簡略化され、小型化が可能になり、コスト
パフォーマンスが改善される。また溝部分が透明性樹脂
で封止することにより、バリの発生しやすい金属層の大
部分を樹脂と樹脂で挟み込むことにより、切断時に金属
層の動ける自由度を制限することにより、バリの発生お
よび金属層の剥離を抑えることができる。
により工程が簡略化され、小型化が可能になり、コスト
パフォーマンスが改善される。また溝部分が透明性樹脂
で封止することにより、バリの発生しやすい金属層の大
部分を樹脂と樹脂で挟み込むことにより、切断時に金属
層の動ける自由度を制限することにより、バリの発生お
よび金属層の剥離を抑えることができる。
【００２５】Cu又はCuを含む合金上にNi又はNiを含む合
金を５〜２０μmめっきすることにより、LEDパッケージ
において透明性樹脂と光電素子支持部材との剥離に伴い
発生する、フリップチップ実装の場合におけるバンプの
剥がれ、ワイヤーボンディングの場合における導電性ワ
イヤーの剥がれ及び断線等を抑制することにより、生産
性が向上する。
金を５〜２０μmめっきすることにより、LEDパッケージ
において透明性樹脂と光電素子支持部材との剥離に伴い
発生する、フリップチップ実装の場合におけるバンプの
剥がれ、ワイヤーボンディングの場合における導電性ワ
イヤーの剥がれ及び断線等を抑制することにより、生産
性が向上する。
【００２６】また、光電素子支持部材の方が透明性樹脂
より軟らかく、延性・靭性等にも富んでいるため、切断
時に光電素子支持部材付近でかつ切断面付近の透明性樹
脂は光電素子支持部材の弾性変形や塑性変形の影響を受
け、樹脂中の高分子の鎖が切れ、配列が微視的に乱れる
ことによって光の透過率・屈折率がミクロに異なること
になり、光が散乱・吸収され発光効率が落ち、LEDダイ
の能力を引き出すことが出来なかったが、本発明により
LEDダイの能力を引き出すことが出来る。
より軟らかく、延性・靭性等にも富んでいるため、切断
時に光電素子支持部材付近でかつ切断面付近の透明性樹
脂は光電素子支持部材の弾性変形や塑性変形の影響を受
け、樹脂中の高分子の鎖が切れ、配列が微視的に乱れる
ことによって光の透過率・屈折率がミクロに異なること
になり、光が散乱・吸収され発光効率が落ち、LEDダイ
の能力を引き出すことが出来なかったが、本発明により
LEDダイの能力を引き出すことが出来る。
【００２７】その上、バリの発生を著しく減少させるこ
とが出来、そのためLEDパッケージの指向性が向上す
る。その指向性向上に伴い、特にバックライトの導光板
面内の発光強度を均一化できる。その上、指向性の向上
により、回路基板に対する垂直方向への光の強度が増加
する（図15）。また、バリの減少で選別機でのロットア
ウトもpn電極のショートも減少し、生産性が向上する。
とが出来、そのためLEDパッケージの指向性が向上す
る。その指向性向上に伴い、特にバックライトの導光板
面内の発光強度を均一化できる。その上、指向性の向上
により、回路基板に対する垂直方向への光の強度が増加
する（図15）。また、バリの減少で選別機でのロットア
ウトもpn電極のショートも減少し、生産性が向上する。
【図１】本発明に係る光電素子支持部材のエッチング後
の模式的断面図。
の模式的断面図。
【図２】本発明に係る光電素子支持部材の模式的断面
図。
図。
【図３】本発明に係る光電素子支持部材にLEDダイを実
装した模式的断面図。
装した模式的断面図。
【図４】本発明に係るLEDパッケージ（フリップチッ
プ）の模式的断面図。
プ）の模式的断面図。
【図５】本発明に係るLEDパッケージ（フリップチッ
プ）の切断後の模式的平面図。
プ）の切断後の模式的平面図。
【図６】本発明に係るLEDパッケージ（フリップチッ
プ）の切断前の模式的平面図。
プ）の切断前の模式的平面図。
【図７】本発明に係るLEDパッケージ（ワイヤーボンデ
ンディング）の模式的断面図。
ンディング）の模式的断面図。
【図８】本発明に係るLEDパッケージ（ワイヤーボンデ
ンディング）の模式的断面図。
ンディング）の模式的断面図。
【図９】本発明に係るLEDパッケージ（ワイヤーボンデ
ンディング）の模式的断面図。
ンディング）の模式的断面図。
【図１０】本発明に係るLEDパッケージ（ワイヤーボン
デンディング）の模式的断面図。
デンディング）の模式的断面図。
【図１１】従来のLEDパッケージの断線を示す模式的断
面図。
面図。
【図１２】従来のバリの発生したLEDパッケージの模式
図。(a)が平面図、(b)が(a)のＸ−Ｘ’における断面
図。
図。(a)が平面図、(b)が(a)のＸ−Ｘ’における断面
図。
【図１３】従来のバリの発生したLEDパッケージの模式
図。(a)が平面図、(b)が(a)のＹ−Ｙ’における断面
図。
図。(a)が平面図、(b)が(a)のＹ−Ｙ’における断面
図。
【図１４】従来のLEDパッケージを回路基板に実装した
場合における模式的断面図。
場合における模式的断面図。
【図１５】本発明のLEDパッケージを回路基板に実装し
た場合における模式的断面図。
た場合における模式的断面図。
【図１６】本発明に係るLEDパッケージ（フリップチッ
プ）の模式的斜視図。点線部は透明性樹脂の外枠を示
す。
プ）の模式的斜視図。点線部は透明性樹脂の外枠を示
す。
【図１７】従来のLEDパッケージ（フリップチップ）の
模式的斜視図。点線部は透明性樹脂の外枠を示す。
模式的斜視図。点線部は透明性樹脂の外枠を示す。
１・・・絶縁基板 ２・・・Cu ３・・・Ni又はNiを含む合金 ４・・・Au又はAg ５・・・絶縁性樹脂 ６・・・LEDダイのLEDエピタキシャル結晶 ７・・・バンプ ８・・・透明性樹脂 ９・・・溝 １０・・・ダイボンド樹脂 １１・・・LEDダイのエピタキシャル成長基板 １２・・・導電性ワイヤー １３・・・導電性ダイボンド樹脂 １４・・・LEDダイ １５・・・バリ １６・・・回路基板 １７・・・LEDパッケージ １００・・・光電素子支持部材
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M109 AA01 BA04 CA21 DA04 DA07 DA10 DB16 EA03 EC11 GA01 5F041 AA06 AA25 AA41 AA47 CA05 CA34 CA46 CA65 CA74 CA76 DA07 DA09 DA12 DA20 DA44 DA55 DB09 DC07 DC23 DC66 EE25 FF11
Claims (4)
- 【請求項１】 端部の厚さ方向に溝を有する絶縁基板の
溝上には少なくとも設けられた金属層で該絶縁基板側か
ら第２層に比べて電気導電性の良い第１層と、該第１層
上に第１層及び第３層に比べて半田との合金化しにくい
金属からなる第２層と、該第２層上に第１層および第２
層に比べて半田との接合性が良く酸化し難い第３層とを
少なくとも有する光電素子支持部材と、前記金属層と電
気的に接続された光電素子とを被膜する透明性樹脂を有
する光電装置であって、前記溝部は前記透明性樹脂で封
止されていることを特徴とする光電装置。 - 【請求項２】 前記第１層は膜厚が３０〜５０μmのCu
であり、前記第2層は膜厚が５〜２０μmのNi又はNiを含
む合金、及び前記第3層は膜厚が１〜５μmのAu又はAgで
ある請求項１に記載の光電装置。 - 【請求項３】 前記第1層は下地層とめっき層から構成
される請求項１又は請求項２のいずれかに記載の光電装
置。 - 【請求項４】 前記第2層は無電解めっきによって形成
されてなる層である請求項１乃至請求項３のいずれかに
記載の光電装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001017763A JP2002223001A (ja) | 2001-01-26 | 2001-01-26 | 光電装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001017763A JP2002223001A (ja) | 2001-01-26 | 2001-01-26 | 光電装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002223001A true JP2002223001A (ja) | 2002-08-09 |
Family
ID=18883897
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001017763A Pending JP2002223001A (ja) | 2001-01-26 | 2001-01-26 | 光電装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002223001A (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005057287A1 (ja) * | 2003-12-15 | 2005-06-23 | Tokyo Ohka Kogyo Co., Ltd. | ポジ型レジスト組成物およびレジストパターン形成方法 |
| WO2006057117A1 (ja) * | 2004-11-25 | 2006-06-01 | Rohm Co., Ltd. | 半導体装置の製造方法および半導体装置 |
| JP2007088155A (ja) * | 2005-09-21 | 2007-04-05 | Stanley Electric Co Ltd | 表面実装型ｌｅｄ基板 |
| JP2007214524A (ja) * | 2006-01-13 | 2007-08-23 | Nichia Chem Ind Ltd | 発光装置およびその製造方法 |
| JP2008521210A (ja) * | 2004-11-22 | 2008-06-19 | 松下電器産業株式会社 | 発光装置、発光モジュール、表示装置、照明装置及び発光装置の製造方法 |
| JP2010206034A (ja) * | 2009-03-05 | 2010-09-16 | Panasonic Corp | 光半導体装置用リードフレーム，光半導体装置用パッケージ，光半導体装置，光半導体装置用リードフレームの製造方法，光半導体装置用パッケージの製造方法および光半導体装置の製造方法 |
| JP2011176306A (ja) * | 2010-01-29 | 2011-09-08 | Toshiba Corp | Ｌｅｄパッケージ |
| JP2012124364A (ja) * | 2010-12-09 | 2012-06-28 | Dainippon Printing Co Ltd | Ｌｅｄ用リードフレームまたは基板およびその製造方法、ならびに半導体装置およびその製造方法 |
| CN102683509A (zh) * | 2011-02-16 | 2012-09-19 | 罗姆股份有限公司 | Led模块 |
| KR101504276B1 (ko) * | 2013-08-12 | 2015-03-23 | 주식회사 루멘스 | 발광 소자용 기판 및 이를 이용한 발광 소자 패키지 제작 방법 |
| US9076932B2 (en) | 2006-06-02 | 2015-07-07 | Hitachi Chemical Company, Ltd. | Optical semiconductor element mounting package, and optical semiconductor device using the same |
| JP2016004946A (ja) * | 2014-06-18 | 2016-01-12 | ローム株式会社 | 光学装置、光学装置の実装構造、光学装置の製造方法 |
| KR20190068113A (ko) * | 2017-12-08 | 2019-06-18 | 엘지디스플레이 주식회사 | 베젤리스 마이크로led 표시장치 |
-
2001
- 2001-01-26 JP JP2001017763A patent/JP2002223001A/ja active Pending
Cited By (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005057287A1 (ja) * | 2003-12-15 | 2005-06-23 | Tokyo Ohka Kogyo Co., Ltd. | ポジ型レジスト組成物およびレジストパターン形成方法 |
| JP2008521210A (ja) * | 2004-11-22 | 2008-06-19 | 松下電器産業株式会社 | 発光装置、発光モジュール、表示装置、照明装置及び発光装置の製造方法 |
| US7928581B2 (en) | 2004-11-25 | 2011-04-19 | Rohm Co., Ltd. | Semiconductor device having a conductive member including an end face substantially fush with an end face of a wiring board and method of manufacturing the same |
| WO2006057117A1 (ja) * | 2004-11-25 | 2006-06-01 | Rohm Co., Ltd. | 半導体装置の製造方法および半導体装置 |
| JP2006156491A (ja) * | 2004-11-25 | 2006-06-15 | Rohm Co Ltd | 半導体装置の製造方法および半導体装置 |
| JP2007088155A (ja) * | 2005-09-21 | 2007-04-05 | Stanley Electric Co Ltd | 表面実装型ｌｅｄ基板 |
| JP2007214524A (ja) * | 2006-01-13 | 2007-08-23 | Nichia Chem Ind Ltd | 発光装置およびその製造方法 |
| US11984545B2 (en) | 2006-06-02 | 2024-05-14 | Shenzhen Jufei Optoelectronics Co., Ltd. | Method of manufacturing a light emitting device |
| US9660156B2 (en) | 2006-06-02 | 2017-05-23 | Hitachi Chemical Company, Ltd. | Optical semiconductor element mounting package, and optical semiconductor device using the same |
| US11810778B2 (en) | 2006-06-02 | 2023-11-07 | Shenzhen Jufei Optoelectronics Co., Ltd. | Optical semiconductor element mounting package and optical semiconductor device using the same |
| US10950767B2 (en) | 2006-06-02 | 2021-03-16 | Shenzhen Jufei Optoelectronics Co., Ltd. | Light-emitting device and method of preparing same, optical semiconductor element mounting package, and optical semiconductor device using the same |
| US10326063B2 (en) | 2006-06-02 | 2019-06-18 | Hitachi Chemical Company, Ltd. | Light-emitting device and method of preparing same, optical semiconductor element mounting package, and optical semiconductor device using the same |
| US10205072B2 (en) | 2006-06-02 | 2019-02-12 | Hitachi Chemical Company, Ltd. | Light-emitting device and method of preparing same, optical semiconductor element mounting package, and optical semiconductor device using the same |
| US9076932B2 (en) | 2006-06-02 | 2015-07-07 | Hitachi Chemical Company, Ltd. | Optical semiconductor element mounting package, and optical semiconductor device using the same |
| US9673362B2 (en) | 2006-06-02 | 2017-06-06 | Hitachi Chemical Company, Ltd. | Optical semiconductor element mounting package, and optical semiconductor device using the same |
| US9608184B2 (en) | 2006-06-02 | 2017-03-28 | Hitachi Chemical Company, Ltd. | Optical semiconductor element mounting package, and optical semiconductor device using the same |
| JP2010206034A (ja) * | 2009-03-05 | 2010-09-16 | Panasonic Corp | 光半導体装置用リードフレーム，光半導体装置用パッケージ，光半導体装置，光半導体装置用リードフレームの製造方法，光半導体装置用パッケージの製造方法および光半導体装置の製造方法 |
| US8378347B2 (en) | 2010-01-29 | 2013-02-19 | Kabushiki Kaisha Toshiba | LED package |
| JP2011176306A (ja) * | 2010-01-29 | 2011-09-08 | Toshiba Corp | Ｌｅｄパッケージ |
| JP2012124364A (ja) * | 2010-12-09 | 2012-06-28 | Dainippon Printing Co Ltd | Ｌｅｄ用リードフレームまたは基板およびその製造方法、ならびに半導体装置およびその製造方法 |
| CN102683509A (zh) * | 2011-02-16 | 2012-09-19 | 罗姆股份有限公司 | Led模块 |
| KR101504276B1 (ko) * | 2013-08-12 | 2015-03-23 | 주식회사 루멘스 | 발광 소자용 기판 및 이를 이용한 발광 소자 패키지 제작 방법 |
| JP2016004946A (ja) * | 2014-06-18 | 2016-01-12 | ローム株式会社 | 光学装置、光学装置の実装構造、光学装置の製造方法 |
| KR20190068113A (ko) * | 2017-12-08 | 2019-06-18 | 엘지디스플레이 주식회사 | 베젤리스 마이크로led 표시장치 |
| KR102558699B1 (ko) * | 2017-12-08 | 2023-07-21 | 엘지디스플레이 주식회사 | 베젤리스 마이크로led 표시장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102113139B (zh) | 发光装置 | |
| US8742438B2 (en) | Semiconductor light-emitting device, method for manufacturing the same, and light-emitting apparatus including the same | |
| US7038245B2 (en) | Semiconductor light emitting device having angled side surface | |
| JP3130292B2 (ja) | 半導体発光装置及びその製造方法 | |
| JP4211359B2 (ja) | 半導体装置の製造方法 | |
| US9443903B2 (en) | Low temperature high strength metal stack for die attachment | |
| EP1936704A2 (en) | Semiconductor light emitting device package and method for manufacturing the same | |
| EP2383805A2 (en) | Light emitting device package and lighting system having the same | |
| JP2005209763A (ja) | 発光装置及び発光装置の製造方法 | |
| EP2533309B1 (en) | Light emitting device with a multi-layer contact structure | |
| CN1926694A (zh) | 发光器件的制造方法和发光器件 | |
| JP2013033905A (ja) | 発光素子パッケージ及びこれを具備した照明システム | |
| JP2001168398A (ja) | 発光ダイオード及び製造方法 | |
| JP2002223001A (ja) | 光電装置 | |
| JP4366810B2 (ja) | 発光ダイオードの形成方法 | |
| JP2001217461A (ja) | 複合発光素子 | |
| EP1345276B1 (en) | Semiconductor light emitting device | |
| JP4239545B2 (ja) | 半導体装置の製造方法 | |
| EP2405496A2 (en) | Light emitting device with an N-face between two n-type semiconductor layers | |
| KR20140023512A (ko) | 질화물 발광장치 | |
| JP2004172636A (ja) | 発光ダイオード及び製造方法 | |
| US8455882B2 (en) | High efficiency LEDs | |
| KR102035180B1 (ko) | 발광소자 | |
| JP2002197903A (ja) | チップ型発光装置及びそれを用いた面状発光装置 | |
| JPH10178203A (ja) | 発光素子及びそれを用いた発光ダイオード |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060627 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090403 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090407 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090608 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090908 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100112 |