JP5421254B2 - ピン・インタフェースを有する多層配線エレメント - Google Patents

ピン・インタフェースを有する多層配線エレメント Download PDF

Info

Publication number
JP5421254B2
JP5421254B2 JP2010514821A JP2010514821A JP5421254B2 JP 5421254 B2 JP5421254 B2 JP 5421254B2 JP 2010514821 A JP2010514821 A JP 2010514821A JP 2010514821 A JP2010514821 A JP 2010514821A JP 5421254 B2 JP5421254 B2 JP 5421254B2
Authority
JP
Japan
Prior art keywords
conductive
layer
forming
metal layer
interconnect element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010514821A
Other languages
English (en)
Other versions
JP2010532567A5 (ja
JP2010532567A (ja
Inventor
ハーバ，ベルガセム
Original Assignee
テッセラ，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テッセラ，インコーポレイテッド filed Critical テッセラ，インコーポレイテッド
Publication of JP2010532567A publication Critical patent/JP2010532567A/ja
Publication of JP2010532567A5 publication Critical patent/JP2010532567A5/ja
Application granted granted Critical
Publication of JP5421254B2 publication Critical patent/JP5421254B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0361—Etched tri-metal structure, i.e. metal layers or metal patterns on both sides of a different central metal layer which is later at least partly etched
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0384—Etch stop layer, i.e. a buried barrier layer for preventing etching of layers under the etch stop layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

［関連出願の相互参照］
本願は、２００７年６月２９日に出願された“MULTILAYER WIRING ELEMENT HAVING PIN INTERFACE”と題された米国特許出願第１１／８２４，４８４号の利益を主張するものである。同米国特許出願の内容は、引用することにより本明細書の一部をなすものとする。
［発明の分野］
本発明は一般に、マイクロエレクトロニクス・デバイスを相互接続し、相互接続エレメント、特に多層配線エレメントをサポートする技術に関する。
フリップチップ実装技術では、マイクロエレクトロニクス・デバイスの正面またはコンタクト支持面は、チップキャリアなどの相互接続エレメントあるいは他の相互接続エレメント、例えば基板に、表を下にして実装される。デバイス上の各コンタクトは、半田付け（solder bond）によって、基板上の対応するコンタクトパッドに接合される。この際、基板またはデバイス上に半田ボールを配置し、デバイスを正面を下向きにして基板と並置し、半田を瞬時にリフローさせて接合する。フリップチップ技術は、チップ自体の面積以下の基板面積を占める、コンパクトなアセンブリを実現する。
しかしながら、熱応力はフリップチップ・アセンブリの設計に重大なチャレンジを投げかける。デバイス・コンタクトと支持基板との間の半田付けは、剛性がかなり高い。デバイスと支持基板の、稼働中の熱膨張収縮に起因する相対的なサイズの変化は、これらの剛性結合に相当なストレスを生み出し、これが半田付けの疲労破損の原因となる可能性がある。さらに、チップを基板へ取り付ける前にチップを検査することは困難であり、このため、仕上がったアセンブリの必要とされる出荷品質レベルを維持することは、特にアセンブリが多数のチップを含む場合には、困難である。
マイクロエレクトロニクス・デバイスあたりの相互接続数が増すにつれ、相互接続の平面性の問題も増大し続ける。相互接続が互いに関して平面にない場合、相互接続の多くは、標準的なプリント基板などの支持基板上に並置されたそれらのコンタクトパッドに電気的に接触しないという事態が起こり得る。そのため、コプレナー（coplanar）ピンを既存の多層相互接続エレメント上に設ける方法が望まれる。
本発明は、上記課題を解決するための１つの手段として、相互接続エレメントのコンタクト（contacts）を形成する方法を提供する。本方法は、（ａ）導電性エレメントを、多重配線層（multiple wiring layers）を有する相互接続エレメントに接合する工程と、（ｂ）導電性エレメントをパタン形成して導電性ピンを形成する工程と、（ｃ）導電性ピンを相互接続エレメントの導電性部位（conductive features）と電気的に相互接続する工程とを含む。
本発明は、上記課題を解決するためのもう１つの手段として、露出したピン・インタフェースを有する多重配線層相互接続エレメントも提供する。本エレメントは、少なくとも１つの誘電体層で分離された多重配線層を有する相互接続エレメントと、相互接続エレメントの第１の表面から離れる方向に突出する複数の導電性ピンと、前記多重配線層は相互接続エレメントの第１の表面に露出した複数の導電性部位を含んでおり、これらの導電性部位を導電性ピンと電気的に相互接続する金属トレース（metal features）とを備える。
本発明の実施の一形態による、ピン・インタフェースを有する電気相互接続エレメントを組み立てるための方法の手順を説明するための図である。 本発明の別の実施形態による、ピン・インタフェースを有する電気相互接続エレメントを組み立てるための方法の手順を説明するための図である。 マイクロエレクトロニクス・ピンの略側面図である。 マイクロエレクトロニクス・ピンの略上面図である。 マイクロエレクトロニクス・ピンの略側面図である。 本発明の更に別の実施形態による、ピン・インタフェースを有する電気相互接続エレメントを組み立てるための方法の手順を説明するための図である。 本発明の実施の一形態によるアセンブリを他のエレクトロニクス構造体に接合した状態を示す図である。
既存の多層相互接続エレメント上にコプレナー・ピン（coplanar pins）を形成する方法をここに開示する。図１に多層相互接続エレメント１０を示す。多層相互接続エレメント１０は、誘電体部分１２と導電体部分１４を有する。導電体部分は、配線、接合パッド、あるいは他の類似物の形態をとることがある。
多層相互接続エレメント１０は、例えばポリイミド、セラミック、ＦＲ４、ＢＴ樹脂などの誘電体を用いて単一の金属基板または多層基板から形成されることがある。多層相互接続エレメント１０は、多重配線層（multiple wiring layers）などを含む相互接続エレメントでありうる。多層相互接続エレメントの製造方法を開示している米国特許第６，５２８，７８４号明細書も参照されたい。なお、同米国特許の内容は、引用することにより本明細書の一部をなすものとする。
本発明の実施の一形態において、金属層１６は、図１Ｂに示すように、多層相互接続エレメント１０上に接着剤１８を用いてラミネート加工される。金属層１６は、当該分野において既知の任意の適切な金属でありうる。例えば、前記金属は、銅などの任意の導電性金属でありうる。そして、金属層１６は、図１Ｃに示すように、マイクロエレクトロニクス・コンタクトまたはピンを形成するために使用することができる。
マイクロエレクトロニクス・ピン２０は、当該分野において既知の方法に従って形成することができる。例えば、マイクロエレクトロニクス・ピン２０は、金属層１６上のレジスト層をフォトリソグラフィーでパタン形成し、レジストパタンをエッチングによって金属層１６に転写することによって形成することができる。
接着剤層１８がエッチング停止層として機能する場合、マイクロエレクトロニクス・ピン２０が形成された後、マイクロエレクトロニクス・ピン２０と多層相互接続エレメント１０の導電体部分１４との間に電気接続路を確立することを可能にするために、図１Ｄに示すように、接着剤層１８からいくつかの部分が取り除かれることがある。接着剤層１８は、当該分野において既知のフォトリソグラフィー技術などを使って、選択的に除去することができる。
次に、図１Ｅに示すように、接着剤１８から取り除かれた部分に隣接して電気接続路（electrical connections）２２が形成される。例えば、物理的気相成長法としても知られるスパッタリング、または化学めっきの後に、電気接続路の場所を画定するためにフォトリソグラフィーパタン形成またはレーザ穴開けが実行されることがある。電気接続路２２が形成された後、それらは所望の厚みまで厚みを増すために電気メッキされることがある。この結果、多層相互接続エレメント１０とマイクロエレクトロニクス・ピン２０との間に電気接続路２２が形成される。最後に、アセンブリ５０が破損しないように、電気接続路２２とマイクロエレクトロニクス・ピン２０の下部とをカバーする保護誘電体層または保護誘電膜２４（図１Ｅ）が、多層相互接続エレメント１０上に積層されることがある。この保護層（あるいは保護膜）２４は、マイクロエレクトロニクス・ピン２０の最上面の共平面性を維持することにも関与することができる。なぜならば、保護誘電体層２４はピン２０を動かないように固定することに役立つので、保護誘電体層２４はアセンブリ５０が取り扱われる際のたわみを低減するからである。保護層（あるいは保護膜）の材料としては、例えば半田マスクなどがある。
本発明の別の実施形態による多層相互接続エレメント１０を図２Ａに示す。まず図２Ｂに示すように、接着剤１８を用いて層状金属構造体２６が多層相互接続エレメント１０に接合される。層状金属構造体２６は、第１の金属層２８、エッチング停止層３０および第２の金属層３２を含みうる。第１の金属層２８は、好ましくは、第２の金属層３２よりも大きな層厚を有する。トライメタル構造が図示されているが、層状金属構造体２６は任意数の層を含みうる。
マイクロエレクトロニクス・ピン２０は、図２Ｃに示すように、フォトリソグラフィーパタン形成技術などを用いて、第１の金属層２８から形成することができる。しかしながら、エッチング停止層はそのままの状態で残る。
次に、図３以降の図面を参照しながら、マイクロエレクトロニクス・ピン２０を形成する方法について説明する。図３に示すように、連続した金属配線層２１０の表面から上に突き出すように、複数の導電性ピン２００が形成される。ピン２００は、様々な異なるプロセスによって形成することができる。例示的なプロセスについては、米国特許第６，８８４，７０９号明細書のほかに、２００７年１月１１日に出願された“Chip Capacitor Embedded PWB”と題された米国仮特許出願第６０／８７５，７３０号も参照されたい。なお、同米国特許および同米国仮特許出願の内容は、引用することにより本明細書の一部をなすものとする。
１つの斯かるプロセスにおいて、多層金属構造体の露出した金属層は、ピン２００を形成するために、フォトリソグラフィーでパタン形成されたフォトレジスト層に従ってエッチングされる。このエッチングプロセスは、多層金属構造体の内部金属層２２０上で停止する。内部金属層２２０は、露出した金属層の金属とは異なる１種類以上の金属を含み、内部金属層２２０は、露出した金属層をエッチングするために使用されるエッチング液によって攻撃されないような組成を有する。例えば、ピン２００を形成するためにエッチングされる金属層は基本的に銅から構成されることが可能であり、連続した金属層２１０も基本的には銅から構成されることが可能である。そして、内部金属層２２０は、基本的にニッケルから構成されることが可能である。ニッケルは銅と比べて好適な選択性を有し、金属層がピン２００を形成するためにエッチングされるときにニッケルが攻撃されることを避けることができる。
そして、ピン２００を形成した後、露出した内部金属層２２０を下地の金属層２１０に対して選択的なプロセスによって取り除くために、異なるエッチング液が適用される。代わりに、ピン２００を形成することができる別の方法は電気メッキによるものである。この方法では、ピンは、フォトレジスト層などの誘電体層内にパタン形成された開口部を通して金属をベース金属層２１０上にメッキすることよって形成される。
図４の上面図に示すように、ピンは、様々な異なる形状とサイズを有することができる。例えば、真上から見ると、ピンは、円形３００、正方形または直方形３１０、または楕円形３２０をした形状を持つことがある。ピンが星形をしている場合、他の形状を使用する場合よりも、ピンを押し込むことがより容易に、あるいはより難しくなる可能性がある。ピン２００の下地の金属層の平面からの高さは一般的に約１５ミクロン（μｍ）と約２５０ミクロン（μｍ）の間の範囲にあり、ピンの先端部の幅は約３０ミクロン（μｍ）以上の範囲にある。
図５Ａと図５Ｂに、ピンが採ることができる例示的な代替構造を示す。例えば、図５Ａに示すように、ピン４００は、ベース金属層４４０上に積層するエッチング停止層４２０に対して選択的な第１の金属層をエッチングすることによって形成され、ピン４００は第２の金属層４１０で被覆（コーティング）される。第２の金属層は、第１の金属層と同じ金属、１種類以上の他の金属、あるいは第１の金属層に含まれる金属と別の金属との組み合わせを含みうる。ある特定の実施形態では、第２の金属層４１０は、腐食に強く、第２の金属層と該第２金属層と接触する別の部位（feature）の金属層との間の拡散結合の形成を促進することもできる、金などの金属を含む。別の特定の実施形態では、第２の金属層は、スズといった融点が低い金属あるいは半田といった融点が低い合金あるいは共晶混合物を含む。第２の金属層として利用可能な１種類以上の金属の追加的な例としては、ニッケル、アルミニウム、またはニッケル／金を含む。
図５Ｂに示すように、導電性ピン４５０の先端部のみが第２の金属層４６０で被覆されることがある。また、導電性ピンの本体は、エッチング停止層を介在せることなく、接着剤層４７０に直接接触することがある。
次に、図２Ｄに示すように、エッチング停止層３０、第２の金属層３２および接着剤層１８のいくつかの部分が取り除かれることがある。エッチング停止層３０、第２の金属層３２および接着剤１８は、必要に応じて、同時または順次に取り除くことができる。これらの層の除去のおかげで、マイクロエレクトロニクス・ピン２０は、ここで述べたように、多層相互接続エレメント１０の導電体部分１４と電気的に接続することができる。最後に、完成した構造体の最上部に、（図１Ｅに関連して）既に述べたような誘電体保護層２４が積層されることがある。
本発明の更に別の実施形態では、図６Ａ〜図６Ｅに示すように、層状金属構造体２６が多層相互接続エレメント１０に接着剤１８を用いて接合されることがある。しかしながら、この工程の前に、第２の金属層３２はいくつかの部分が取り除かれる。そうすることで、層状金属構造体２６が接着剤１８を用いて多層相互接続エレメント１０に貼り合わされるときに、一部の接着剤が、図６Ｂおよび図６Ｃに示す様に、第２の金属層３２の取り除かれた部分に上に向かって入り込むことができるようになる。このように、第２の金属層３２は、層状金属構造体２６を多層相互接続エレメント１０に貼り合わせる前に、既にパタン形成されていることがある。
その後、マイクロエレクトロニクス・ピン２０が、既に述べた方法で形成される。次に、エッチング停止層３０と接着剤層１８のいくつかの部分が、図６Ｄに示すように取り除かれる。そして、マイクロエレクトロニクス・ピン２２を多層相互接続エレメント１０の導電体部分１４と電気的に接続する電気接続路２２が形成される。最後に、アセンブリ５０を形成するために保護層２４が積層されることがある。
ここで説明した方法および構造は、ＬＧＡ（land grid array）またはＢＧＡ（ball grid array）を有するチップの、図７Ａに示したものの様な露出したピン・インタフェースへのフリップチップ実装に有利である。チップは、図７Ｂに示すように、マイクロエレクトロニクス・ピン２０の反対側でアセンブリ５０に実装されることもある。さらに、本方法および構造は、図７Ｃに示す様に、フリップチップまたはワイヤボンド・マイクロコンタクトにも有利である。仕上がったアセンブリは回路パネルである場合がある、あるいはチップに接合した回路パネルである場合がある。さらに、仕上がったセンブリは別の回路パネルまたはチップへの相互接続に向いていると考えられる。
本発明を特定の実施形態に関して説明してきたが、これらの実施形態は、本発明の原理と用途を単に例示するものであることが理解されるべきである。従って、本願の特許請求の範囲の請求項によって画定される本発明の精神および範囲から逸脱することなく、例示した実施形態に多数の変更を施すことができること、更に、他の構成を考案することができることが理解されるべきである。
１０ 多層相互接続エレメント
１２ 誘電体部分
１４ 導電体部分
１６ 金属層
１８ 接着剤層
２０ マイクロエレクトロニクス・ピン
２２ 電気接続路（金属トレース）
２４ 誘電体保護層
２６ 層状金属構造体
２６ 層状金属構造体
２８ 第１の金属層
３０ エッチング停止層
３２ 第２の金属層
４０ ピンの最上面
５０ アセンブリ
２００ 導電性ピン
２１０ 連続した金属配線層
２２０ 内部金属層
３００ 円形ピン
３１０ 直方形ピン
３２０ 楕円形ピン
４００ ピン（第１の金属層）
４１０ 第２の金属層
４２０ エッチング停止層
４４０ ベース金属層
４５０ 導電性ピン
４６０ 第２の金属層
４７０ 接着剤層

Claims (20)

  1. 相互接続エレメントのコンタクトを形成する方法であって、
    （ａ）導電性エレメントと該相互接続エレメントとの間に配置した誘電体層を用いて、該導電性エレメントを、多重配線層を有する前記相互接続エレメントに接合する工程と、
    （ｂ）前記誘電体層の主表面の少なくとも一部をいくつかの導電性ピンの間に露出させて、前記導電性エレメントをパタン形成して前記導電性ピンを形成する工程と、
    （ｃ）前記主表面の露出した前記一部から延びるいくつかの開口部を前記誘電体層に形成する工程と、
    （ｄ）前記導電性ピンを、前記誘電体層の前記開口部を介して、前記相互接続エレメントの導電性部位と電気的に相互接続する工程と
    を含んでなる方法。
  2. 工程（ａ）は、前記導電性エレメントを前記誘電体層で前記相互接続エレメントと接合することを含むものである請求項１に記載の方法。
  3. 前記誘電体層は、接着剤を含むものである請求項２に記載の方法。
  4. 工程（ｃ）は、前記誘電体層に前記開口部の内部へと延び、前記導電性部位を前記導電性ピンと相互接続する導電性トレースを形成することを含むものである請求項２に記載の方法。
  5. 前記導電性エレメントは、単一の金属シートを含むものである請求項１に記載の方法。
  6. 前記導電性エレメントは、層状金属構造体を含むものである請求項１に記載の方法。
  7. 前記層状金属構造体は、外側の金属層と、前記相互接続エレメントに対向する内側の金属層と、前記内側の金属層と前記外側の金属層の間に介在する第３の金属層とを含み、工程（ｂ）は、前記外側の金属層を前記第３の金属層に関して選択的にエッチングすることを更に含み、工程（ｃ）は、前記導電性部位を前記内側の金属層の１以上の部分と相互接続することを含むものである、請求項６に記載の方法。
  8. 工程（ｃ）は、前記第３の金属層と前記内側の金属層に、前記導電性部位と整合した開口部を形成することを更に含むものである請求項７に記載の方法。
  9. 前記内側の金属層は、１つ以上の第１の開口部を有し、工程（ｃ）は、前記第３の金属層に、前記第１の開口部と前記導電性部位とに整合する貫通開口部を形成することを更に含むものである請求項７に記載の方法。
  10. 相互接続エレメントのコンタクトを形成するための請求項１に記載された方法を含む、パッケージチップを形成する方法であって、
    （ｄ）マイクロエレクトロニクス素子のコンタクトを前記導電性ピンと電気的に相互接続する工程を更に含む方法。
  11. 相互接続エレメントのコンタクトを形成するための請求項１に記載された方法を含む、パッケージチップを形成する方法であって、ここで、前記導電性ピンは、前記相互接続エレメントの第１の表面から突出しており、当該方法は、
    （ｄ）マイクロエレクトロニクス素子のコンタクトを、前記相互接続エレメントの前記第１の表面から遠隔にある第２の表面に露出した前記相互接続エレメントの第２の導電性部位と相互接続する工程を更に含む方法。
  12. 相互接続エレメントを形成する方法であって、
    複数のコンタクトパッドを有する多層基板を用意する工程であって、該多層基板は少なくとも１つの誘電体層によって分離された多層配線層を有し、該多層配線層は、前記多層基板の第１の表面に露出した複数の導電性構造体を含み、少なくとも１つの誘電体層または１つ以上の第２構造体は、前記第１の表面から離れた前記多層基板の第２の表面に露出している、多層基板を用意する工程と、
    金属層を接合層で前記多層基板に接合する工程と、
    前記金属層から、実質的に固体である複数の導電性ポストを形成する工程であって、前記ポストは、前記接合層に沿う横方向に前記ポストの最大の長さを規定する端部を有する、複数のポストを形成する工程と、
    前記接合層内に、前記多層基板のコンタクトパッドを前記複数のポストに電気的に結合させる複数の金属化ビアを形成する工程であって、該金属化ビアは、前記ポストの前記端部を超えて配置されている、形成する工程と
    を含んでなる方法。
  13. 前記接合層は誘電体層を構成することを特徴とする請求項１２に記載の方法。
  14. 前記誘電体層は接着剤層を構成することを特徴とする請求項１３に記載の方法。
  15. 前記金属層は単一の金属シートを含むことを特徴とする請求項１２に記載の方法。
  16. 前記金属層は層状金属構造体を含むことを特徴とする請求項１２に記載の方法。
  17. 相互接続エレメントのコンタクトを形成するための請求項１２に記載された方法を含む、パッケージチップを形成する方法であって、
    マイクロエレクトロニクス素子のコンタクトを前記複数のポストに電気的に相互接続する工程を更に含む。方法。
  18. 相互接続エレメントのコンタクトを形成するための請求項１２に記載された方法を含む、パッケージチップを形成する方法であって、ここで、前記複数のポストは、前記相互接続エレメントの第１の表面から突出しており、
    マイクロエレクトロニクス素子のコンタクトを、前記多層基板の前記第１の表面からは遠隔にある第２の表面に露出した前記多層基板の第２の導電性パッドと電気的に相互接続する工程を更に含む、方法。
  19. 前記ステップ（ｃ）が、前記誘電体層に関連した前記ピンの位置によって完全に決定されない位置を有する前記開口部を形成するものである、請求項１に記載の方法。
  20. 前記ポストは、接合処理中に前記ポストが固体であるようにするため、接合金属の融点よりも実質的に高い融点を有する金属から形成される、請求項１２に記載の方法。
JP2010514821A 2007-06-29 2008-06-23 ピン・インタフェースを有する多層配線エレメント Active JP5421254B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/824,484 US7911805B2 (en) 2007-06-29 2007-06-29 Multilayer wiring element having pin interface
US11/824,484 2007-06-29
PCT/US2008/007978 WO2009005696A1 (en) 2007-06-29 2008-06-23 Multilayer wiring element having pin interface

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013238596A Division JP6001524B2 (ja) 2007-06-29 2013-11-19 ピン・インタフェースを有する多層配線エレメント

Publications (3)

Publication Number Publication Date
JP2010532567A JP2010532567A (ja) 2010-10-07
JP2010532567A5 JP2010532567A5 (ja) 2011-09-29
JP5421254B2 true JP5421254B2 (ja) 2014-02-19

Family

ID=40160169

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2010514821A Active JP5421254B2 (ja) 2007-06-29 2008-06-23 ピン・インタフェースを有する多層配線エレメント
JP2013238596A Active JP6001524B2 (ja) 2007-06-29 2013-11-19 ピン・インタフェースを有する多層配線エレメント

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2013238596A Active JP6001524B2 (ja) 2007-06-29 2013-11-19 ピン・インタフェースを有する多層配線エレメント

Country Status (6)

Country Link
US (1) US7911805B2 (ja)
EP (1) EP2172089B1 (ja)
JP (2) JP5421254B2 (ja)
KR (1) KR101530896B1 (ja)
CN (1) CN101772995B (ja)
WO (1) WO2009005696A1 (ja)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8641913B2 (en) 2003-10-06 2014-02-04 Tessera, Inc. Fine pitch microcontacts and method for forming thereof
US7495179B2 (en) 2003-10-06 2009-02-24 Tessera, Inc. Components with posts and pads
US7709968B2 (en) 2003-12-30 2010-05-04 Tessera, Inc. Micro pin grid array with pin motion isolation
KR101313391B1 (ko) 2004-11-03 2013-10-01 테세라, 인코포레이티드 적층형 패키징
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US7911805B2 (en) * 2007-06-29 2011-03-22 Tessera, Inc. Multilayer wiring element having pin interface
US8238114B2 (en) 2007-09-20 2012-08-07 Ibiden Co., Ltd. Printed wiring board and method for manufacturing same
EP2206145A4 (en) 2007-09-28 2012-03-28 Tessera Inc FLIP-CHIP CONNECTION WITH DOUBLE POSTS
US20100044860A1 (en) * 2008-08-21 2010-02-25 Tessera Interconnect Materials, Inc. Microelectronic substrate or element having conductive pads and metal posts joined thereto using bond layer
US9006028B2 (en) * 2008-09-12 2015-04-14 Ananda H. Kumar Methods for forming ceramic substrates with via studs
US8330272B2 (en) 2010-07-08 2012-12-11 Tessera, Inc. Microelectronic packages with dual or multiple-etched flip-chip connectors
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US8580607B2 (en) 2010-07-27 2013-11-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
US8853558B2 (en) 2010-12-10 2014-10-07 Tessera, Inc. Interconnect structure
JP5777997B2 (ja) * 2011-03-07 2015-09-16 日本特殊陶業株式会社 電子部品検査装置用配線基板およびその製造方法
JP5798435B2 (ja) 2011-03-07 2015-10-21 日本特殊陶業株式会社 電子部品検査装置用配線基板およびその製造方法
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8404520B1 (en) 2011-10-17 2013-03-26 Invensas Corporation Package-on-package assembly with wire bond vias
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
JP2014045221A (ja) * 2013-12-09 2014-03-13 Sumitomo Electric Printed Circuit Inc フレキシブルプリント配線板シートの製造方法
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
KR101672640B1 (ko) * 2015-06-23 2016-11-03 앰코 테크놀로지 코리아 주식회사 반도체 디바이스
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US9633971B2 (en) 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
TW202414634A (zh) 2016-10-27 2024-04-01 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
US11044802B2 (en) 2017-02-16 2021-06-22 Azotek Co., Ltd. Circuit board
US10813213B2 (en) 2017-02-16 2020-10-20 Azotek Co., Ltd. High-frequency composite substrate and insulating structure thereof
US10743423B2 (en) * 2017-09-15 2020-08-11 Azotek Co., Ltd. Manufacturing method of composite substrate
US11225563B2 (en) 2017-02-16 2022-01-18 Azotek Co., Ltd. Circuit board structure and composite for forming insulating substrates

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59178752A (ja) 1983-03-30 1984-10-11 Hitachi Ltd 多層配線基板
JPS59198747A (ja) 1983-04-26 1984-11-10 Nec Corp 高密度多層配線基板
JPH01308057A (ja) 1988-06-07 1989-12-12 Matsushita Electric Ind Co Ltd マルチチップ・パッケージ
JP3925752B2 (ja) * 1997-08-08 2007-06-06 日立化成工業株式会社 バンプ付き配線基板及び半導体パッケ−ジの製造法
JPH11298144A (ja) * 1998-04-15 1999-10-29 Sanwa New Multi Kk 多層プリント配線板の製造方法
JP3973340B2 (ja) * 1999-10-05 2007-09-12 Ｎｅｃエレクトロニクス株式会社 半導体装置、配線基板、及び、それらの製造方法
JP3653452B2 (ja) * 2000-07-31 2005-05-25 株式会社ノース 配線回路基板とその製造方法と半導体集積回路装置とその製造方法
US6586684B2 (en) * 2001-06-29 2003-07-01 Intel Corporation Circuit housing clamp and method of manufacture therefor
EP1491927B1 (en) * 2002-04-01 2013-02-27 Ibiden Co., Ltd. Ic chip mounting substrate, and ic chip mounting substrate manufacturing method
JP3835352B2 (ja) * 2002-06-03 2006-10-18 株式会社デンソー バンプの形成方法及びバンプを有する基板と他の基板との接合方法
KR100455890B1 (ko) * 2002-12-24 2004-11-06 삼성전기주식회사 커패시터 내장형 인쇄회로기판 및 그 제조 방법
JP2004327945A (ja) * 2003-04-30 2004-11-18 Ngk Spark Plug Co Ltd セラミック電子回路部品
FR2879347A1 (fr) * 2004-12-14 2006-06-16 Commissariat Energie Atomique Dispositif electronique a deux composants assembles et procede de fabrication d'un tel dispositif
FR2879747A1 (fr) 2004-12-16 2006-06-23 Oreal Procede d'evaluation in vitro du potentiel protecteur contre la photoimmunosuppression ou du caractere photosensibilisant de produits ou de compositions.
US7317249B2 (en) * 2004-12-23 2008-01-08 Tessera, Inc. Microelectronic package having stacked semiconductor devices and a process for its fabrication
US7911805B2 (en) * 2007-06-29 2011-03-22 Tessera, Inc. Multilayer wiring element having pin interface

Also Published As

Publication number Publication date
WO2009005696A1 (en) 2009-01-08
CN101772995A (zh) 2010-07-07
EP2172089A4 (en) 2011-08-10
EP2172089A1 (en) 2010-04-07
KR101530896B1 (ko) 2015-06-23
CN101772995B (zh) 2016-07-13
US20090002964A1 (en) 2009-01-01
KR20100050457A (ko) 2010-05-13
JP2014060431A (ja) 2014-04-03
EP2172089B1 (en) 2019-08-28
US7911805B2 (en) 2011-03-22
JP6001524B2 (ja) 2016-10-05
JP2010532567A (ja) 2010-10-07

Similar Documents

Publication Publication Date Title
JP5421254B2 (ja) ピン・インタフェースを有する多層配線エレメント
US8299368B2 (en) Interconnection element for electric circuits
JP4619223B2 (ja) 半導体パッケージ及びその製造方法
JP5147779B2 (ja) 配線基板の製造方法及び半導体パッケージの製造方法
US6998290B2 (en) Economical high density chip carrier
US7435680B2 (en) Method of manufacturing a circuit substrate and method of manufacturing an electronic parts packaging structure
KR101572600B1 (ko) 다층 배선 요소와 마이크로전자 요소가 실장된 어셈블리
US7791206B2 (en) Semiconductor device and method of manufacturing the same
US20080188037A1 (en) Method of manufacturing semiconductor chip assembly with sacrificial metal-based core carrier
US20060191134A1 (en) Patch substrate for external connection
JP2004343030A (ja) 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール
JP2010537403A (ja) メッキによって形成されたポストを有する相互接続要素
TWI505756B (zh) 印刷電路板及其製造方法
JP5157455B2 (ja) 半導体装置
JP2009528707A (ja) 多層パッケージ構造物及びその製造方法
US6913814B2 (en) Lamination process and structure of high layout density substrate
US11272614B2 (en) Printed wiring board and method for manufacturing the same
JP5653144B2 (ja) 半導体パッケージの製造方法
JPH09275271A (ja) プリント配線板、その製造方法、およびプリント回路基板
TW201828396A (zh) 新型端子
JP2005093930A (ja) 多層基板とその製造方法
JP2004071944A (ja) 電子装置
JP2000208917A (ja) 回路基板の製造方法および基板材料
JP2013141042A (ja) バンプ構造およびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110617

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110617

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110809

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121120

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130218

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130225

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130318

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130326

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130416

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130423

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130515

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131022

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131121

R150 Certificate of patent or registration of utility model

Ref document number: 5421254

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250