JP2011029374A - 半導体パッケージおよび半導体パッケージモジュール - Google Patents

半導体パッケージおよび半導体パッケージモジュール Download PDF

Info

Publication number
JP2011029374A
JP2011029374A JP2009173073A JP2009173073A JP2011029374A JP 2011029374 A JP2011029374 A JP 2011029374A JP 2009173073 A JP2009173073 A JP 2009173073A JP 2009173073 A JP2009173073 A JP 2009173073A JP 2011029374 A JP2011029374 A JP 2011029374A
Authority
JP
Japan
Prior art keywords
ubm
semiconductor package
die
bonding pad
diameter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009173073A
Other languages
English (en)
Other versions
JP5263053B2 (ja
Inventor
Kosuke Yamada
浩輔 山田
Noboru Kato
登 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2009173073A priority Critical patent/JP5263053B2/ja
Priority to US12/833,083 priority patent/US8378501B2/en
Priority to CN201010235646XA priority patent/CN101964334B/zh
Publication of JP2011029374A publication Critical patent/JP2011029374A/ja
Application granted granted Critical
Publication of JP5263053B2 publication Critical patent/JP5263053B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/06179—Corner adaptations, i.e. disposition of the bonding areas at the corners of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/065—Material
    • H01L2224/06505—Bonding areas having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/145—Material
    • H01L2224/14505—Bump connectors having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】物理的な曲げや熱膨張係数の違いによる応力が加わっても、機能的に最小限な構成要素のみで、特定のバンプへの応力の集中を緩和し、半田バンプの破断を抑制できる半導体パッケージを実現する。
【解決手段】半導体パッケージ１０は、平板形状のダイ１１を有し、ダイ１１の実装面１１Ｆに複数のボンディングパッド１２は配列形成されている。また、実装面１１Ｆには、パッシべーション膜１３と保護膜１４とがボンディングパッド１２の中央領域を開口するように形成されている。この開口部には、ボンディングパッド１２に接合するＵＢＭ１５が形成されており、各ＵＢＭ１５の表面には半田バンプ１６が形成されている。この際、ダイ１１の角部に形成されたＵＢＭ１５Ｅは、ダイ１１の中央位置に形成されたＵＢＭ１５Ｃよりも小さい径で形成され、バネ係数が低く設定されている。
【選択図】 図２

Description

この発明は、半導体チップのダイを含み実装用基板にフリップチップ実装される半導体パッケージおよび当該半導体パッケージと実装用基板とからなる半導体パッケージモジュールに関するものである。
現在、半導体チップのダイ（Ｄｉｅ）を実装用基板にフリップチップ実装してなるＣＳＰパッケージモジュールが、各種分野で多く利用されている。
ＣＳＰパッケージモジュールのような半導体パッケージモジュールは、一般的に、特許文献１に示すように、ダイ（ウェハー）の一主面にボンディングパッドが配列形成され、当該ボンディングパッドが露出するように、パッシべーション膜が形成されている。さらに、パッシべーション膜の表面にポリイミド等による保護膜が形成されている。そして、これらパッシべーション膜および保護膜よりもダイ側に形成されたボンディングパッドを外部の回路基板に接続させるために、ボンディングパッド毎にＵＢＭ（Ｕｎｄｅｒ Ｂｕｎｐ Ｍｅｔａｌ）が形成され、これらＵＢＭの表面に半田バンプが形成されている。
図７は、従来の半導体パッケージモジュール１Ｋの構成をより詳細に説明する為の図であり、図７（Ａ）は半導体パッケージモジュール１Ｋに用いられる半導体パッケージ１０Ｋの構成を示す側面断面図であり、図７（Ｂ）は半導体パッケージモジュール１Ｋの構成を示す側面断面図である。なお、図７では、半導体パッケージモジュール１Ｋとして外部回路基板へ接続するための実装用のランドおよび半田バンプについては図示を省略している。
図７（Ａ）に示すように、従来の半導体パッケージ１０Ｋは、半導体ＩＣのダイ１１を備え、ダイ１１の実装面１１Ｆにボンディングパッド１２が二次元配列形成されている。ダイ１１の実装面１１Ｆ上には、各ボンディングパッド１２の中央部が開口するようにパッシべーション膜１３が形成されている。さらに、当該パッシべーション膜１３を覆うように、且つ各ボンディングパッド１２の中央部が露出するように保護膜１４が形成されている。
各ボンディングパッド１２の表面には、ＵＢＭ１５Ｋが形成されており、各ＵＢＭ１５Ｋは、保護膜１４の外部側表面に露出するように形成されている。
この際、通常の全てのＵＢＭ１５Ｋは、同じ径で形成されている。すなわち、ダイ１１の中央位置のＵＢＭ１５ＫＣの径φｃも、ダイ１１の端部のＵＢＭ１５ＫＥの径φｅも同じに形成されている。ここで、ＵＢＭの径とは、ＵＢＭ１５Ｋを、ダイ１１の実装面１１Ｆに対して垂直な方向から見た場合の径を示し、より詳細には、ボンディングパッド１２に接合する保護膜１４によって囲まれた位置の径を示す。
そして、このように同じ形状に形成された各ＵＢＭ１５Ｋの表面には、半田バンプ１６が形成されている。
このように形成された半導体パッケージ１０Ｋは、実装用基板２０にフリップチップ実装される。すなわち、半導体パッケージ１０Ｋは、実装面１１Ｆ側が実装用基板２０側を向くように、且つ各半田バンプ１６が実装用基板２０の各実装用ランド２１に対向するように配置される。そして、リフロー処理等を実行することで、半田バンプ１６により、半導体パッケージ１０ＫのＵＢＭ１５Ｋと実装用基板２０の実装用ランド２１とが電気的に接続される。
特開平１１−２７４３７４号公報
上述のような従来の構造では、実装用基板２０とダイ１１との熱膨張係数の差により、半導体パッケージ１０Ｋのボンディングパッド１２（ＵＢＭ１５Ｋ）と実装用基板２０の実装用ランド２１との位置関係が変化し、この変化による応力で半田バンプ１６が破断する可能性があった。
また、ＣＳＰパッケージモジュール１Ｋとして外部から曲げ等の応力が加わると、実装用基板２０とダイ１１との湾曲度の差により、半導体パッケージ１０Ｋのボンディングパッド１２（ＵＢＭ１５Ｋ）と実装用基板２０の実装用ランド２１との位置関係が変化し、この変形の応力によって半田バンプ１６が破断する可能性があった。
従来の構造では、このような半田バンプ１６の破断を防止するために、半田バンプ１６による接続部を覆うように、樹脂封止３０を施して、半導体パッケージ１０Ｋと実装用基板２０との上記接続構造に発生する応力を緩和している。
しかしながら、このような従来の構成では、機能的な接続（実装）処理を行った後、直接的に機能的な接続とは無関係の樹脂封止を行わなければならず、工程負荷が増加する。また、樹脂を用いることにより構成材料が増加する。このため、機能的に直接には必要のない部材により、半導体パッケージモジュールが高価になってしまう。
この発明の目的は、機能的に必要最小限な構成であっても、半導体パッケージのダイと実装用基板との熱膨張係数の差による半田バンプの破断や、外部応力による半田バンプの破断を抑制できる信頼性に優れる半導体パッケージおよび半導体パッケージモジュールを実現することにある。
この発明は、所定の電子回路が形成された半導体で平板状のダイと、該ダイの実装面に配列形成された複数ボンディングパッドと、該複数のボンディングパッドの表面にそれぞれに形成され、該表面に垂直な方向へ延びる形状からなるＵＢＭと、を備えた半導体パッケージに関するものである。この半導体パッケージでは、ダイの角部のボンディングパッドに形成されたＵＢＭは、ダイの略中央位置のボンディングパッドに形成されたＵＢＭに対して、バネ係数が低い構造で形成されている。
また、この発明は、所定の電子回路が形成された半導体で平板状のダイと、該ダイの実装面に配列形成された複数ボンディングパッドと、該複数のボンディングパッドの表面にそれぞれに形成され、該表面に垂直な方向へ延びる形状からなるＵＢＭと、を備えた半導体パッケージに関するものである。この半導体パッケージは、ダイの外周辺部のボンディングパッドに形成されたＵＢＭは、ダイの略中央位置のボンディングパッドに形成されたＵＢＭに対して、バネ係数が低い構造で形成されている。
これらの構成では、各ＵＢＭに形成した半田バンプを介して、半導体パッケージを実装用基板に接合して半導体パッケージモジュールを形成した場合で、当該半導体パッケージモジュールが外部から応力を受けた場合に、半導体パッケージのダイの略中央位置のよりも角部や外周辺部の方が、外部からの応力の影響を受けて半田バンプが破損しやすいことに着目している。
そして、半導体パッケージのダイの角部や周辺部のＵＢＭのバネ係数を、ダイの略中央位置のＵＢＭのバネ係数よりも低くすることで、外部から応力を受けた際に、応力の影響を受け易い角部や周辺部のＵＢＭは、応力よって変形し易くなる。このようなＵＢＭの変形によって、外部からの角部や周辺部へ係る応力は、各半田バンプに均一に分配されるので、角部や周辺部の半田バンプへ係る応力が低減される。したがって、従来のように樹脂封止を行わなくても、半田バンプへの応力が低減され、当該半田バンプの破断が抑制される。
また、この発明の半導体パッケージにおけるバネ係数が低い構造のＵＢＭの径は、ダイの略中央位置のボンディングパッドに形成されたＵＢＭの径よりも小さく形成されている。
この構成では、金属からなるＵＢＭのバネ係数が、ボンディングパッドとの接合面積すなわちＵＢＭの径に依存することを利用し、角部や周辺部のＵＢＭの径を略中央位置のＵＢＭの径よりも小さくすることで、バネ係数を低くすべき角部や周辺部のＵＢＭのバネ係数を低くすることができる。これにより、簡素且つ容易な構造でバネ係数の低いＵＢＭを形成することができる。
また、この発明の半導体パッケージのＵＢＭは、ボンディングパッドに接続する部分と、該ボンディングパッドに接続する部分の先端に形成され半田バンプが形成される部分と、からなる。そして、バネ係数が低い構造のＵＢＭのボンディングパッドに接続する部分の径は、ダイの略中央位置のボンディングパッドに形成されたＵＢＭのボンディングパッドに接続する部分の径よりも小さく形成されている。
この構成では、より具体的なＵＢＭの形状を示すものであり、ＵＢＭを、ボンディングパッドに接続する部分と、半田バンプが形成される部分とから形成する。そして、バネ係数を低くするために、ボンディングパッドに接続する部分の径を小さくする。これにより、形成可能な半田バンプの形状を小さくすることなく、バネ係数を低くすることができる。また、ボンディングパッドに接続する部分の方が、半田バンプが形成される部分よりも、ボンディングパッドの表面に垂直な方向の長さが長いので、応力を緩和しやすい。したがって、より効果的に応力を緩和するＵＢＭを形成することができる。
また、この発明の半導体パッケージは、ボンディングパッドのそれぞれを部分的に覆い、ＵＢＭのボンディングパッドに接続する部分を囲む形状からなり所定の弾性を有する保護膜を備えている。
この構成では、より具体的な半導体パッケージの構成を示すものであり、所定の弾性を有する保護膜をＵＢＭのボンディングパッドに接続する部分を囲むように形成することで、応力の緩和能力をより向上させることができる。
また、この発明は、所定の電子回路が形成された半導体で平板状のダイと、該ダイの実装面に配列形成された複数ボンディングパッドと、該複数のボンディングパッドの表面にそれぞれに形成され、該表面に垂直な方向へ延びる形状からなるＵＢＭと、を備えた半導体パッケージに関するものである。この半導体パッケージでは、各ボンディングパッドに形成されるＵＢＭは、ダイの略中央位置のボンディングパッドに形成されたＵＢＭからの距離に応じてバネ係数が低くなるような構造に形成されている。
この構成では、各ＵＢＭのバネ係数が、ダイの略中央位置からの距離が遠ざかる程、低くなるように設定される。これは、上述のように、ダイの略中央位置から外周辺部および角部に向かうほど、応力を受けやすいことを利用している。そして、このような構成とすることで、角部や外周辺部のみでなく、ダイの各ボンディングパッドに形成されたＵＢＭ毎に、適宜応力が緩和される。これにより、全てのＵＢＭに、低減された略均一な応力しか係らず、半導体パッケージの全領域において効果的に半田バンプの破断を抑制できる。
また、この発明の半導体パッケージの各ボンディングパッドに形成されるＵＢＭの径は、ダイの略中央位置のボンディングパッドに形成されたＵＢＭからの距離に応じて小さくなるように形成されている。
この構成では、バネ係数の設定方法の一例を示し、ダイの略中央位置からの距離に応じて、ＵＢＭの径を小さくしている。この構成とすることで、ダイの略中央位置からの距離に応じたバネ係数の設定を、簡素且つ容易な構造で実現できる。
また、この発明の半導体パッケージモジュールは、上述の半導体パッケージと、該半導体パッケージの各半田バンプに対向する位置に形成された実装用ランドを有する実装用基板と、を備え、各ＵＢＭがそれぞれの半田バンプにより実装用ランドに接合されてなる。
この構成では、上述の各構成の半導体パッケージを用いて半導体パッケージモジュールを形成することで、半田バンプの破断が抑制され、信頼性に優れる半導体パッケージモジュールを形成することができる。
この発明によれば、半導体パッケージモジュールに、物理的な曲げや熱膨張係数の違いによる応力が加わっても、半導体パッケージモジュールとしての機能的に最小限な構成要素のみで、当該応力が特定のバンプに集中的にかかることを緩和し、半田バンプの破断を抑制することができる。これにより、信頼性に優れた半導体パッケージおよび半導体パッケージモジュールを、簡素な構成且つ安価に実現することができる。
第１の実施形態の半導体パッケージ１０をダイ１１の実装面１１Ｆ側から見た外観斜視図、および、当該半導体パッケージ１０をダイ１１の実装面１１Ｆ側から見た平面図である。 第１の実施形態の半導体パッケージ１０の側面断面図、ダイ１１の略中央位置のＵＢＭ１５Ｃおよびダイ１１の角部のＵＢＭ１５Ｅを拡大した側面断面図、および半導体パッケージモジュール１の側面断面図である。 第１の実施形態の半導体パッケージモジュール１に曲げによる外部応力が係った場合の挙動を模式的に示す側面断面図である。 第１の実施形態の半導体パッケージモジュール１に高温が加わった場合の挙動を模式的に示す側面断面図である。 第２の実施形態の半導体パッケージ１０Ａをダイ１１の実装面１１Ｆ側から見た外観斜視図、および、当該半導体パッケージ１０Ａをダイ１１の実装面１１Ｆ側から見た平面図である。 第３の実施形態の半導体パッケージ１０Ｂをダイ１１の実装面１１Ｆ側から見た平面図である。 従来のＣＳＰパッケージモジュール１Ｋの構成をより詳細に説明する為の図である。
本発明の第１の実施形態に係る半導体パッケージモジュールおよび当該半導体パッケージモジュールを構成する半導体パッケージについて、図を参照して説明する。
図１（Ａ）は、本実施形態の半導体パッケージ１０をダイ１１の実装面１１Ｆ側から見た外観斜視図である。図１（Ｂ）は当該半導体パッケージ１０をダイ１１の実装面１１Ｆ側から見た平面図である。
図２（Ａ）は、本実施形態の半導体パッケージ１０を対角線に沿って切った側面断面図である。図２（Ｂ）は、ダイ１１の略中央位置のＵＢＭ１５Ｃおよびダイ１１の角部のＵＢＭ１５Ｅを拡大した側面断面図である。図２（Ｃ）は、本実施形態の半導体パッケージモジュール１を対角線に沿って切った側面断面図である。
本実施形態の半導体パッケージ１０は、平面視した形状が略正方形で、所定厚みからなる半導体のダイ１１を備える。ダイ１１には、予め所定の電子回路素子や電子回路パターンが形成されており、実装面１１Ｆ側には、複数のボンディングパッド１２が形成されている。
複数のボンディングパッド１２は、ダイ１１の実装面１１Ｆの全面に亘り、二次元配列されている。例えば、図１、図２の例であれば、ダイ１１の実装面１１Ｆに、９×９個のボンディングパッド１２が略等間隔で形成されている。なお、ボンディングパッド１２の個数はこの個数に限らず、仕様に応じて適宜設定すればよい。
ダイ１１の実装面１１Ｆには、各ボンディングパッド１２の中央領域をそれぞれに開口する形状で、パッシべーション膜１３が成膜されている。パッシべーション膜１３は、ポリイミド等の絶縁性材料を用いており、塗布やＣＶＤ法等の工法により実装面１１Ｆの全面に成膜された後にパターニング処理することで、上述の開口を有する形状に成形される。
さらに、ダイ１１の実装面１１Ｆのパッシべーション膜１３を覆うように、保護膜１４が成膜されている。この際、保護膜１４は、パッシべーション膜１３を覆いながらも、後にＵＢＭ１５が形成される各ボンディングパッド１２の中央領域を開口するように成膜されている。また、保護膜１４は、所定の弾性を有する絶縁性材料、例えばポリイミドからなる。そして、保護膜１４も、パッシべーション膜１３と同様に実装面１１Ｆへの全面成膜を行った後にパターニング処理を行うことで開口を有する形状に成形される。
各ボンディングパッド１２の上述の開口された領域には、それぞれにＵＢＭ１５が形成されている。ＵＢＭ１５は、複数の異なる種類の金属を成膜することにより形成され、例えば、ＣｒおよびＣｕの複合物や、Ｎｉ／Ａｕ積層膜により形成される。
各ＵＢＭ１５は、首部分１５１と頭部分１５２との２つの部分が一体形成された形状からなる。ＵＢＭ１５の首部分１５１は、ボンディングパッド１２に接合するとともに、ボンディングパッド１２の表面に垂直な方向へ延びる形状からなり保護膜１４によって周囲が囲まれている。ＵＢＭ１５の頭部分１５２は、首部分１５１のボンディングパッド１２と反対側の端部に有り、保護膜１４の表面に露出した形状からなる。さらに頭部分１５２は、平面視した面積が首部分１５１よりも広い形状、すなわち平面視した状態での径が大きく、厚みの薄い形状からなる。
そして、全てのＵＢＭ１５の頭部分１５２は、ダイ１１における位置によらず同じ構造であるのに対して、各ＵＢＭ１５の首部分１５１は、ダイ１１におけるそれぞれのＵＢＭ１５の位置によって、平面視した状態での径が異なるように形成されている。具体的には、本実施形態の半導体パッケージ１０では、ダイ１１の中央位置に形成されたＵＢＭ１５Ｃに対して、ダイ１１の角部に形成されたＵＢＭ１５Ｅは、径が小さく形成されている。すなわち、ダイ１１の中央位置のＵＢＭ１５Ｃの径φｃと、ダイ１１の角部のＵＢＭ１１Ｅの径φｅとが、φｃ＞φｅの関係からなる。また、ダイ１１の角部のＵＢＭ１５Ｅ以外のＵＢＭ１５は、中央位置のＵＢＭ１５Ｃと同じ径で形成されている。
ここで、金属からなるＵＢＭ１５のバネ係数ｋは、ｋ＝ｆ（α，Ｓ／Ｌ）で与えられる。この式において、ｆ（＊）は＊の関数であることを示し、αはＵＢＭ１５の材料に基づく係数であり、ＳはＵＢＭ１５のボンディングパッド１２との接合面積すなわち径の二乗に比例する値であり、ＬはＵＢＭ１５の長さ（ボンディングパッド１２の表面に垂直な方向の長さ）である。このように、ＵＢＭ１５は、同じ材質を用いていれば、径が小さくなるほど、もしくは長さが長くなるほどバネ係数ｋが低くなる。
したがって、ダイ１１の角部のＵＢＭ１５Ｅの径を、中央位置のＵＢＭ１５Ｃや他のＵＢＭ１５の径と比較して小さくすることで、当該ＵＢＭ１５Ｅのバネ係数を低くすることができる。これにより、ダイ１１の角部のＵＢＭ１５Ｅは、他のＵＢＭ１５と比較して、外部応力に対して伸縮しやすい構造となる。
このような構造からなる各ＵＢＭ１５の頭部分１５２の表面には、半田バンプ１６が形成される。この際、ＵＢＭ１５Ｅは、首部分１５１の径を小さくしただけで、頭部分１５２を他のＵＢＭ１５と同じ形状にしているので、全てのＵＢＭ１５で同じ半田バンプ１６を形成することができる。すなわち、後述する実装用基板２０の実装用ランド２１に対して同じ接合強度を得ることができる。
以上のような構成により、本実施形態の半導体パッケージ１０が形成される。
このような半導体パッケージ１０は、半田バンプ１６により実装用基板２０へ実装される。実装用基板２０には、半導体パッケージ１０の各半田バンプ１６に対応する位置に、実装用ランド２１が配列形成されている。そして、半田バンプ１６が実装用ランド２１に半田接合されることで、半導体パッケージ１０と実装用基板２０とが電気的且つ機構的に接続され、半導体パッケージモジュール１が形成される。
そして、上述のような構成からなる半導体パッケージ１０を有する半導体パッケージモジュール１は、次に示す特徴を有する。
まず、半導体パッケージモジュール１に外部応力が加わった場合の半田バンプ１６の破断の抑制効果について説明する。
図３は、本実施形態の半導体パッケージモジュール１に曲げによる外部応力が係った場合の挙動を模式的に示す側面断面図であり、図３（Ａ）は応力の係っていない通常状態を示し、図３（Ｂ）は実装用基板２０が半導体パッケージ１０側に反った状態を示し、図３（Ｃ）は実装用基板２０が半導体パッケージ１０と反対側に反った状態を示す。
図３（Ａ）に示すように、外部応力が加わっていない状態では、中央位置のＵＢＭ１５Ｃの長さ（高さ）Ｈｃ０と、角部のＵＢＭ１５Ｅの長さ（高さ）Ｈｅ０とは一致する。
次に、図３（Ｂ）に示すように、実装用基板２０が外部応力により、半導体パッケージ１０側に反ると、中央位置では半導体パッケージ１０と実装用基板２０の間隔は殆ど変化しないものの、端部では半導体パッケージ１０と実装用基板２０の間隔が狭くなる。特に角部では、反りの影響を受けやすく、半導体パッケージ１０と実装用基板２０の間隔がより狭くなる。
このような状況において、中央位置では間隔が変化しないので、中央位置のＵＢＭ１５Ｃの長さ（高さ）Ｈｃｕは、通常のＵＢＭ１５Ｃの長さ（高さ）Ｈｃ０に対して変化せず、半田バンプ１６に対して殆ど応力も係らない。
そして、角部では間隔が変化するものの、ＵＢＭ１５Ｅのバネ係数が低く設定されていることにより、この間隔に応じてＵＢＭ１５Ｅの長さＨｅｕは、通常のＵＢＭ１５Ｅの長さ（高さ）Ｈｅ０よりも短くなる（Ｈｅｕ＜Ｈｅ０）。この際、保護膜１４も所定の弾性を有するので、ＵＢＭ１５Ｅの形状に応じて変形する。このように、半田バンプ１６、ＵＢＭ１５Ｅからなる接続部に生じる反りによる応力は、ＵＢＭ１５Ｅの変形および保護膜１４の変形に作用し、角部の半田バンプ１６に係る応力は抑制される。これにより、当該反りによる角部の半田バンプ１６への応力の集中が緩和され、当該角部の半田バンプ１６の破断を抑制することができる。
次に、図３（Ｃ）に示すように、実装用基板２０が外部応力により、半導体パッケージ１０と反対側に反ると、中央位置では半導体パッケージ１０と実装用基板２０の間隔は殆ど変化しないものの、端部では半導体パッケージ１０と実装用基板２０の間隔が広くなる。特に角部では、反りの影響を受けやすく、半導体パッケージ１０と実装用基板２０の間隔がより広くなる。
このような状況において、中央位置では間隔が変化しないので、中央位置のＵＢＭ１５Ｃの長さ（高さ）Ｈｃｄは、通常のＵＢＭ１５Ｃの長さ（高さ）Ｈｃ０に対して変化せず、半田バンプ１６に対して殆ど応力も係らない。
そして、角部では間隔が変化するものの、ＵＢＭ１５Ｅのバネ係数が低く設定されていることにより、この間隔に応じてＵＢＭ１５Ｅの長さＨｅｄは、通常のＵＢＭ１５Ｅの長さ（高さ）Ｈｅ０よりも長くなる（Ｈｅｄ＞Ｈｅ０）。この際、保護膜１４も所定の弾性を有するので、ＵＢＭ１５Ｅの形状に応じて変形する。このように、半田バンプ１６、ＵＢＭ１５Ｅからなる接続部に生じる反りによる応力は、ＵＢＭ１５Ｅの変形および保護膜１４の変形に作用し、半田バンプ１６に係る応力は抑制される。これにより、当該反りによる半田バンプ１６の破断を抑制することができる。
次に、半導体パッケージ１０のダイ１１と実装用基板２０との熱膨張係数の差による破断の抑制について説明する。
図４は、本実施形態の半導体パッケージモジュール１に高温が加わった場合の挙動を模式的に示す側面断面図であり、図４（Ａ）は高温が加わっていない平温状態（通常状態）を示し、図４（Ｂ）は高温が加わった状態を示す。なお、図４において、Ｌｎは、平温状態での中央位置のＵＢＭ１５Ｃの中心から実装用基板２０の側面までの距離を示し、Ｌｎ’は、高温が加わった状態での中央位置のＵＢＭ１５Ｃの中心から実装用基板２０の側面までの距離を示す。
図４（Ａ）に示すように、高温が加わっていない状態では、ＵＢＭ１５の間隔と実装用ランド２１との間隔が同じであり、中央位置のＵＢＭ１５Ｃも角部のＵＢＭ１５Ｅも、それぞれの位置に応じた実装用ランド２１と、平面視した状態で略同じ位置で対向している。このため、中央位置のＵＢＭ１５Ｃも角部のＵＢＭ１５Ｅも、変形せず、応力も係らない。
次に、半導体パッケージモジュール１に高温が加わると、半導体であるダイ１１に対して熱膨張係数が高い誘電体材料からなる実装用基板２０は、図４（Ｂ）に示すように、ダイ１１よりも平面的に伸びた形状からなる。これにより、ＵＢＭ１５の間隔と実装用ランド２１との間隔が一致せず、特に伸びの影響を受ける角部では、ＵＢＭ１５Ｅと、これに対応する実装用ランド２１との平面的な位置関係がずれてしまう。しかしながら、ＵＢＭ１５Ｅは、バネ係数が低い構造であるので、実装用ランド２１のズレに応じて、伸びながら変形する。この際、保護膜１４もＵＢＭ１５Ｅの変形に応じて変形する。すなわち、熱による変形で発生する応力がＵＢＭ１５Ｅの変形および保護膜１４の変形に作用し、半田バンプ１６の破断を抑制することができる。
以上のように、本実施形態の構成を用いることで、半導体パッケージモジュール１に外部応力が加わったり、熱が加わって、実装用基板２０が変形しても、半田バンプ１６の破断を抑制することができる。さらに、このような構成では、角部の半田バンプ１６への応力集中が緩和され、半導体パッケージモジュール１全体に形成された半田バンプ１６群に、応力が平均化するように分散されるという点でも、半田バンプ１６の破断を抑制することができる。この際、従来のように、応力緩和用の樹脂封止を施す必要がないので、機能的に必要な構成のみで、変形による半田バンプ１６の破断を抑制することができる。
次に、第２の実施形態に係る半導体パッケージモジュールについて図を参照して説明する。
図５（Ａ）は、本実施形態の半導体パッケージ１０Ａをダイ１１の実装面１１Ｆ側から見た外観斜視図である。図５（Ｂ）は当該半導体パッケージ１０Ａをダイ１１の実装面１１Ｆ側から見た平面図である。
本実施形態の半導体パッケージ１０Ａは、上述の第１の実施形態の半導体パッケージ１０に対して、角部のＵＢＭ１５Ｅのみでなく、当該角部のＵＢＭ１５Ｅを含む外周辺部のＵＢＭ１５Ｓの径φｓも、中央位置のＵＢＭ１５Ｃの径φｃよりも小さくしたものであり、他の構成は第１の実施形態の半導体パッケージ１０と同じである。なお、外周辺部のＵＢＭ１５Ｓを除くＵＢＭ１５Ｎは、中央位置のＵＢＭ１５Ｃと同じ構造である。
外周辺部のＵＢＭ１５Ｓとは、ダイ１１の実装面１１Ｆに二次元配列されたＵＢＭ１５群における最外周のＵＢＭ１５群を示すものであり、ダイ１１の側辺に沿って、当該側辺に最も近い位置に形成されているＵＢＭ１５群を示す。
このようにダイ１１の側辺に近い位置ＵＢＭ１５群およびこれらに形成される半田バンプ１６も、上述の第１の実施形態に示した角部のＵＢＭ１５Ｅと同様に、外部応力の影響を受けやすい。したがって、これら外周辺部のＵＢＭ１５Ｓの径を小さくすることで、外周辺部のＵＢＭ１５Ｓを利用する接続部での外部応力を、外周辺部のＵＢＭ１５Ｓの伸縮で緩和し、半田バンプ１６の破断を抑制することができる。
なお、本実施形態では、外周辺部のＵＢＭ１５Ｓの全てを同じ径φｓにする例を示したが、角部のＵＢＭ１５Ｅの径φｅを外周辺部のＵＢＭ１５Ｓの径φｓよりもさらに小さくしてもよい。
次に、第３の実施形態に係る半導体パッケージモジュールについて図を参照して説明する。
図６は本実施形態の半導体パッケージ１０Ｂをダイ１１の実装面１１Ｆ側から見た平面図である。
本実施形態の半導体パッケージ１０Ｂは、ＵＢＭ１５の位置毎に径が異なるものであり、他の構成は、第１の実施形態に示した半導体パッケージ１０と同じである。
本実施形態の半導体パッケージ１０Ｂでは、二次元配列された複数のＵＢＭ１５を、中央のＵＢＭ１５Ｃを基準として、距離範囲毎の４つの領域Ｚ（１５Ｃ），Ｚ（１５Ｎ１），Ｚ（１５Ｎ２），Ｚ（１５Ｎ３）に区分し、領域毎にＵＢＭ１５の径を設定している。
まず、中央領域Ｚ（１５Ｃ）として、中央位置のＵＢＭ１５Ｃから距離Ｒ１の全周範囲内のＵＢＭ１５を中央位置のＵＢＭ１５Ｃと同じ構造（径φｃ）で形成する。次に、第１中間領域Ｚ（１５Ｎ１）として、距離Ｒ１から距離Ｒ２までの全周囲範囲内のＵＢＭ１５Ｎ１の径φｎ１を、中央位置のＵＢＭ１５Ｃの径φｃよりも小さくする。次に、第２中間領域Ｚ（１５Ｎ２）として、距離Ｒ２から距離Ｒ３までの全周囲範囲内のＵＢＭ１５Ｎ２の径φｎ２を、第１中間領域Ｚ（１５Ｎ１）のＵＢＭ１５Ｎ１の径φｎ１よりも小さくする。そして、周辺領域Ｚ（１５Ｎ３）として、距離Ｒ３から距離Ｒ４（角部）までの全周囲範囲内のＵＢＭ１５Ｎ３の径φｎ３を、第２領域Ｚ（１５Ｎ２）のＵＢＭ１５Ｎ２の径φｎ２よりも小さくする。すなわち、各領域の径φｃ，φｎ１，φｎ２，φｎ３に対して、φｃ＞φｎ１＞φｎ２＞φｎ３の関係となるようにＵＢＭ１５を形成する。この際、中央領域Ｚ（１５Ｃ）のＵＢＭ１５Ｃの径φｃに対する、第１中間領域Ｚ（１５Ｎ１）のＵＢＭ１５Ｎ１の径φｎ１、第２中間領域Ｚ（１５Ｎ２）のＵＢＭ１５Ｎ２の径φｎ２、周辺領域Ｚ（１５Ｎ３）のＵＢＭ１５Ｎ３の径φｎ３の比は、例えば、中央位置からの距離Ｒ１に対する距離Ｒ２，Ｒ３，Ｒ４の比の逆数に基づいて設定すると良い。
このような構成とすることで、中央位置からの距離に応じて各ＵＢＭ１５のバネ係数が設定され、中央位置からの距離が遠い領域のＵＢＭ１５ほど、バネ係数が低く設定される。これにより、応力の影響を受けやすい外周辺部や角部に向かうほど、応力を緩和しやすくなり、半導体パッケージ１０Ｂの全面に亘って半田バンプ１６の破断を効果的に抑制することができる。
なお、本実施形態では、ＵＢＭ１５を４つの領域に区分する例を示したが、区分数はこれに限ることではなく、任意の複数領域に区分し、領域毎にＵＢＭ１５の径を設定すればよい。さらには、このような領域区分によるＵＢＭの径の設定と、上述の角部や外周辺部のＵＢＭの径の設定とを共用してもよい。また、さらには、それぞれのＵＢＭ１５毎に中央位置からの距離に応じて径を設定してもよい。
また、上述の各実施形態では、ＵＢＭが奇数×奇数で配列形成され、ダイ１１の中央位置にＵＢＭ１５Ｃがある半導体パッケージ１０を示したが、配列方向の少なくとも一方が偶数の場合等のように、ダイ１１の真の中央位置にＵＢＭ１５が無い場合でも、ダイ１１の中央位置や中央位置近傍のＵＢＭを基準にして、各ＵＢＭの径を決定すればよい。
また、上述の各実施形態では、ＵＢＭの径を小さくすることで、ＵＢＭのバネ係数を低くする例を示したが、ＵＢＭ毎に材質を変えたり、接合に影響を与えない程度にＵＢＭの長さを変えることによってもバネ係数を設定することができる。
また、上述の各実施形態では、保護膜による応力緩和も加味した例を示したが、保護膜を用いずに、ＵＢＭの首部分のみで応力を緩和させる構成であってもよい。
１，１Ｋ−半導体パッケージモジュール、１０，１０Ｋ−半導体パッケージ、１１−ダイ、１１Ｆ−実装面、１２−ボンディングパッド、１３−パッシべーション膜、１４−保護膜、１５，１５Ｃ，１５Ｅ，１５Ｋ，１５ＫＣ，１５ＫＥ，１５Ｎ１，１５Ｎ２−ＵＢＭ、１６−半田バンプ、２０−実装用基板、２１−実装用ランド、３０−樹脂封止、Ｚ（１５Ｃ）−中央領域、Ｚ（１５Ｎ１）−第１中間領域、Ｚ（１５Ｎ２）−第２中間領域、Ｚ（１５Ｎ３）−周辺領域

Claims (8)

  1. 所定の電子回路が形成された半導体で平板状のダイと、該ダイの実装面に配列形成された複数ボンディングパッドと、該複数のボンディングパッドの表面にそれぞれに形成され、該表面に垂直な方向へ延びる形状からなるＵＢＭと、を備えた半導体パッケージであって、
    前記ダイの角部のボンディングパッドに形成されたＵＢＭは、前記ダイの略中央位置のボンディングパッドに形成されたＵＢＭに対して、バネ係数が低い構造で形成されている、半導体パッケージ。
  2. 所定の電子回路が形成された半導体で平板状のダイと、該ダイの実装面に配列形成された複数ボンディングパッドと、該複数のボンディングパッドの表面にそれぞれに形成され、該表面に垂直な方向へ延びる形状からなるＵＢＭと、を備えた半導体パッケージであって、
    前記ダイの外周辺部のボンディングパッドに形成されたＵＢＭは、前記ダイの略中央位置のボンディングパッドに形成されたＵＢＭに対して、バネ係数が低い構造で形成されている、半導体パッケージ。
  3. 前記バネ係数が低い構造のＵＢＭの径は、前記ダイの略中央位置のボンディングパッドに形成されたＵＢＭの径よりも小さく形成されている、請求項１または請求項２に記載の半導体パッケージ。
  4. 前記ＵＢＭは、前記ボンディングパッドに接続する部分と、該ボンディングパッドに接続する部分の先端に形成され半田バンプが形成される部分と、からなり、
    前記バネ係数が低い構造のＵＢＭの前記ボンディングパッドに接続する部分の径が、前記ダイの略中央位置のボンディングパッドに形成されたＵＢＭの前記ボンディングパッドに接続する部分の径よりも小さく形成されている、請求項３に記載の半導体パッケージ。
  5. 前記ボンディングパッドのそれぞれを部分的に覆い、前記ＵＢＭの前記ボンディングパッドに接続する部分を囲む形状からなり所定の弾性を有する保護膜を備えた、請求項４に記載の半導体パッケージ。
  6. 所定の電子回路が形成された半導体で平板状のダイと、該ダイの実装面に配列形成された複数ボンディングパッドと、該複数のボンディングパッドの表面にそれぞれに形成され、該表面に垂直な方向へ延びる形状からなるＵＢＭと、を備えた半導体パッケージであって、
    各ボンディングパッドに形成されるＵＢＭは、前記ダイの略中央位置のボンディングパッドに形成されたＵＢＭからの距離に応じてバネ係数が低くなるような構造に形成されている、半導体パッケージ。
  7. 前記各ボンディングパッドに形成されるＵＢＭの径は、前記ダイの略中央位置のボンディングパッドに形成されたＵＢＭからの距離に応じて小さくなるように形成されている、請求項６に記載の半導体パッケージ。
  8. 請求項１〜請求項７に記載の半導体パッケージと、
    該半導体パッケージの各半田バンプに対向する位置に形成された実装用ランドを有する実装用基板と、を備え、
    各ＵＢＭがそれぞれの半田バンプにより前記実装用ランドに接合されてなる、半導体パッケージモジュール。
JP2009173073A 2009-07-24 2009-07-24 半導体パッケージおよび半導体パッケージモジュール Expired - Fee Related JP5263053B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009173073A JP5263053B2 (ja) 2009-07-24 2009-07-24 半導体パッケージおよび半導体パッケージモジュール
US12/833,083 US8378501B2 (en) 2009-07-24 2010-07-09 Semiconductor package and semiconductor package module
CN201010235646XA CN101964334B (zh) 2009-07-24 2010-07-22 半导体封装体及半导体封装模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009173073A JP5263053B2 (ja) 2009-07-24 2009-07-24 半導体パッケージおよび半導体パッケージモジュール

Publications (2)

Publication Number Publication Date
JP2011029374A true JP2011029374A (ja) 2011-02-10
JP5263053B2 JP5263053B2 (ja) 2013-08-14

Family

ID=43496556

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009173073A Expired - Fee Related JP5263053B2 (ja) 2009-07-24 2009-07-24 半導体パッケージおよび半導体パッケージモジュール

Country Status (3)

Country Link
US (1) US8378501B2 (ja)
JP (1) JP5263053B2 (ja)
CN (1) CN101964334B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9099318B2 (en) 2010-10-15 2015-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor chip having different pad width to UBM width ratios and method of manufacturing the same
US9646942B2 (en) * 2012-02-23 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for controlling bump height variation
JP5790682B2 (ja) * 2013-03-15 2015-10-07 株式会社村田製作所 モジュールおよびその製造方法
CN105164502B (zh) * 2013-05-03 2019-07-16 Ksr Ip控股有限责任公司 微感应传感器
KR102307062B1 (ko) * 2014-11-10 2021-10-05 삼성전자주식회사 반도체 소자, 반도체 소자 패키지 및 조명 장치
JP6567832B2 (ja) * 2015-01-29 2019-08-28 日本電産株式会社 レーダシステム、レーダ信号処理装置、車両走行制御装置および方法、ならびにコンピュータプログラム
TWI559410B (zh) 2016-05-09 2016-11-21 以壓差法抑制材料翹曲的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11274374A (ja) * 1998-03-20 1999-10-08 Citizen Watch Co Ltd 半導体パッケージ及びその製造方法
JP2002270643A (ja) * 2001-03-12 2002-09-20 Toshiba Corp 半導体チップ及び半導体装置
JP2005012065A (ja) * 2003-06-20 2005-01-13 Renesas Technology Corp 半導体装置およびその製造方法
JP2005217264A (ja) * 2004-01-30 2005-08-11 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法および製造装置
JP2008227355A (ja) * 2007-03-15 2008-09-25 Shinko Electric Ind Co Ltd 電子装置及びその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5121190A (en) * 1990-03-14 1992-06-09 International Business Machines Corp. Solder interconnection structure on organic substrates
US5598036A (en) * 1995-06-15 1997-01-28 Industrial Technology Research Institute Ball grid array having reduced mechanical stress
JP3070514B2 (ja) * 1997-04-28 2000-07-31 日本電気株式会社 突起電極を有する半導体装置、半導体装置の実装方法およびその実装構造
JP3152180B2 (ja) * 1997-10-03 2001-04-03 日本電気株式会社 半導体装置及びその製造方法
JP2002151532A (ja) * 2000-11-08 2002-05-24 Sharp Corp 電子部品、半導体装置の実装方法および半導体装置の実装構造
US6737295B2 (en) * 2001-02-27 2004-05-18 Chippac, Inc. Chip scale package with flip chip interconnect
US7067916B2 (en) * 2001-06-20 2006-06-27 International Business Machines Corporation Extension of fatigue life for C4 solder ball to chip connection
TW555152U (en) * 2002-12-13 2003-09-21 Advanced Semiconductor Eng Structure of flip chip package with area bump
KR100576156B1 (ko) * 2003-10-22 2006-05-03 삼성전자주식회사 댐이 형성된 반도체 장치 및 그 반도체 장치의 실장 구조
US7256503B2 (en) * 2006-02-27 2007-08-14 International Business Machines Corporation Chip underfill in flip-chip technologies
JP5245270B2 (ja) * 2007-03-28 2013-07-24 日本電気株式会社 半導体装置及びその製造方法
JP5350604B2 (ja) * 2007-05-16 2013-11-27 スパンション エルエルシー 半導体装置及びその製造方法
KR101387706B1 (ko) * 2007-08-17 2014-04-23 삼성전자주식회사 반도체 칩 패키지, 그 제조 방법 및 이를 포함하는 전자소자
JP5150518B2 (ja) * 2008-03-25 2013-02-20 パナソニック株式会社 半導体装置および多層配線基板ならびにそれらの製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11274374A (ja) * 1998-03-20 1999-10-08 Citizen Watch Co Ltd 半導体パッケージ及びその製造方法
JP2002270643A (ja) * 2001-03-12 2002-09-20 Toshiba Corp 半導体チップ及び半導体装置
JP2005012065A (ja) * 2003-06-20 2005-01-13 Renesas Technology Corp 半導体装置およびその製造方法
JP2005217264A (ja) * 2004-01-30 2005-08-11 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法および製造装置
JP2008227355A (ja) * 2007-03-15 2008-09-25 Shinko Electric Ind Co Ltd 電子装置及びその製造方法

Also Published As

Publication number Publication date
US20110018130A1 (en) 2011-01-27
US8378501B2 (en) 2013-02-19
CN101964334A (zh) 2011-02-02
CN101964334B (zh) 2012-11-21
JP5263053B2 (ja) 2013-08-14

Similar Documents

Publication Publication Date Title
JP5263053B2 (ja) 半導体パッケージおよび半導体パッケージモジュール
US20060279315A1 (en) Semiconductor device and method for manufacturing semiconductor device
US7675176B2 (en) Semiconductor package and module printed circuit board for mounting the same
JP6199601B2 (ja) 半導体装置
WO2011086613A1 (ja) 半導体装置及びその製造方法
TWI478298B (zh) 用於晶片封裝的環狀結構及積體電路結構
US6806570B1 (en) Thermal compliant semiconductor chip wiring structure for chip scale packaging
US20060102998A1 (en) Flip-chip component
JP2013149797A (ja) 半導体パッケージ
JP6537815B2 (ja) 半導体パッケージ及びその製造方法
JP2007142017A (ja) 半導体装置およびその製造方法
US20100283145A1 (en) Stack structure with copper bumps
JP6184061B2 (ja) 積層型半導体装置及び電子機器
JP2006286829A (ja) 半導体装置およびその製造方法
KR100612783B1 (ko) 반도체 장치
JP6724808B2 (ja) 電子装置
US20050248010A1 (en) Semiconductor package and system module
JP2004047758A (ja) 半導体装置
US11569155B2 (en) Substrate bonding pad having a multi-surface trace interface
US11670574B2 (en) Semiconductor device
KR101259754B1 (ko) 적층 칩 반도체 패키지 및 그 제조방법
KR20080088321A (ko) 플립 칩 패키지
JP2011159840A (ja) 電子部品の実装接続構造
JP2005094040A (ja) 半導体装置及び半導体装置の実装構造体
US20110074042A1 (en) Electronic device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110518

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120703

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130116

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130123

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130415

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5263053

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees