CN113784537A - 电路板结构及其形成方法 - Google Patents

电路板结构及其形成方法 Download PDF

Info

Publication number
CN113784537A
CN113784537A CN202010742785.5A CN202010742785A CN113784537A CN 113784537 A CN113784537 A CN 113784537A CN 202010742785 A CN202010742785 A CN 202010742785A CN 113784537 A CN113784537 A CN 113784537A
Authority
CN
China
Prior art keywords
layer
mask layer
solder mask
circuit board
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010742785.5A
Other languages
English (en)
Other versions
CN113784537B (zh
Inventor
钟志业
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Circuit Board Co ltd
Original Assignee
Nanya Circuit Board Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Circuit Board Co ltd filed Critical Nanya Circuit Board Co ltd
Publication of CN113784537A publication Critical patent/CN113784537A/zh
Application granted granted Critical
Publication of CN113784537B publication Critical patent/CN113784537B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/282Applying non-metallic protective coatings for inhibiting the corrosion of the circuit, e.g. for preserving the solderability
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/285Permanent coating compositions
    • H05K3/287Photosensitive compositions

Abstract

提供一种电路板结构及其形成方法,电路板结构的形成方法包括:提供一基底;形成一接触垫于此基底上;形成一防焊层,覆盖此基底及此接触垫;图案化此防焊层,以形成一第一开口,此第一开口露出此接触垫的一部分;形成一镍层于此第一开口所露出的此接触垫的此部分上;形成一铜层,覆盖此图案化防焊层及此镍层;形成一遮罩层,覆盖此铜层;图案化此遮罩层,以形成一第二开口,此第二开口位于此接触垫上方且露出此铜层的一部分;形成一锡层于此第二开口所露出的此铜层的此部分上;移除此图案化遮罩层及位于此图案化防焊层的上表面上的此铜层;以及执行一回焊工艺,将此锡层及剩余的此铜层形成为一凸块,此凸块未覆盖此图案化防焊层的上表面。

Description

电路板结构及其形成方法
技术领域
本发明涉及电路板结构,特别涉及一种具有凸块的电路板结构及其形成方法。
背景技术
电路板是装载主动与无源元件等电子零组件的基座,应用范围广泛,包括:台式与笔记本电脑的主机板、家庭电器、智能手机、掌上型游戏机、车用电子等等。顺应电子产品朝轻薄短小、具有多功能及强调低功耗的设计,为满足这些需求,芯片的体积需更微缩且I/O数需更多,此意味着电路板需往微凸块间距(bump pitch)发展。
在前述发展中,电路板进入锡凸块间距小于100μm的生产技术,目前已由电镀锡(plating tin)技术取代传统的锡膏(solder paste)印刷和微锡球(micro-ball)印刷技术。然而,受到工艺中对位技术的限制,导致电镀锡凸块具有肩部结构,因此增加封装时产生锡桥(solder bridge)的可能性,提高了短路的风险,同时也局限了锡凸块间距的微小化发展。
发明内容
本发明实施例提供一种电路板结构的形成方法,包括:提供一基底;形成一接触垫于此基底上;形成一防焊层,覆盖此基底及此接触垫;图案化此防焊层,以形成一第一开口,此第一开口露出此接触垫的一部分;形成一镍层于此第一开口所露出的此接触垫的此部分上;形成一铜层,覆盖此图案化防焊层及此镍层;形成一遮罩层,覆盖此铜层;图案化此遮罩层,以形成一第二开口,此第二开口位于此接触垫上方且露出此铜层的一部分;形成一锡层于此第二开口所露出的此铜层的此部分上;移除此图案化遮罩层及位于此图案化防焊层的上表面上的此铜层;以及执行一回焊工艺,将此锡层及剩余的此铜层形成为一凸块,此凸块未覆盖此图案化防焊层的上表面。
本发明实施例提供一种电路板结构,包括:一基底及位于此基底上的一接触垫;一图案化防焊层,覆盖此基底并具有一开口,此开口露出此接触垫的一部分;一镍层,位于此开口所露出的此接触垫的此部分上;以及一凸块,位于此镍层上,此凸块未覆盖此图案化防焊层的上表面。
附图说明
由以下的详细叙述配合说明书附图,可最好地理解本发明实施例。应注意的是,依据在业界的标准做法,各种特征并未按照比例绘制。事实上,可任意地放大或缩小各种元件的尺寸,以清楚地表现出本发明实施例的特征。
图1是根据本发明的一些实施例,示出电路板结构的剖面示意图。
第2-9图是根据本发明的一些实施例,示出形成电路板结构的各个中间阶段的剖面示意图。
图10是根据本发明的一些实施例,示出电路板结构的剖面示意图。
附图标记说明:
100:基底
102:接触垫
104:防焊层
104A:图案化防焊层
106:开口
108:镍层
110:铜层
112:遮罩层
112A:图案化遮罩层
114:开口
116:锡层
118:凸块
W1:开口106的宽度
W2:开口114的宽度
Wb:凸块的最大宽度
WNi:镍层108的宽度
具体实施方式
以下公开提供了许多的实施例或范例,用于实施所提供的标的物的不同元件。各元件和其配置的具体范例描述如下,以简化本发明实施例的说明。当然,这些仅仅是范例,并非用以限定本发明实施例。举例而言,叙述中若提及第一元件形成在第二元件之上,可能包含第一和第二元件直接接触的实施例,也可能包含额外的元件形成在第一和第二元件之间,使得它们不直接接触的实施例。此外,本发明实施例可能在各种范例中重复参考数值以及/或字母。如此重复是为了简明和清楚的目的,而非用以表示所讨论的不同实施例及/或配置之间的关系。
再者,其中可能用到与空间相对用词,例如“在……之下”、“下方”、“较低的”、“上方”、“较高的”等类似用词,是为了便于描述附图中一个(些)部件或特征与另一个(些)部件或特征之间的关系。空间相对用词用以包括使用中或操作中的装置的不同方位,以及附图中所描述的方位。当装置被转向不同方位时(旋转90度或其他方位),其中所使用的空间相对形容词也将依转向后的方位来解释。
此处所使用的用语“约”,表示一给定量的数值可基于目标电路板结构相关的特定技术节点而改变。在一些实施例中,基于特定的技术节点,用语“约”可表示一给定量的数值在例如该数值的10%至30%的范围(例如:数值的±10%、±20%、或±30%)。
根据本发明的一些实施例,提供一种电路板结构的形成方法,所形成的电路板结构中的凸块在回焊工艺后不会具有肩部结构。根据本发明的一些实施例,提供一种未有肩部结构的电路板结构,可降低发生短路的风险,并可进一步微缩凸块间距(bump pitch)。
图1是根据本发明的一些实施例,示出电路板结构的形成方法的起始步骤。首先提供基底100。在一些实施例中,基底100可包括:纸质酚醛树脂(paper phenolic resin)、复合环氧树脂(composite epoxy)、聚亚酰胺树脂(polyimide resin)、玻璃纤维(glassfiber)、其他适当的绝缘材料、或前述的组合,其厚度为约20μm至约3000μm。接着形成接触垫102于基底100上。一些实施例中,接触垫102可包含:铜、钨、银、锡、镍、钴、铬、钛、铅、金、铋、锑、锌、锆、镁、铟、碲、镓、其他适当的金属材料、前述的合金、或前述的组合,且其厚度可为约5μm至约50μm,例如10μm至30μm。可使用适当的方法形成接触垫102于基底100上,例如:溅镀(sputtering)、压合(lamination)、涂布(coating)、其他适合的方法、或前述的组合。
参照图2,形成防焊(solder resist)层104,其覆盖基底100及接触垫102。在一些实施例中,防焊层104可为感光材料(例如紫外线型的感光材料)、感热材料(例如热硬化型的感热材料)、其他适当的材料、或前述的组合。举例而言,防焊层104可为环氧树脂、胺基甲酸、乙酯树脂、或类似材料。防焊层104的形成可通过执行涂布或干膜(dry film)压合。
接着对防焊层104进行图案化工艺,形成如图3所示的图案化防焊层104A,图案化防焊层104A具有开口106,开口106的宽度W1可为约5μm至约60μm,例如10μm至50μm,且开口106暴露部分接触垫102。一些实施例中,将防焊层104图案化的工艺步骤可按序包括:利用掩模对防焊层104进行曝光,然后对曝光后的防焊层104进行显影,以形成图案化的防焊层104,接着对防焊层104进行烘烤,使防焊层104固化。
然后参照图4,形成镍层108于开口106所露出的部分接触垫102上,镍层108的宽度WNi可为约5μm至约60μm,例如10μm至50μm。举例而言,镍层108的形成方法可为物理气相沉积(例如溅镀)、化学气相沉积、电镀、涂布、无电镀(electroless plating)、其他适合的方法、或前述的组合。一些实施例中,镍层108可作为缓冲层,介于其下方的接触垫102与后续将在其上方形成的部件之间,可避免产生空隙(void)。在一特定的实施例中,通过无电镀技术,可将镍层108选择性地形成于开口106所露出的部分接触垫102上。通过无电镀技术形成镍层108的一些实施例中,镍层108的厚度为约1μm至约10μm,例如3μm至6μm。一些实施例中,镍层108的上表面低于图案化防焊层104A的上表面。
参照图5,形成铜层110,其覆盖图案化防焊层104A及镍层108。一些实施例中,铜层110的形成方法包括:物理气相沉积(例如溅镀)、化学气相沉积、电镀、涂布、无电镀、其他适合的方法、或前述的组合。在一特定的实施例中,铜层110是通过无电镀形成。通过无电镀技术形成铜层110的一些实施例中,铜层110的厚度为约0.1μm至约3μm,例如0.5μm至1μm。
参照图6,形成遮罩层112,其覆盖铜层110。遮罩层112的材料可包含:干膜、液态光刻胶、其他适当的材料、或前述的组合,且可使用印刷、旋转涂布、贴合、其他适当的方法、或上述的组合来形成。
然后对遮罩层112进行图案化工艺,以形成如图7所示的图案化遮罩层112A,图案化遮罩层112A具有开口114,开口114的宽度为W2可为约15μm至约90μm,例如20μm至80μm,且开口114位于接触垫102上方并暴露部分铜层110。在一些实施例中,将遮罩层112图案化的工艺步骤与上述对防焊层104所进行图案化工艺类似,此处不重复叙述。本发明实施例的遮罩层112的材料与将其图案化的工艺中所使用的遮罩材料层不同。在一特定实施例中,遮罩层112为干膜,可直接对遮罩层112进行曝光,然后对曝光后的遮罩层112进行显影,以将其图案化。一些实施例中,图案化遮罩层112A的开口114的宽度W2大于图案化防焊层104A的开口106的宽度W1,如图7所示出。
参照图8,形成锡层116于开口114所露出的部分铜层110上。一些实施例中,锡层116的形成方法可包括:物理气相沉积(例如溅镀)、化学气相沉积、电镀、涂布、无电镀、或前述的组合。在一特定实施例中,锡层116是通过电镀形成。举例而言,可利用铜层110作为晶种层以进行电镀工艺,将锡层116形成于开口114所露出的部分铜层110上。
接着移除图案化遮罩层112A及图案化防焊层104A的上表面上的铜层110,如图9所示。一些实施例中,使用二道湿蚀刻工艺,分别将图案化遮罩层112A及图案化防焊层104A的上表面上的铜层110移除。在使用湿蚀刻工艺移除图案化遮罩层112A的实施例中,可使用适当的蚀刻液来移除图案化遮罩层112A,例如:氢氧化钠溶液、氢氧化钾溶液、胺是溶液、或其他适合的溶液。在使用湿蚀刻工艺移除图案化防焊层104A的上表面上的铜层110的实施例中,可使用适当的蚀刻液来移除图案化防焊层104A的上表面上的铜层110,例如:硫酸-双氧水溶液、氯酸钠溶液、或其他适合的溶液。根据本发明的一些实施例,移除图案化防焊层104A的上表面上的铜层110包括移除锡层116与图案化防焊层104A的上表面间的铜层110,使图案化防焊层104A的上表面上不具有铜。一些实施例中,移除图案化遮罩层112A可通过干蚀刻工艺(例如:反应离子蚀刻(RIE))、其他合适的蚀刻及/或剥离工艺。其他实施例中,在移除图案化遮罩层112A后,可执行对铜层110具高蚀刻选择性的快速蚀刻工艺(quicketching process),将图案化防焊层104A的上表面上的铜层110移除。一些实施例中,在移除图案化防焊层104A的上表面上的铜层110后,剩余的铜层110的底部宽度不大于开口106的宽度W1
参照图10,在适当的条件下执行回焊工艺(例如在温度约210℃至约280℃下执行约400秒),将锡层116及剩余的铜层110形成为凸块118。回焊工艺期间,锡层116与剩余的铜层110在其界面处互相渗透而形成锡铜合金结构,进而形成凸块118。由于图案化防焊层104A的上表面上不具有铜,回焊工艺中的锡铜合金结构仅形成于镍层108上,因此如图10所示,所形成的凸块118未覆盖图案化防焊层104A的上表面,亦即凸块118不具有肩部结构。一些实施例中,凸块118的厚度为约10μm至约70μm,例如15μm至55μm。根据本发明的一些实施例,凸块118大致上由锡及铜组成,亦即锡和铜占凸块118的wt%在99wt%以上,其中锡的比例为约95wt%至约99.5wt%且铜的比例为约0.05wt%至约4wt%。举例而言,锡的比例为97wt%至99wt%且铜的比例为0.5wt%至2wt%。在一些实施例中,凸块118的最大宽度Wb不大于镍层108的宽度WNi。相较于电路板结构中的凸块具有肩部结构的现有技术,本发明实施例的凸块118的最大宽度Wb的水平位置不高于图案化防焊层104A的上表面。除了凸块118不具有肩部结构外,本发明的另一些实施例中,凸块118的最大宽度Wb不大于开口106的宽度W1。一些实施例中,凸块118与镍层108的厚度比为约10至约20。
根据本发明的一些实施例,形成的电路板结构中的凸块不具有因对位技术的限制所产生的肩部结构,可改善封装时相邻凸块的短路问题,增加产品良率,并可进一步缩小相邻凸块间距,实现凸块间距的微小化发展。举例而言,因不具有约20μm至约30μm的肩部结构,可使电路板结构中相邻凸块之间距进一步往70μm以下发展。
应注意的是,为了简明和清楚的目的,本发明实施例仅示出部分电路板结构作为示意图。然而,本发明所属技术领域中技术人员应理解的是,本发明实施例所示出的部分电路板结构之间可包含其他类似或相同的结构及/或部件,或本发明实施例所示出的部分电路板结构的上层或下层中,亦可包含其他类似或相同的结构及/或部件。举例而言,前述的其他部件包括:金属线、金属层、防焊层、凸块、或前述的组合,前述的其他结构包含由前述部件所形成的结构。
以上概述数个实施例的特点,以便在本发明所属技术领域中技术人员可更好地了解本发明的各个方面。在本发明所属技术领域中技术人员,应理解其可轻易地利用本发明实为基础,设计或修改其他工艺及结构,以达到和此中介绍的实施例的相同的目的及/或优点。在本发明所属技术领域中技术人员,也应理解此类等效的结构并无背离本发明的构思与范围,且其可于此作各种的改变、取代、和替换而不背离本发明的构思与范围。

Claims (20)

1.一种电路板结构的形成方法,包括:
提供一基底;
形成一接触垫于该基底上;
形成一防焊层,覆盖该基底及该接触垫;
图案化该防焊层,以形成一第一开口,该第一开口露出该接触垫的一部分;
形成一镍层于该第一开口所露出的该接触垫的该部分上;
形成一铜层,覆盖该图案化防焊层及该镍层;
形成一遮罩层,覆盖该铜层;
图案化该遮罩层,以形成一第二开口,该第二开口位于该接触垫
上方且露出该铜层的一部分;
形成一锡层于该第二开口所露出的该铜层的该部分上;
移除该图案化遮罩层及位于该图案化防焊层的上表面上的该铜
层;以及
执行一回焊工艺,将该锡层及剩余的该铜层形成为一凸块,该凸
块未覆盖该图案化防焊层的上表面。
2.如权利要求1所述的电路板结构的形成方法,其中该镍层是使用无电镀形成。
3.如权利要求2所述的电路板结构的形成方法,其中该镍层的上表面低于该图案化防焊层的上表面。
4.如权利要求1所述的电路板结构的形成方法,其中该铜层是使用无电镀形成。
5.如权利要求4所述的电路板结构的形成方法,其中该铜层为形成该锡层所使用的晶种层。
6.如权利要求1所述的电路板结构的形成方法,其中该第二开口大于该第一开口。
7.如权利要求1所述的电路板结构的形成方法,其中该锡层是使用电镀形成。
8.如权利要求1所述的电路板结构的形成方法,其中移除该图案化遮罩层及位于该图案化防焊层的上表面上的该铜层是使用二道湿蚀刻工艺,分别移除该图案化遮罩层及位于该图案化防焊层的上表面上的该铜层。
9.如权利要求1所述的电路板结构的形成方法,其中移除位于该图案化防焊层的上表面上的该铜层包括移除该锡层与该图案化防焊层的上表面间的该铜层。
10.如权利要求1所述的电路板结构的形成方法,其中移除位于该图案化防焊层的上表面上的该铜层后,剩余的该铜层的底部宽度不大于该第一开口的宽度。
11.如权利要求1所述的电路板结构的形成方法,其中该凸块的最大宽度不大于该镍层的宽度。
12.如权利要求1所述的电路板结构的形成方法,其中该凸块的最大宽度的水平位置不高于该图案化防焊层的上表面。
13.如权利要求1所述的电路板结构的形成方法,其中该凸块的最大宽度不大于该第一开口的宽度。
14.一种电路板结构,包括:
一基底及位于该基底上的一接触垫;
一图案化防焊层,覆盖该基底并具有一开口,该开口露出该接触
垫的一部分;
一镍层,位于该开口所露出的该接触垫的该部分上;以及
一凸块,位于该镍层上,该凸块未覆盖该图案化防焊层的上表面。
15.如权利要求14所述的电路板结构,其中该镍层的上表面低于该图案化防焊层的上表面。
16.如权利要求14所述的电路板结构,其中该凸块的最大宽度不大于该镍层的宽度。
17.如权利要求14所述的电路板结构,其中该凸块的最大宽度的水平位置不高于该图案化防焊层的上表面。
18.如权利要求14所述的电路板结构,其中该凸块的最大宽度不大于该开口的宽度。
19.如权利要求14所述的电路板结构,其中该凸块与该镍层的厚度比为10至20。
20.如权利要求14所述的电路板结构,其中该凸块的材料大致上由锡及铜组成。
CN202010742785.5A 2020-06-10 2020-07-29 电路板结构及其形成方法 Active CN113784537B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW109119405 2020-06-10
TW109119405A TWI783235B (zh) 2020-06-10 2020-06-10 電路板結構及其形成方法

Publications (2)

Publication Number Publication Date
CN113784537A true CN113784537A (zh) 2021-12-10
CN113784537B CN113784537B (zh) 2024-01-23

Family

ID=78835220

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010742785.5A Active CN113784537B (zh) 2020-06-10 2020-07-29 电路板结构及其形成方法

Country Status (2)

Country Link
CN (1) CN113784537B (zh)
TW (1) TWI783235B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1350420A (zh) * 2001-12-05 2002-05-22 全懋精密科技股份有限公司 在有机电路板上进行电镀焊锡的方法
JP2002334895A (ja) * 2001-05-07 2002-11-22 Fujitsu Ltd バンプ形成方法
EP1392089A1 (en) * 2002-08-21 2004-02-25 Ultratera Corporation Printed circuit board with self align bonding pads thereon
TW200802644A (en) * 2006-06-30 2008-01-01 Advanced Semiconductor Eng A method adopted for wafer bumping
CN101131948A (zh) * 2006-08-22 2008-02-27 日月光半导体制造股份有限公司 形成金属凸块的方法
US20080085595A1 (en) * 2006-09-28 2008-04-10 Yonggang Li Method of providing solder bumps on a substrate using localized heating
JP2008227355A (ja) * 2007-03-15 2008-09-25 Shinko Electric Ind Co Ltd 電子装置及びその製造方法
TW201940747A (zh) * 2018-03-20 2019-10-16 日商三菱綜合材料股份有限公司 錫或錫合金的鍍敷液、凸塊的形成方法、電路基板的製造方法
EP3657914A1 (de) * 2018-11-21 2020-05-27 Siteco GmbH Leiterplatte für ein led-modul, led-modul sowie verfahren zur herstellung derselben

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002203869A (ja) * 2000-10-30 2002-07-19 Seiko Epson Corp バンプの形成方法、半導体装置及びその製造方法、回路基板並びに電子機器
TWI301740B (en) * 2006-06-01 2008-10-01 Phoenix Prec Technology Corp Method for fabricating circuit board with electrically connected structure
TWI310589B (en) * 2006-09-21 2009-06-01 Phoenix Prec Technology Corp Surface structure of package substrate and method of manufacturing the same

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002334895A (ja) * 2001-05-07 2002-11-22 Fujitsu Ltd バンプ形成方法
CN1350420A (zh) * 2001-12-05 2002-05-22 全懋精密科技股份有限公司 在有机电路板上进行电镀焊锡的方法
EP1392089A1 (en) * 2002-08-21 2004-02-25 Ultratera Corporation Printed circuit board with self align bonding pads thereon
TW200802644A (en) * 2006-06-30 2008-01-01 Advanced Semiconductor Eng A method adopted for wafer bumping
CN101131948A (zh) * 2006-08-22 2008-02-27 日月光半导体制造股份有限公司 形成金属凸块的方法
US20080085595A1 (en) * 2006-09-28 2008-04-10 Yonggang Li Method of providing solder bumps on a substrate using localized heating
JP2008227355A (ja) * 2007-03-15 2008-09-25 Shinko Electric Ind Co Ltd 電子装置及びその製造方法
TW201940747A (zh) * 2018-03-20 2019-10-16 日商三菱綜合材料股份有限公司 錫或錫合金的鍍敷液、凸塊的形成方法、電路基板的製造方法
EP3657914A1 (de) * 2018-11-21 2020-05-27 Siteco GmbH Leiterplatte für ein led-modul, led-modul sowie verfahren zur herstellung derselben

Also Published As

Publication number Publication date
TW202147930A (zh) 2021-12-16
TWI783235B (zh) 2022-11-11
CN113784537B (zh) 2024-01-23

Similar Documents

Publication Publication Date Title
JP5011329B2 (ja) メタルポストを備えた基板及びその製造方法
US7350298B2 (en) Method for fabricating circuit board with conductive structure
US20060219567A1 (en) Fabrication method of conductive bump structures of circuit board
TWI621377B (zh) 印刷電路板及其製造方法
US8499444B2 (en) Method of manufacturing a package substrate
US9565775B2 (en) Wiring board, semiconductor device, and method of manufacturing wiring board
US20080185711A1 (en) Semiconductor package substrate
US11419222B2 (en) Method of manufacturing circuit board
CN108811301B (zh) 电路板结构及其制造方法
CN111385970B (zh) 电路板结构及其制造方法
JP2018082130A (ja) 配線基板及びその製造方法
CN113784537A (zh) 电路板结构及其形成方法
JP2005057264A (ja) パッケージ化された電気構造およびその製造方法
US9666548B2 (en) Method of fabricating connection structure for a substrate
JP2008288607A (ja) 電子部品実装構造の製造方法
TWI669034B (zh) 印刷電路板結構及其形成方法
US7544599B2 (en) Manufacturing method of solder ball disposing surface structure of package substrate
JP2005150417A (ja) 半導体装置用基板及びその製造方法並びに半導体装置
JP2019212692A (ja) 配線基板及びその製造方法
KR100934107B1 (ko) 미세 피치의 금속 범프를 제공하는 인쇄회로기판 제조 방법
JPH0727789A (ja) 回路配線板およびその製造方法
US20160081199A1 (en) Printed circuit board (pcb) and manufacturing method thereof
US9974166B2 (en) Circuit board and manufacturing method thereof
US7517785B2 (en) Electronic interconnects and methods of making same
CN111148373B (zh) 电路板制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant