TW202147930A - 電路板結構及其形成方法 - Google Patents
電路板結構及其形成方法 Download PDFInfo
- Publication number
- TW202147930A TW202147930A TW109119405A TW109119405A TW202147930A TW 202147930 A TW202147930 A TW 202147930A TW 109119405 A TW109119405 A TW 109119405A TW 109119405 A TW109119405 A TW 109119405A TW 202147930 A TW202147930 A TW 202147930A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- forming
- circuit board
- board structure
- bump
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/282—Applying non-metallic protective coatings for inhibiting the corrosion of the circuit, e.g. for preserving the solderability
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/285—Permanent coating compositions
- H05K3/287—Photosensitive compositions
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Graft Or Block Polymers (AREA)
Abstract
提供一種電路板結構的形成方法,包括:提供一基底;形成一接觸墊於此基底上;形成一防焊層,覆蓋此基底及此接觸墊;圖案化此防焊層,以形成一第一開口,此第一開口露出此接觸墊的一部分;形成一鎳層於此第一開口所露出之此接觸墊的此部分上;形成一銅層,覆蓋此圖案化防焊層及此鎳層;形成一遮罩層,覆蓋此銅層;圖案化此遮罩層,以形成一第二開口,此第二開口位於此接觸墊上方且露出此銅層的一部分;形成一錫層於此第二開口所露出之此銅層的此部分上;移除此圖案化遮罩層及位於此圖案化防焊層之上表面上的此銅層;以及執行一迴焊製程,將此錫層及剩餘的此銅層形成為一凸塊,此凸塊未覆蓋此圖案化防焊層之上表面。
Description
本發明是關於電路板結構,特別是關於一種具有凸塊之電路板結構及其形成方法。
電路板是裝載主動與被動元件等電子零組件之基座,應用範圍廣泛,包括:桌上型與筆記型電腦的主機板、家庭電器、智慧型手機、掌上型遊戲機、車用電子等等。順應電子產品朝輕薄短小、具有多功能及強調低功耗之設計,為滿足這些需求,晶片的體積需更微縮且I/O數需更多,此意味著電路板需往微凸塊間距(bump pitch)發展。
在前述發展中,電路板進入錫凸塊間距小於100μm的生產技術,目前已由電鍍錫(plating tin)技術取代傳統的錫膏(solder paste)印刷和微錫球(micro-ball)印刷技術。然而,受到製程中對位技術的限制,導致電鍍錫凸塊具有肩部結構,因此增加封裝時產生錫橋(solder bridge)的可能性,提高了短路的風險,同時也侷限了錫凸塊間距的微小化發展。
本發明實施例提供一種電路板結構的形成方法,包括:提供一基底;形成一接觸墊於此基底上;形成一防焊層,覆蓋此基底及此接觸墊;圖案化此防焊層,以形成一第一開口,此第一開口露出此接觸墊的一部分;形成一鎳層於此第一開口所露出之此接觸墊的此部分上;形成一銅層,覆蓋此圖案化防焊層及此鎳層;形成一遮罩層,覆蓋此銅層;圖案化此遮罩層,以形成一第二開口,此第二開口位於此接觸墊上方且露出此銅層的一部分;形成一錫層於此第二開口所露出之此銅層的此部分上;移除此圖案化遮罩層及位於此圖案化防焊層之上表面上的此銅層;以及執行一迴焊製程,將此錫層及剩餘的此銅層形成為一凸塊,此凸塊未覆蓋此圖案化防焊層之上表面。
本發明實施例提供一種電路板結構,包括:一基底及位於此基底上的一接觸墊;一圖案化防焊層,覆蓋此基底並具有一開口,此開口露出此接觸墊的一部分;一鎳層,位於此開口所露出之此接觸墊的此部分上;以及一凸塊,位於此鎳層上,此凸塊未覆蓋此圖案化防焊層之上表面。
以下揭露提供了許多的實施例或範例,用於實施所提供的標的物之不同元件。各元件和其配置的具體範例描述如下,以簡化本發明實施例之說明。當然,這些僅僅是範例,並非用以限定本發明實施例。舉例而言,敘述中若提及第一元件形成在第二元件之上,可能包含第一和第二元件直接接觸的實施例,也可能包含額外的元件形成在第一和第二元件之間,使得它們不直接接觸的實施例。此外,本發明實施例可能在各種範例中重複參考數值以及/或字母。如此重複是為了簡明和清楚之目的,而非用以表示所討論的不同實施例及/或配置之間的關係。
再者,其中可能用到與空間相對用詞,例如「在……之下」、「下方」、「較低的」、「上方」、「較高的」等類似用詞,是為了便於描述圖式中一個(些)部件或特徵與另一個(些)部件或特徵之間的關係。空間相對用詞用以包括使用中或操作中的裝置之不同方位,以及圖式中所描述的方位。當裝置被轉向不同方位時(旋轉90度或其他方位),其中所使用的空間相對形容詞也將依轉向後的方位來解釋。
此處所使用的用語「約」,表示一給定量的數值可基於目標電路板結構相關的特定技術節點而改變。在一些實施例中,基於特定的技術節點,用語「約」可表示一給定量的數值在例如該數值之10%至30%的範圍(例如:數值之±10%、±20%、或±30%)。
根據本發明的一些實施例,提供一種電路板結構的形成方法,所形成的電路板結構中之凸塊在迴焊製程後不會具有肩部結構。根據本發明的一些實施例,提供一種未有肩部結構的電路板結構,可降低發生短路的風險,並可進一步微縮凸塊間距(bump pitch)。
第1圖是根據本發明的一些實施例,繪示出電路板結構之形成方法的起始步驟。首先提供基底100。在一些實施例中,基底100可包括:紙質酚醛樹脂(paper phenolic resin)、複合環氧樹脂(composite epoxy)、聚亞醯胺樹脂(polyimide resin)、玻璃纖維(glass fiber)、其他適當的絕緣材料、或前述之組合,其厚度為約20μm至約3000μm。接著形成接觸墊102於基底100上。一些實施例中,接觸墊102可包含:銅、鎢、銀、錫、鎳、鈷、鉻、鈦、鉛、金、鉍、銻、鋅、鋯、鎂、銦、碲、鎵、其他適當的金屬材料、前述之合金、或前述之組合,且其厚度可為約5μm至約50μm,例如10μm至30μm。可使用適當的方法形成接觸墊102於基底100上,例如:濺鍍(sputtering)、壓合(lamination)、塗佈(coating)、其他適合的方法、或前述之組合。
參照第2圖,形成防焊(solder resist)層104,其覆蓋基底100及接觸墊102。在一些實施例中,防焊層104可為感光材料(例如紫外線型的感光材料)、感熱材料(例如熱硬化型的感熱材料)、其他適當的材料、或前述之組合。舉例而言,防焊層104可為環氧樹脂、胺基甲酸、乙酯樹脂、或類似材料。防焊層104的形成可透過執行塗佈或乾膜(dry film)壓合。
接著對防焊層104進行圖案化製程,形成如第3圖所示的圖案化防焊層104A,圖案化防焊層104A具有開口106,開口106的寬度W1
可為約5μm至約60μm,例如10μm至50μm,且開口106暴露部分接觸墊102。一些實施例中,將防焊層104圖案化的製程步驟可依序包括:利用光罩對防焊層104進行曝光,然後對曝光後的防焊層104進行顯影,以形成圖案化的防焊層104,接著對防焊層104進行烘烤,使防焊層104固化。
然後參照第4圖,形成鎳層108於開口106所露出的部分接觸墊102上,鎳層108的寬度WNi
可為約5μm至約60μm,例如10μm至50μm。舉例而言,鎳層108的形成方法可為物理氣相沉積(例如濺鍍)、化學氣相沉積、電鍍、塗佈、無電鍍、其他適合的方法、或前述之組合。一些實施例中,鎳層108可作為緩衝層,介於其下方的接觸墊102與後續將在其上方形成的部件之間,可避免產生空隙(void)。在一特定的實施例中,透過無電鍍技術,可將鎳層108選擇性地形成於開口106所露出的部分接觸墊102上。透過無電鍍技術形成鎳層108的一些實施例中,鎳層108的厚度為約1μm至約10μm,例如3μm至6μm。一些實施例中,鎳層108的上表面低於圖案化防焊層104A之上表面。
參照第5圖,形成銅層110,其覆蓋圖案化防焊層104A及鎳層108。一些實施例中,銅層110的形成方法包括:物理氣相沉積(例如濺鍍)、化學氣相沉積、電鍍、塗佈、無電鍍、其他適合的方法、或前述之組合。在一特定的實施例中,銅層110是透過無電鍍形成。透過無電鍍技術形成銅層110的一些實施例中,銅層110的厚度為約0.1μm至約3μm,例如0.5μm至1μm。
參照第6圖,形成遮罩層112,其覆蓋銅層110。遮罩層112的材料可包含:乾膜、液態光阻、其他適當的材料、或前述之組合,且可使用印刷、旋轉塗佈、貼合、其他適當的方法、或上述之組合來形成。
然後對遮罩層112進行圖案化製程,以形成如第7圖所示的圖案化遮罩層112A,圖案化遮罩層112A具有開口114,開口114的寬度為W2
可為約15μm至約90μm,例如20μm至80μm,且開口114位於接觸墊102上方並暴露部分銅層110。在一些實施例中,將遮罩層112圖案化的製程步驟與上述對防焊層104所進行圖案化製程類似,此處不重複敘述。本發明實施例的遮罩層112之材料與將其圖案化的製程中所使用的遮罩材料層不同。在一特定實施例中,遮罩層112為乾膜,可直接對遮罩層112進行曝光,然後對曝光後的遮罩層112進行顯影,以將其圖案化。一些實施例中,圖案化遮罩層112A的開口114之寬度W2
大於圖案化防焊層104A的開口106之寬度W1
,如第7圖所繪示。
參照第8圖,形成錫層116於開口114所露出的部分銅層110上。一些實施例中,錫層116的形成方法可包括:物理氣相沉積(例如濺鍍)、化學氣相沉積、電鍍、塗佈、無電鍍、或前述之組合。在一特定實施例中,錫層116是透過電鍍形成。舉例而言,可利用銅層110作為晶種層以進行電鍍製程,將錫層116形成於開口114所露出的部分銅層110上。
接著移除圖案化遮罩層112A及圖案化防焊層104A之上表面上的銅層110,如第9圖所示。一些實施例中,使用二道濕蝕刻製程,分別將圖案化遮罩層112A及圖案化防焊層104A之上表面上的銅層110移除。在使用濕蝕刻製程移除圖案化遮罩層112A的實施例中,可使用適當的蝕刻液來移除圖案化遮罩層112A,例如:氫氧化鈉溶液、氫氧化鉀溶液、胺系溶液、或其他適合的溶液。在使用濕蝕刻製程移除圖案化防焊層104A之上表面上的銅層110的實施例中,可使用適當的蝕刻液來移除圖案化防焊層104A之上表面上的銅層110,例如:硫酸-雙氧水溶液、氯酸鈉溶液、或其他適合的溶液。根據本發明的一些實施例,移除圖案化防焊層104A之上表面上的銅層110包括移除錫層116與圖案化防焊層104A之上表面間的銅層110,使圖案化防焊層104A之上表面上不具有銅。一些實施例中,移除圖案化遮罩層112A可藉由乾蝕刻製程(例如:反應離子蝕刻(RIE))、其他合適的蝕刻及/或剝離製程。其他實施例中,在移除圖案化遮罩層112A後,可執行對銅層110具高蝕刻選擇性的快速蝕刻製程(quick etching process),將圖案化防焊層104A之上表面上的銅層110移除。一些實施例中,在移除圖案化防焊層104A之上表面上的銅層110後,剩餘的銅層110之底部寬度不大於開口106的寬度W1
。
參照第10圖,在適當的條件下執行迴焊製程(例如在溫度約210℃至約280℃下執行約400秒),將錫層116及剩餘的銅層110形成為凸塊118。迴焊製程期間,錫層116與剩餘的銅層110在其界面處互相滲透而形成錫銅合金結構,進而形成凸塊118。由於圖案化防焊層104A之上表面上不具有銅,迴焊製程中的錫銅合金結構僅形成於鎳層108上,因此如第10圖所示,所形成的凸塊118未覆蓋圖案化防焊層104A之上表面,亦即凸塊118不具有肩部結構。一些實施例中,凸塊118的厚度為約10μm至約70μm,例如15μm至55μm。根據本發明的一些實施例,凸塊118大致上由錫及銅組成,亦即錫和銅佔凸塊118的wt%在99wt%以上,其中錫的比例為約95wt%至約99.5wt%且銅的比例為約0.05wt%至約4wt%。舉例而言,錫的比例為97wt%至99wt%且銅的比例為0.5wt%至2wt%。在一些實施例中,凸塊118的最大寬度Wb
不大於鎳層108的寬度WNi
。相較於電路板結構中的凸塊具有肩部結構之先前技術,本發明實施例的凸塊118之最大寬度Wb
的水平位置不高於圖案化防焊層104A的上表面。除了凸塊118不具有肩部結構外,本發明的另一些實施例中,凸塊118的最大寬度Wb
不大於開口106的寬度W1
。一些實施例中,凸塊118與鎳層108的厚度比為約10至約20。
根據本發明的一些實施例,形成的電路板結構中的凸塊不具有因對位技術之限制所產生的肩部結構,可改善封裝時相鄰凸塊的短路問題,增加產品良率,並可進一步縮小相鄰凸塊間距,實現凸塊間距的微小化發展。舉例而言,因不具有約20μm至約30μm的肩部結構,可使電路板結構中相鄰凸塊的間距進一步往70μm以下發展。
應注意的是,為了簡明和清楚之目的,本發明實施例僅繪示部分電路板結構作為示意圖。然而,本發明所屬技術領域中具有通常知識者應理解的是,本發明實施例所繪示的部分電路板結構之間可包含其他類似或相同的結構及/或部件,或本發明實施例所繪示的部分電路板結構的上層或下層中,亦可包含其他類似或相同的結構及/或部件。舉例而言,前述的其他部件包括:金屬線、金屬層、防焊層、凸塊、或前述之組合,前述的其他結構包含由前述部件所形成的結構。
以上概述數個實施例之特點,以便在本發明所屬技術領域中具有通常知識者可更好地了解本發明的各個方面。在本發明所屬技術領域中具有通常知識者,應理解其可輕易地利用本發明實為基礎,設計或修改其他製程及結構,以達到和此中介紹的實施例之相同的目的及/或優點。在本發明所屬技術領域中具有通常知識者,也應理解此類等效的結構並無背離本發明的精神與範圍,且其可於此作各種的改變、取代、和替換而不背離本發明的精神與範圍。
100:基底
102:接觸墊
104:防焊層
104A:圖案化防焊層
106:開口
108:鎳層
110:銅層
112:遮罩層
112A:圖案化遮罩層
114:開口
116:錫層
118:凸塊
W1
:開口106的寬度
W2
:開口114的寬度
Wb
:凸塊的最大寬度
WNi
:鎳層108的寬度
由以下的詳細敘述配合所附圖式,可最好地理解本發明實施例。應注意的是,依據在業界的標準做法,各種特徵並未按照比例繪製。事實上,可任意地放大或縮小各種元件的尺寸,以清楚地表現出本發明實施例之特徵。
第1圖是根據本發明的一些實施例,繪示出電路板結構之剖面示意圖。
第2-9圖是根據本發明的一些實施例,繪示出形成電路板結構之各個中間階段的剖面示意圖。
第10圖是根據本發明的一些實施例,繪示出電路板結構之剖面示意圖。
100:基底
102:接觸墊
104A:圖案化防焊層
108:鎳層
110:銅層
118:凸塊
Wb
:凸塊的最大寬度
Claims (20)
- 一種電路板結構的形成方法,包括: 提供一基底; 形成一接觸墊於該基底上; 形成一防焊層,覆蓋該基底及該接觸墊; 圖案化該防焊層,以形成一第一開口,該第一開口露出該接觸墊 的一部分; 形成一鎳層於該第一開口所露出之該接觸墊的該部分上; 形成一銅層,覆蓋該圖案化防焊層及該鎳層; 形成一遮罩層,覆蓋該銅層; 圖案化該遮罩層,以形成一第二開口,該第二開口位於該接觸墊 上方且露出該銅層的一部分; 形成一錫層於該第二開口所露出之該銅層的該部分上; 移除該圖案化遮罩層及位於該圖案化防焊層之上表面上的該銅 層;以及 執行一迴焊製程,將該錫層及剩餘的該銅層形成為一凸塊,該凸 塊未覆蓋該圖案化防焊層之上表面。
- 如請求項1之電路板結構的形成方法,其中該鎳層是使用無電鍍(electroless plating)形成。
- 如請求項2之電路板結構的形成方法,其中該鎳層的上表面低於該圖案化防焊層的上表面。
- 如請求項1之電路板結構的形成方法,其中該銅層是使用無電鍍形成。
- 如請求項4之電路板結構的形成方法,其中該銅層為形成該錫層所使用的晶種層。
- 如請求項1之電路板結構的形成方法,其中該第二開口大於該第一開口。
- 如請求項1之電路板結構的形成方法,其中該錫層是使用電鍍形成。
- 如請求項1之電路板結構的形成方法,其中移除該該圖案化遮罩層及位於該圖案化防焊層之上表面上的該銅層是使用二道濕蝕刻製程,分別移除該圖案化遮罩層及位於該圖案化防焊層之上表面上的該銅層。
- 如請求項1之電路板結構的形成方法,其中移除位於該圖案化防焊層之上表面上的該銅層包括移除該錫層與該圖案化防焊層之上表面間的該銅層。
- 如請求項1之電路板結構的形成方法,其中移除位於該圖案化防焊層之上表面上的該銅層後,剩餘的該銅層之底部寬度不大於該第一開口的寬度。
- 如請求項1之電路板結構的形成方法,其中該凸塊之最大寬度不大於該鎳層的寬度。
- 如請求項1之電路板結構的形成方法,其中該凸塊之最大寬度的水平位置不高於該圖案化防焊層之上表面。
- 如請求項1之電路板結構的形成方法,其中該凸塊之最大寬度不大於該第一開口的寬度。
- 一種電路板結構,包括: 一基底及位於該基底上的一接觸墊; 一圖案化防焊層,覆蓋該基底並具有一開口,該開口露出該接觸 墊的一部分; 一鎳層,位於該開口所露出之該接觸墊的該部分上;以及 一凸塊,位於該鎳層上,該凸塊未覆蓋該圖案化防焊層之上表面。
- 如請求項14之電路板結構,其中該鎳層的上表面低於該圖案化防焊層的上表面。
- 如請求項14之電路板結構,其中該凸塊之最大寬度不大於該鎳層的寬度。
- 如請求項14之電路板結構,其中該凸塊之最大寬度的水平位置不高於該圖案化防焊層之上表面。
- 如請求項14之電路板結構,其中該凸塊之最大寬度不大於該開口的寬度。
- 如請求項14之電路板結構,其中該凸塊與該鎳層的厚度比為10至20。
- 如請求項14之電路板結構,其中該凸塊的材料大致上由錫及銅組成。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW109119405A TWI783235B (zh) | 2020-06-10 | 2020-06-10 | 電路板結構及其形成方法 |
CN202010742785.5A CN113784537B (zh) | 2020-06-10 | 2020-07-29 | 电路板结构及其形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW109119405A TWI783235B (zh) | 2020-06-10 | 2020-06-10 | 電路板結構及其形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202147930A true TW202147930A (zh) | 2021-12-16 |
TWI783235B TWI783235B (zh) | 2022-11-11 |
Family
ID=78835220
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW109119405A TWI783235B (zh) | 2020-06-10 | 2020-06-10 | 電路板結構及其形成方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN113784537B (zh) |
TW (1) | TWI783235B (zh) |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002203869A (ja) * | 2000-10-30 | 2002-07-19 | Seiko Epson Corp | バンプの形成方法、半導体装置及びその製造方法、回路基板並びに電子機器 |
JP3556922B2 (ja) * | 2001-05-07 | 2004-08-25 | 富士通株式会社 | バンプ形成方法 |
CN1169413C (zh) * | 2001-12-05 | 2004-09-29 | 全懋精密科技股份有限公司 | 在有机电路板上进行电镀焊锡的方法 |
EP1392089A1 (en) * | 2002-08-21 | 2004-02-25 | Ultratera Corporation | Printed circuit board with self align bonding pads thereon |
TWI301740B (en) * | 2006-06-01 | 2008-10-01 | Phoenix Prec Technology Corp | Method for fabricating circuit board with electrically connected structure |
TWI313901B (en) * | 2006-06-30 | 2009-08-21 | Advanced Semiconductor Eng | A method adopted for wafer bumping |
CN100539056C (zh) * | 2006-08-22 | 2009-09-09 | 日月光半导体制造股份有限公司 | 形成金属凸块的方法 |
TWI310589B (en) * | 2006-09-21 | 2009-06-01 | Phoenix Prec Technology Corp | Surface structure of package substrate and method of manufacturing the same |
US7407878B2 (en) * | 2006-09-28 | 2008-08-05 | Intel Corporation | Method of providing solder bumps on a substrate using localized heating |
JP4842864B2 (ja) * | 2007-03-15 | 2011-12-21 | 新光電気工業株式会社 | 電子装置及びその製造方法 |
TWI754135B (zh) * | 2018-03-20 | 2022-02-01 | 日商三菱綜合材料股份有限公司 | 錫或錫合金的鍍敷液、凸塊的形成方法、電路基板的製造方法 |
DE102018129358A1 (de) * | 2018-11-21 | 2020-05-28 | Siteco Gmbh | Leiterplatte für ein led-modul, led-modul sowie verfahren zur herstellung derselben |
-
2020
- 2020-06-10 TW TW109119405A patent/TWI783235B/zh active
- 2020-07-29 CN CN202010742785.5A patent/CN113784537B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN113784537A (zh) | 2021-12-10 |
CN113784537B (zh) | 2024-01-23 |
TWI783235B (zh) | 2022-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9455219B2 (en) | Wiring substrate and method of manufacturing the same | |
US20060219567A1 (en) | Fabrication method of conductive bump structures of circuit board | |
JP2011134942A (ja) | 半導体装置及びその製造方法 | |
US7847400B2 (en) | Semiconductor package substrate structure and manufacturing method thereof | |
US20080185711A1 (en) | Semiconductor package substrate | |
JP6418757B2 (ja) | 配線基板及びその製造方法と半導体装置 | |
TW201417196A (zh) | 晶片封裝基板和結構及其製作方法 | |
CN108811301B (zh) | 电路板结构及其制造方法 | |
JP2002203869A (ja) | バンプの形成方法、半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP6619294B2 (ja) | 配線基板及びその製造方法と電子部品装置 | |
JP7301919B2 (ja) | 制約されたはんだ相互接続パッドを備える回路基板 | |
TWI419630B (zh) | 嵌入式印刷電路板及其製造方法 | |
JP2014063950A (ja) | 配線基板の製造方法 | |
US20120261812A1 (en) | Semiconductor chip with patterned underbump metallization | |
TWI783235B (zh) | 電路板結構及其形成方法 | |
US20060223299A1 (en) | Fabricating process of an electrically conductive structure on a circuit board | |
TWI669034B (zh) | 印刷電路板結構及其形成方法 | |
JP6434328B2 (ja) | 配線基板及び電子部品装置とそれらの製造方法 | |
JP3918803B2 (ja) | 半導体装置用基板及びその製造方法 | |
US7544599B2 (en) | Manufacturing method of solder ball disposing surface structure of package substrate | |
TW201133667A (en) | Semiconductor chip with stair arrangement bump structures | |
US20240138063A1 (en) | Circuit board structure and manufacturing method thereof | |
TWI826060B (zh) | 電路板結構及其製作方法 | |
JP2002299361A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2005129665A (ja) | 半導体装置およびその製造方法 |