TW202038387A - 封裝載板以及封裝結構 - Google Patents

Abstract

一種封裝載板，包括多個第一線路圖案、多個第二線路圖案以及一絕緣材料層。第二線路圖案配置於任兩第一線路圖案之間，且直接連接至第一線路圖案。以剖面觀之，每一第一線路圖案的一第一厚度大於每一第二線路圖案的一第二厚度。每一第一線路圖案的一第一表面切齊於每一第二線路圖案的一第二表面。絕緣材料層至少接觸第一線路圖案。

Description

封裝載板以及封裝結構

本發明是有關於一種封裝載板以及封裝結構，且特別是有關於一種具有二種厚度的線路圖案的封裝載板及採用此封裝載板的封裝結構。

目前，線路載板上的線路層的厚度約在18微米至70微米之間。若線路層的厚度大於70微米，不管是以電鍍或是蝕刻方式來製作，困難度皆變得非常高。更何況，線路之間的線距還必須控制在遠小於線路層的厚度，這將極具挑戰性。此外，於同一平面上可滿足或因應不同的線路需求（如訊號走線或電源/接地層）的線路設置，更是目前線路載板發展的重點之一。

本發明提供一種封裝載板，其具有二種不同厚度的線路圖案，可因應不同的線路需求。

本發明還提供一種封裝結構，採用上述的封裝載板，可具有較佳的應用性及使用靈活度。

本發明的封裝載板，其包括多個第一線路圖案、多個第二線路圖案以及一絕緣材料層。第二線路圖案配置於任兩第一線路圖案之間，且直接連接至第一線路圖案。以剖面觀之，每一第一線路圖案的一第一厚度大於每一第二線路圖案的一第二厚度。每一第一線路圖案的一第一表面切齊於每一第二線路圖案的一第二表面。絕緣材料層至少接觸第一線路圖案。

在本發明的一實施例中，上述的絕緣材料層填滿第一線路圖案之間的空隙，且直接接觸每一第一線路圖案的一側表面以及每一第二線路圖案的一底表面。

在本發明的一實施例中，上述的絕緣材料層直接接觸每一第一線路圖案的一底表面，且不接觸第二線路圖案。

在本發明的一實施例中，上述的封裝載板更包括一基材。絕緣材料層位於第一線路圖案與基材之間。

在本發明的一實施例中，上述的基材包括一絕緣基材或一導電基材。

在本發明的一實施例中，上述的基材的材質包括金屬、合金或陶瓷材料。

在本發明的一實施例中，上述的絕緣材料層的導熱係數大於等於10W/(mK)。

在本發明的一實施例中，上述的以剖面觀之，每一第一線路圖案的一第一線寬大於每一第二線路圖案的一第二線寬。

在本發明的一實施例中，上述的第一厚度介於70微米至500微米之間。

本發明的封裝結構，其包括一封裝載板、至少一電子元件以及一封裝膠體。封裝載板包括多個第一線路圖案、多個第二線路圖案以及一絕緣材料層。第二線路圖案配置於任兩第一線路圖案之間，且直接連接至第一線路圖案。以剖面觀之，每一第一線路圖案的一第一厚度大於每一第二線路圖案的一第二厚度。每一第一線路圖案的一第一表面切齊於每一第二線路圖案的一第二表面。絕緣材料層至少接觸第一線路圖案。電子元件配置於至少一第一線路圖案上。封裝膠體覆蓋電子元件與封裝載板。

在本發明的一實施例中，上述的絕緣材料層填滿第一線路圖案之間的空隙，且直接接觸每一第一線路圖案的一側表面以及每一第二線路圖案的一底表面。

在本發明的一實施例中，上述的絕緣材料層直接接觸每一第一線路圖案的一底表面，且不接觸第二線路圖案。

在本發明的一實施例中，上述的封裝載板更包括一基材。絕緣材料層位於第一線路圖案與基材之間。

在本發明的一實施例中，上述的基材包括一絕緣基材或一導電基材。

在本發明的一實施例中，上述的基材的材質包括金屬、合金或陶瓷材料。

在本發明的一實施例中，上述的絕緣材料層的導熱係數大於等於10W/(mK)。

在本發明的一實施例中，上述的以剖面觀之，每一第一線路圖案的一第一線寬大於每一第二線路圖案的一第二線寬。

在本發明的一實施例中，上述的第一厚度介於70微米至500微米之間。

在本發明的一實施例中，上述的封裝結構更包括一黏著層，配置於電子元件與至少一第一線路圖案之間。

在本發明的一實施例中，上述的封裝結構更包括至少一打線。電子元件透過打線電性連接至至少一第一線路圖案。

基於上述，在本發明的封裝載板的設計中，第二線路圖案直接連接至第一線路圖案，且以剖面觀之，第一線路圖案的第一厚度大於第二線路圖案的第二厚度，且第一線路圖案的第一表面切齊於第二線路圖案的第二表面。如此一來，本發明的封裝載板於同一平面上可同時具有二種不同厚度的線路圖案，可因應不同的線路需求。此外，採用本發明的封裝載板的封裝結構，則可具有較佳的應用性及使用靈活度。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1A是本發明的一實施例的一種封裝載板的俯視示意圖。圖1B是圖1A的封裝載板的局部剖面示意圖。請同時參考圖1A與圖1B，在本實施例中，封裝載板100a包括多個第一線路圖案110a、多個第二線路圖案120a以及一絕緣材料層130a。第二線路圖案120a配置於任兩第一線路圖案110a之間，且直接結構性及電性連接至第一線路圖案110a。以剖面觀之，每一第一線路圖案110a的一第一厚度T1大於每一第二線路圖案120a的一第二厚度T2。每一第一線路圖案110a的一第一表面111a切齊於每一第二線路圖案120a的一第二表面121a。絕緣材料層130a至少接觸第一線路圖案110a。

更進一步來說，本實施例的第一線路圖案110a的第一厚度T1例如是100微米以上，較佳地，介於70微米至500微米之間，而任兩相鄰的第一線路圖案110a之間的間距可小於第一厚度T1的1/2。以剖面觀之，每一第一線路圖案110a的一第一線寬W1大於每一第二線路圖案120a的一第二線寬W2。此處，第一線寬W1例如是至少為0.3毫米，而第二線寬W2例如是0.05毫米至0.3毫米。此處，第一線路圖案110a例如是電源/接地接墊，而第二線路圖案120a例如是訊號走線。

此外，本實施例的絕緣材料層130a填滿第一線路圖案110a之間的空隙，且直接接觸每一第一線路圖案110a的一側表面115a以及每一第二線路圖案120a的一底表面123a。此處，絕緣材料層130a的導熱係數大於等於10W/(mK)。

簡言之，在本實施例的封裝載板100a的設計中，第二線路圖案120a直接連接至第一線路圖案110a，且以剖面觀之，第一線路圖案110a的第一厚度T1大於第二線路圖案120a的第二厚度T2，且第一線路圖案110a的第一表面111a切齊於第二線路圖案120a的第二表面121a。如此一來，本實施例的封裝載板100a於同一平面上可同時具有二種不同厚度的線路圖案，可因應不同的線路需求。

在此必須說明的是，下述實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。

圖2是本發明的另一實施例的一種封裝載板的剖面示意圖。請同時參考圖1B以及圖2，本實施例的封裝載板100b與圖1B的封裝載板100a相似，兩者的差異在於：本實施例的絕緣材料層130b直接接觸每一第一線路圖案110b的一底表面113b，且不接觸第二線路圖案120b。此處，絕緣材料層130b的導熱係數例如是大於等於10W/(mK)。

此外，本實施例的封裝載板100b還包括一基材140，而絕緣材料層130b位於第一線路圖案110b與基材140之間。基材140可例如是一絕緣基材，其材質例如是陶瓷材料；或者是，可例如是一導電基材，其材質包括金屬（例如鋁）或合金。

在本實施例中，以剖面觀之，每一第一線路圖案110b的一第一厚度T1’大於每一第二線路圖案120b的一第二厚度T2’。 每一第一線路圖案110b的一第一表面111b切齊於每一第二線路圖案120b的一第二表面121b。另一方面，每一第一線路圖案110b的一第一線寬W1’大於每一第二線路圖案120b的一第二線寬W2’。 如此一來，本實施例的封裝載板100b於同一平面上可同時具有二種不同厚度的線路圖案，可因應不同的線路需求。

圖3A是本發明的一實施例的一種封裝結構的剖面示意圖。請參考圖3A，本實施例的封裝結構10a包括上述圖1B的封裝載板100a、至少一電子元件（示意地繪示一個電子元件200）以及一封裝膠體300。電子元件200配置於至少一第一線路圖案110a上，其中電子元件200例如是晶片、晶片封裝體或被動元件，但不以此為限。

更進一步來說， 本實施例的封裝結構10a更包括至少一打線（示意地繪示兩條打線400），其中電子元件200透過打線400電性連接至第一線路圖案110a。此外，本實施例的封裝結構10a還更包括一黏著層500，配置於電子元件200與第一線路圖案110a之間，其中電子元件200透過黏著層500而固定於第一線路圖案110a上。此處，黏著層500例如是一焊料層，但不以此為限。

此外，本實施例的封裝膠體300覆蓋電子元件200與封裝載板100a。如圖3A所示，本實施例的封裝膠體300覆蓋封裝載板100a的第一線路層110a的第一表面111a與部分側表面115a、第二線路層120a的第二表面121a與側表面125a、絕緣材料層130a、電子元件200、打線400及黏著層500。此處，絕緣材料層130a的材質可與封裝膠體300的材質相同或不同，於此不加以限制。

由於本實施例的封裝結構10a採用圖1B的封裝載板100a，因此於同一平面（即第一表面111a與第二表面121a的平面）上可同時具有不同厚度的第一線路圖案110a與第二線路圖案120a，可因應電源/接地及訊號傳輸等不同的線路需求。如此一來，本實施例的封裝結構10a可具有較佳的應用性及使用靈活度。

圖3B是本發明的另一實施例的一種封裝結構的剖面示意圖。請參考圖3B，本實施例的封裝結構10b包括上述圖2的封裝載板100b、至少一電子元件（示意地繪示一個電子元件200）以及一封裝膠體300。電子元件200配置於至少一第一線路圖案110b上，其中電子元件200例如是晶片、晶片封裝體或被動元件，但不以此為限。

更進一步來說， 本實施例的封裝結構10b更包括至少一打線（示意地繪示兩條打線400），其中電子元件200透過打線400電性連接至第一線路圖案110b。此外，本實施例的封裝結構10b還更包括一黏著層500，配置於電子元件200與第一線路圖案110b之間，其中電子元件200透過黏著層500而固定於第一線路圖案110b上。此處，黏著層500例如是一焊料層，但不以此為限。

此外，本實施例的封裝膠體300覆蓋電子元件200與封裝載板100b。如圖3B所示，本實施例的封裝膠體300覆蓋封裝載板100b的第一線路層110b的第一表面111b與側表面115b、第二線路層120b的第二表面121b、側表面125b及底表面123b、絕緣材料層130b、電子元件200、打線400及黏著層500，且填滿第一線路層110b之間的空隙以及第二線路層120b之間的空隙。此處，絕緣材料層130b的材質不同於封裝膠體300的材質，但不以此為限。

由於本實施例的封裝結構10b採用圖2的封裝載板100b，因此於同一平面（即第一表面111b與第二表面121b的平面）上可同時具有不同厚度的第一線路圖案110b與第二線路圖案120b，可因應電源/接地及訊號傳輸等不同的線路需求。如此一來，本實施例的封裝結構10b可具有較佳的應用性及使用靈活度。

綜上所述，在本發明的封裝載板的設計中，第二線路圖案直接連接至第一線路圖案，且以剖面觀之，第一線路圖案的第一厚度大於第二線路圖案的第二厚度，且第一線路圖案的第一表面切齊於第二線路圖案的第二表面。如此一來，本發明的封裝載板於同一平面上可同時具有二種不同厚度的線路圖案，可因應不同的線路需求。此外，採用本發明的封裝載板的封裝結構，則可具有較佳的應用性及使用靈活度。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

10a、10b:封裝結構 100a、100b:封裝載板 110a、110b:第一線路圖案 111a、111b:第一表面 113b、123a、123b:底表面 115a、115b、125a、125b:側表面 120a、120b:第二線路圖案 121a、121b:第二表面 130a、130b:絕緣材料層 140:基材 200:電子元件 300:封裝膠體 400:打線 500:黏著層 T1、T1’:第一厚度 T2、T2’:第二厚度 W1、W1’:第一線寬 W2、W2’:第二線寬

圖1A是本發明的一實施例的一種封裝載板的俯視示意圖。 圖1B是圖1A的封裝載板的局部剖面示意圖。 圖2是本發明的另一實施例的一種封裝載板的剖面示意圖。 圖3A是本發明的一實施例的一種封裝結構的剖面示意圖。 圖3B是本發明的另一實施例的一種封裝結構的剖面示意圖。

100a:封裝載板

110a:第一線路圖案

111a:第一表面

115a:側表面

120a:第二線路圖案

121a:第二表面

123a:底表面

130a:絕緣材料層

T1:第一厚度

T2:第二厚度

W1:第一線寬

W2:第二線寬

Claims (20)

1. 一種封裝載板，包括： 多個第一線路圖案； 多個第二線路圖案，配置於任兩該些第一線路圖案之間，且直接連接至該些第一線路圖案，其中以剖面觀之，各該第一線路圖案的一第一厚度大於各該第二線路圖案的一第二厚度，且各該第一線路圖案的一第一表面切齊於各該第二線路圖案的一第二表面；以及 一絕緣材料層，至少接觸該些第一線路圖案。
2. 如申請專利範圍第1項所述的封裝載板，其中該絕緣材料層填滿該些第一線路圖案之間的空隙，且直接接觸各該第一線路圖案的一側表面以及各該第二線路圖案的一底表面。
3. 如申請專利範圍第1項所述的封裝載板，其中該絕緣材料層直接接觸各該第一線路圖案的一底表面，且不接觸該些第二線路圖案。
4. 如申請專利範圍第3項所述的封裝載板，更包括： 一基材，該絕緣材料層位於該些第一線路圖案與該基材之間。
5. 如申請專利範圍第4項所述的封裝載板，其中該基材包括一絕緣基材或一導電基材。
6. 如申請專利範圍第4項所述的封裝載板，其中該基材的材質包括金屬、合金或陶瓷材料。
7. 如申請專利範圍第1項所述的封裝載板，其中該絕緣材料層的導熱係數大於等於10W/(mK)。
8. 如申請專利範圍第1項所述的封裝載板，其中以剖面觀之，各該第一線路圖案的一第一線寬大於各該第二線路圖案的一第二線寬。
9. 如申請專利範圍第1項所述的封裝載板，其中該第一厚度介於70微米至500微米之間。
10. 一種封裝結構，包括： 一封裝載板，包括： 多個第一線路圖案； 多個第二線路圖案，配置於任兩該些第一線路圖案之間，且直接連接至該些第一線路圖案，其中以剖面觀之，各該第一線路圖案的一第一厚度大於各該第二線路圖案的一第二厚度，且各該第一線路圖案的一第一表面切齊於各該第二線路圖案的一第二表面；以及 一絕緣材料層，至少接觸該些第一線路圖案； 至少一電子元件，配置於至少一該些第一線路圖案上；以及 一封裝膠體，覆蓋該電子元件與該封裝載板。
11. 如申請專利範圍第10項所述的封裝結構，其中該絕緣材料層填滿該些第一線路圖案之間的空隙，且直接接觸各該第一線路圖案的一側表面以及各該第二線路圖案的一底表面。
12. 如申請專利範圍第10項所述的封裝結構，其中該絕緣材料層直接接觸各該第一線路圖案的一底表面，且不接觸該些第二線路圖案。
13. 如申請專利範圍第12項所述的封裝結構，其中該封裝載板更包括： 一基材，該絕緣材料層位於該些第一線路圖案與該基材之間。
14. 如申請專利範圍第13項所述的封裝結構，其中該基材包括一絕緣基材或一導電基材。
15. 如申請專利範圍第13項所述的封裝結構，其中該基材的材質包括金屬、合金或陶瓷材料。
16. 如申請專利範圍第10項所述的封裝結構，其中該絕緣材料層的導熱係數大於等於10W/(mK)。
17. 如申請專利範圍第10項所述的封裝結構，其中以剖面觀之，各該第一線路圖案的一第一線寬大於各該第二線路圖案的一第二線寬。
18. 如申請專利範圍第10項所述的封裝結構，其中該第一厚度介於70微米至500微米之間。
19. 如申請專利範圍第10項所述的封裝結構，更包括： 一黏著層，配置於該電子元件與至少一該些第一線路圖案之間。
20. 如申請專利範圍第10項所述的封裝結構，更包括： 至少一打線，該電子元件透過該至少一打線電性連接至至少一該些第一線路圖案。

Images