JP2017135136A - 配線基板 - Google Patents

Abstract

【課題】半導体素子が安定的に作動する配線基板を提供することを課題とする。
【解決手段】ビアホール７を有する最下層の第１の絶縁層４および次層の第２の絶縁層５を含む複数の絶縁層と、第１の絶縁層４下面に配列された外部接続パッド１０を有する第１の導体層および第１の絶縁層４と第２の絶縁層５との層間に第１の間隙Ｗ１を介して隣接する第１の内層プレーンパターン１３および第２の内層プレーンパターン１４を有する第２の導体層を含む複数の導体層２とから成り、第１の導体層は、第１の内層プレーンパターン１３に接続された第１の外層プレーンパターン１１と第２の内層プレーンパターン１４に接続された第２の外層プレーンパターン１２とを第２の間隙Ｗ２を介して隣接するように有する配線基板Ａであって、第１および第２の間隙Ｗ２は外部接続パッド１０の直径より広く、第２の間隙Ｗ２中に電気的に浮いた外部接続パッド１０Ｐが配置されている。
【選択図】図１

Description

本発明は、半導体素子等を搭載するための配線基板に関するものである。

図２（ａ）および（ｂ）に、半導体素子を搭載するための従来の配線基板Ｂの一例を示す。
配線基板Ｂは、絶縁基板２１と、導体層２２と、ソルダーレジスト層２３とから構成される。

絶縁基板２１は、第１の絶縁層２４の上面に、第２の絶縁層２５および第３の絶縁層２６が順次積層されて形成される。絶縁基板２１は、その上面中央部に半導体素子を搭載するための搭載部Ｘを有している。
第１および第３の絶縁層２４、２６には、複数のビアホール２７が形成されている。ビアホール２７内には、導体層２２の一部から成るビア導体２７ａが被着されている。
第２の絶縁層２５には、複数のスルーホール２８が形成されている。スルーホール２８の内側には、導体層２２の一部から成るスルーホール導体２８ａが被着されている。
搭載部Ｘには、導体層２２の一部から成る多数の半導体素子接続パッド２９が配列形成されている。これらの半導体素子接続パッド２９には、半導体素子の電極が半田を介して接続される。
第１の絶縁層２４の下面には、導体層２２の一部から成る多数の外部接続パッド３０が配列形成されている。外部接続パッド３０は、外部回路基板の配線導体に半田を介して接続される。

導体層２２は、絶縁基板２１の表面および内部に形成されている。
これらの導体層２２には、信号用と接地用と電源用とがある。
信号用の導体層２２は、半導体素子接続パッド２９の一部と電気的に接続されている。そして、第３の絶縁層２６の上面を搭載部Ｘから絶縁基板２１の外周方向に向けて延在し、ビア導体２７ａを介して第２の絶縁層２５の外周付近のスルーホール導体２８ａに電気的に接続される。さらに、第１の絶縁層２４に形成されたビア導体２７ａを介して絶縁基板２１の外周付近の外部接続パッド３０に電気的に接続される。
接地用または電源用の導体層２２は、半導体素子接続パッド２９の一部と電気的に接続されている。また、接地用または電源用の導体層２２は、第１の絶縁層２４の下面に、互いに電気的に独立した第１の外層プレーンパターン３１、および第２の外層プレーンパターン３２を有している。第１の外層プレーンパターン３１と第２の外層プレーンパターン３２との間には、およそ３０〜１００μｍ程度の間隙が設けられている。
さらに、第２の絶縁層２５の下面に、互いに電気的に独立した第１の内層プレーンパターン３３、および第２の内層プレーンパターン３４を有している。第１の内層プレーンパターン３３と第２の内層プレーンパターン３４との間には、およそ３０〜１００μｍ程度の間隙が設けられている。
このような接地用または電源用の導体層２２は、半導体素子へスムーズに電源供給するために、半導体素子接続パッド２９から外部接続パッド３０までの配線経路をできる限り短く配設してやることが好ましい。
このため、接地用または電源用の半導体素子接続パッド２９は、第３の絶縁層２６において、主に搭載部Ｘの直下に集中的に配設されたビア導体２７ａを介して第２の絶縁層２５上面の導体層２２に電気的に接続される。
そして、これらの導体層２２は、スルーホール導体２８ａおよびビア導体２７ａを介して第１の内層プレーンパターン３３、および第２の内層プレーンパターン３４に接続され、さらにビア導体２７ａを介して複数の外部接続パッド３０を含む第１の外層プレーンパターン３１、および第２の外層プレーンパターン３２に電気的に接続される。

ソルダーレジスト層２３は、第１の絶縁層２４、および第３の絶縁層２６の表面に形成されている。第３の絶縁層２６表面に形成されたソルダーレジスト層２３は、半導体素子接続パッド２９の中央部を露出する開口部２３ａを有している。第１の絶縁層２４の表面に形成されたソルダーレジスト層２３は、外部接続パッド３０の中央部を露出する開口部２３ｂを有している。

ところで、従来の配線基板Ｂは、上述のように第１の外層プレーンパターン３１と第２の外層プレーンパターン３２との間、および第１の内層プレーンパターン３３と第２の内層プレーンパターン３４との間が非常に近接して配設されている。
このため、電気的に独立すべき第１の外層プレーンパターン３１と第２の外層プレーンパターン３２との間、あるいは第１の内層プレーンパターン３３と第２の内層プレーンパターン３４との間において、互いの電磁波が干渉してノイズが生じることがある。
しかし、第１の外層プレーンパターン３１と第２の外層プレーンパターン３２との間、および第１の内層プレーンパターン３３と第２の内層プレーンパターン３４との間を広げてノイズの発生を抑制しようとすると、外部接続パッド３０を包含する第１の外層プレーンパターン３１および第２の外層プレーンパターン３２の面積が減少するため外部接続パッド３０の数が減少してしまい外部回路基板との接続強度が弱くなってしまう恐れがある。
このような理由から、半導体素子への電源供給をスムーズに行うことができず、半導体素子を安定的に作動させることができないという問題がある。

特開２００７−１５８２４３号公報

本発明は、配線基板と外部回路基板との接続強度を低減することなく、半導体素子へスムーズに電源供給を行う。これにより、半導体素子を安定的に作動する配線基板を提供することを課題とする。

本発明の配線基板は、複数のビアホールを有する最下層の第１の絶縁層および次層の第２の絶縁層を含んで上下に積層された複数の絶縁層と、第１の絶縁層の下面に被着されているとともに格子状に配列された多数の外部接続パッドを有する第１の導体層、および第１の絶縁層と第２の絶縁層との層間に被着されているとともに第１の間隙を介して互いに隣接する第１の内層プレーンパターンおよび第２の内層プレーンパターンを有する第２の導体層を含む複数の導体層とから成り、第１の導体層は、第１の内層プレーンパターンにビアホールを介して接続された複数の外部接続パッドを包含する第１の外層プレーンパターンと第２の内層プレーンパターンにビアホールを介して接続された複数の外部接続パッドを包含する第２の外層プレーンパターンとを第１の間隙と重畳する第２の間隙を介して互いに隣接するように有する配線基板であって、第１の間隙および第２の間隙は外部接続パッドの直径よりも広く、第２の間隙中に電気的に浮いた複数の外部接続パッドが配置されていることを特徴とするものである。

本発明の配線基板によれば、第１の内層プレーンパターンおよび第２の内層プレーンパターンは、第１の間隙を介して配設されている。また、第１の内層プレーンパターンにビアホールを介して接続された第１の外層プレーンパターンおよび第２の内層プレーンパターンにビアホールを介して接続された第２の外層プレーンパターンは、第１の間隙と重畳する第２の間隙を介して配設されている。
そして、第１の間隙および第２の間隙は外部接続パッドの直径よりも広く、第２の間隙中に電気的に浮いた複数の外部接続パッドが配置されている。
これにより、配線基板と外部回路基板とを強固に接続するとともに、第１の内層プレーンパターンと第２の内層プレーンパターンとの間、あるいは第１の外層プレーンパターンと第２の外層プレーンパターンとの間でノイズが発生することを抑制できる。
その結果、半導体素子へスムーズに電源供給を行い半導体素子を安定的に作動する配線基板を提供することができる。

図１（ａ）および（ｂ）は、本発明の配線基板の実施形態の一例を示す概略断面図および要部拡大平面図である。 図２（ａ）および（ｂ）は、従来の配線基板の実施形態の一例を示す概略断面図および要部拡大平面図である。

まず、図１（ａ）および（ｂ）を基にして本発明の配線基板Ａの実施形態の一例を説明する。
配線基板Ａは、絶縁基板１と、導体層２と、ソルダーレジスト層３とから構成される。

絶縁基板１は、第１の絶縁層４の上面に、第２の絶縁層５および第３の絶縁層６が順次積層されて形成される。絶縁基板１は、その上面中央部に半導体素子を搭載するための搭載部Ｘを有している。
第１および第３の絶縁層４、６は、例えばエポキシ樹脂やポリイミド樹脂等の熱硬化性樹脂から成る。この熱硬化性樹脂には、酸化珪素粉末等の無機絶縁物フィラーを分散させてもよい。
第１および第３の絶縁層４、６には、複数のビアホール７が形成されている。ビアホール７内には、導体層２の一部から成るビア導体７ａが被着されている。
ビアホール７は、例えばレーザー加工により形成される。ビアホール７の直径は、およそ３０〜１００μｍ程度である。
第２の絶縁層５は、例えばガラスクロスにエポキシ樹脂やビスマレイミドトリアジン樹脂等を含浸して硬化させた電気絶縁材料から成る。
第２の絶縁層５には、複数のスルーホール８が形成されている。スルーホール８の内側には、導体層２の一部から成るスルーホール導体８ａが被着されている。
スルーホール８は、例えばドリル加工やレーザー加工、あるいはブラスト加工により形成される。スルーホール８の直径は、およそ１００μｍ〜３００μｍ程度である。
搭載部Ｘには、導体層２の一部から成る多数の半導体素子接続パッド９が配列形成されている。これらの半導体素子接続パッド９には、半導体素子の電極が半田を介して接続される。
第１の絶縁層４の下面には、導体層２の一部から成る多数の外部接続パッド１０が配列形成されている。外部接続パッド１０は、外部回路基板の配線導体に半田を介して接続される。外部接続パッド１０の直径は、およそ５００〜１０００μｍ程度である。

導体層２は、絶縁基板１の表面および内部に形成されている。導体層２は、例えば周知のセミアディティブ法やサブトラクティブ法により銅等の良導電性金属で形成される。
これらの導体層２には、信号用と接地用と電源用とがある。
信号用の導体層２は、半導体素子接続パッド９の一部と電気的に接続されている。そして、第３の絶縁層６の上面を搭載部Ｘから絶縁基板１の外周方向に向けて延在し、ビア導体７ａを介して第２の絶縁層５の外周付近のスルーホール導体８ａに電気的に接続される。さらに、第１の絶縁層４に形成されたビア導体７ａを介して絶縁基板１の外周付近の外部接続パッド１０に電気的に接続される。
接地用または電源用の導体層２は、半導体素子接続パッド９の一部と電気的に接続されている。また、接地用または電源用の導体層２は、第１の絶縁層４の下面に、互いに電気的に独立した第１の外層プレーンパターン１１、および第２の外層プレーンパターン１２を有している。第１の外層プレーンパターン１１と第２の外層プレーンパターン１２との間には、およそ１２００〜１５００μｍ程度の第２の間隙Ｗ２が設けられている。
さらに、第２の絶縁層５の下面に、互いに電気的に独立した第１の内層プレーンパターン１３、および第２の内層プレーンパターン１４を有している。第１の内層プレーンパターン１３と第２の内層プレーンパターン１４との間には、およそ１２００〜１５００μｍ程度の第１の間隙Ｗ１が設けられている。
このような接地用または電源用の導体層２は、半導体素子へスムーズに電源供給するために、半導体素子接続パッド９から外部接続パッド１０までの配線経路をできる限り短く配設してやることが好ましい。
このため、接地用または電源用の半導体素子接続パッド９は、第３の絶縁層６において、主に搭載部Ｘの直下に集中的に配設されたビア導体７ａを介して第２の絶縁層５上面の導体層２に電気的に接続される。
そして、これらの導体層２は、スルーホール導体８ａおよびビア導体７ａを介して第１の内層プレーンパターン１３、および第２の内層プレーンパターン１４に接続され、さらにビア導体７ａを介して複数の外部接続パッド１０を含む第１の外層プレーンパターン１１、および第２の外層プレーンパターン１２に電気的に接続される。
また、第１の絶縁層４下面における第２の間隙Ｗ２に、電気的に浮いた複数の外部接続パッド１０Ｐが配置されている。
電気的に浮いた複数の外部接続パッド１０Ｐの直径は、およそ５００〜１０００μｍ程度である。

ソルダーレジスト層３は、第１の絶縁層４、および第３の絶縁層６の表面に形成されている。第３の絶縁層６表面に形成されたソルダーレジスト層３は、半導体素子接続パッド９の中央部を露出する開口部３ａを有している。第１の絶縁層４の表面に形成されたソルダーレジスト層３は、外部接続パッド１０、１０Ｐの中央部を露出する開口部３ｂを有している。

ところで、本発明の配線基板Ａでは、第１の内層プレーンパターン１３および第２の内層プレーンパターン１４は、第１の間隙Ｗ１を介して配設されている。また、第１の内層プレーンパターン１３にビアホール７を介して接続された第１の外層プレーンパターン１１、および第２の内層プレーンパターン１４にビアホール７を介して接続された第２の外層プレーンパターン１２は、第１の間隙Ｗ１と重畳する第２の間隙Ｗ２を介して配設されている。
そして、第１の間隙Ｗ１および第２の間隙Ｗ２は、電気的に浮いた外部接続パッド１０Ｐの直径よりも広く、第２の間隙Ｗ１中に電気的に浮いた複数の外部接続パッド１０Ｐが配置されている。
これにより、配線基板Ａと外部回路基板とを強固に接続するとともに、第１の内層プレーンパターン１３と第２の内層プレーンパターン１４との間、あるいは第１の外層プレーンパターン１１と第２の外層プレーンパターン１２との間でノイズが発生することを抑制できる。
その結果、半導体素子へスムーズに電源供給を行うことが可能になり、半導体素子が安定的に作動する配線基板を提供することができる。

なお、本発明は上述の実施形態の一例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。例えば、上述の実施形態では、ガラスクロスを含有する第２の絶縁層５の上下面に、第１および第３の絶縁層４、６が一層ずつ積層された一例を示したが、二層以上の絶縁層が積層されていても構わない。また、ガラスクロスを含有しない絶縁層のみで絶縁基板１を構成しても構わない。

２ 導体層
４ 第１の絶縁層
５ 第２の絶縁層
７ ビアホール
１０ 外部接続パッド
１０Ｐ 電気的に浮いた外部接続パッド
１１ 第１の外層プレーンパターン
１２ 第２の外層プレーンパターン
１３ 第１の内層プレーンパターン
１４ 第２の内層プレーンパターン
Ａ 配線基板
Ｗ１ 第１の間隙
Ｗ２ 第２の間隙

Claims (1)

1. 複数のビアホールを有する最下層の第１の絶縁層および次層の第２の絶縁層を含んで上下に積層された複数の絶縁層と、前記第１の絶縁層の下面に被着されているとともに格子状に配列された多数の外部接続パッドを有する第１の導体層および前記第１の絶縁層と第２の絶縁層との層間に被着されているとともに第１の間隙を介して互いに隣接する第１の内層プレーンパターンおよび第２の内層プレーンパターンを有する第２の導体層を含む複数の導体層とから成り、前記第１の導体層は、前記第１の内層プレーンパターンに前記ビアホールを介して接続された複数の前記外部接続パッドを包含する第１の外層プレーンパターンと前記第２の内層プレーンパターンに前記ビアホールを介して接続された複数の前記外部接続パッドを包含する第２の外層プレーンパターンとを前記第１の間隙と重畳する第２の間隙を介して互いに隣接するように有する配線基板であって、前記第１の間隙および第２の間隙は前記外部接続パッドの直径よりも広く、前記第２の間隙中に電気的に浮いた複数の前記外部接続パッドが配置されていることを特徴とする配線基板。

Images