JP5037970B2 - 電子部品収納基板 - Google Patents
電子部品収納基板 Download PDFInfo
- Publication number
- JP5037970B2 JP5037970B2 JP2007049121A JP2007049121A JP5037970B2 JP 5037970 B2 JP5037970 B2 JP 5037970B2 JP 2007049121 A JP2007049121 A JP 2007049121A JP 2007049121 A JP2007049121 A JP 2007049121A JP 5037970 B2 JP5037970 B2 JP 5037970B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- board
- component storage
- wiring board
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
このようなチップ部品は、一般的に、長手形状を有し、長手方向の両端にそれぞれ電極部を備えている。
特許文献1に記載されているような電子部品収納基板によれば、プリント配線板を貫通する貫通孔を設け、この貫通孔内に、チップ部品が、その長手方向と貫通孔の中心軸が延在する方向とが一致するように収納された構成とすることにより、電子部品の実装面積の削減を図れるとするものである。
ここで、電子部品収納基板において、電子部品のさらなる高密度実装化を図る際の第1の課題及び第2の課題について、図10を用いて説明する。
図10は、従来の電子部品収納基板において、電子部品のさらなる高密度実装化を図る際の課題を説明するための模式的断面図である。
図10に示す電子部品収納基板200は、主として、プリント配線板である多層配線板205と、この多層配線板205を貫通する貫通孔206内に収納された電子部品207とを備えている。
多層配線板205は、第1配線層201,第2配線層202,第3配線層203,及び第4配線層204の4層の配線層を有する4層配線板である。
第3配線層203及び第4配線層204は、電子部品207と電気的に接続する第1のランド208a及び第2のランド208bを備えている。
電子部品207は、その長手方向の各端部に第1の電極207a,第2の電極207bを備え、第1の電極207aが第3配線層203の第1のランド208aと半田210によって電気的に接続されており、第2の電極207bが第4配線層204の第2のランド208bと半田210によって電気的に接続されている。即ち、第1のランド208aと第2のランド208bとは半田210及び電子部品207を介して電気的に接続されている。
電子部品211が半田210と接触すると、電子部品211が破損したり実装位置がずれて電子部品211と多層配線板205との電気的接続不良が発生する場合がある。
電子部品収納基板200では、貫通孔206内に収納された電子部品207と多層配線板205とを電気的に接続するために、他の電子部品211が実装される外層の配線層である第3配線層203や第4配線層204にランド208a,208bを設けなければならない。
従って、電子部品収納基板200では、外層の配線層203,204において、ランド208a,208bを含むランド近傍に、配線パターンや他のランドを設けることができないため、外層の配線層における電子部品のさらなる高密度実装化、並びに、外層の配線層における高密度配線化が困難であり、その改善が望まれる。
1)プリント配線板(50)に長手形状を有する電子部品(60)が収納された電子部品収納基板において、前記プリント配線板は、その内部にて厚み方向に間隔をあけて設けられた第1及び第2の配線層(12,14)と、当該プリント配線板を前記第1及び第2の配線層を含んで貫通する円形断面の空隙部(46)と、を有すると共に、前記第1及び第2の配線層は前記空隙部の内面に露出した第1及び第2の露出端面を有し、前記電子部品は、直方体状をなし、その長手方向の長さが前記プリント配線板の厚みと略同じであり、前記長手方向の端部に電極部(62a,62b)を有すると共に、前記長手方向と前記空隙部の貫通方向とが略一致するように該空隙部内に全体が収納されており、前記電極部のうちの一方の第1電極部と前記第1の露出端面とは、前記第1電極部と前記第1の露出端面との間にて前記第1電極部の外周を囲むように形成された第1の環状電気接続層を介して電気的に接続され、前記電極部のうちの他方の第2電極部と前記第2の露出端面とは、前記第2電極部と前記第2の露出端面との間にて前記第2電極部の外周を囲むように形成された第2の環状電気接続層を介して電気的に接続されており、前記第2の環状電気接続層は、前記第2電極部と前記第2の露出端面との直の接点を含むことを特徴とする電子部品収納基板(80)である。
2)前記電子部品が収納された前記空隙部を塞ぐ絶縁部(58)を有し、前記絶縁部の表面と前記プリント配線板の表面とは互いに連続して略平坦な面を形成してなることを特徴とする1)項記載の電子部品収納基板である。
図1は、本発明の電子部品収納基板に収納される電子部品について説明するための模式的断面図である。
図2〜図8は、本発明の電子部品収納基板の実施例における第1工程〜第7工程をそれぞれ説明するための模式的断面図である。
図9は、本発明の電子部品収納基板において他の電子部品が実装された場合について説明するための模式的断面図である。
まず、後述する電子部品収納基板80に収納される電子部品について説明する。
一般的に、電子部品収納基板に収納される電子部品は、市販されている表面実装型のチップ部品であり、このようなチップ部品として、チップ抵抗,チップコンデンサ,チップコイル等がある。
表面実装型のチップ部品は、その形状から、円筒形チップ部品と角形チップ部品とに分類されるが、所謂「0603」チップ部品や「0402」チップ部品と称される小型のチップ部品は、一般的に角形チップ部品であるため、通常、この角形チップ部品がプリント基板内に収納される電子部品として用いられる。
「0603」チップ部品とは、長さが約0.6mm,幅が約0.3mmであるチップ部品を称し、「0402」チップ部品とは、長さが約0.4mm,幅が約0.2mmであるチップ部品を称する。
図1に示すように、角形チップ部品60は、主の構成材料がセラミックである本体部61と、主の構成材料がSn(スズ)である電極部62a,62bとにより構成されている。
ここで、図1において、本体部61の長手方向の各端面を端面61a,61b、上側の面を表(おもて)面61c、下側の面を裏面61dとそれぞれ称することとする。
電極部62aは、本体部61の端面61aを覆うように表面61cから裏面61dに跨って形成されており、電極部62bは、端面61bを覆うように表面61cから裏面61dに跨って形成されている。
まず、コア材2の両面に銅箔3a,3bが貼り合わされた、所謂、両面銅貼り板(単に、両面板という場合もある)1を準備する。
両面銅貼り板1として、市販のFR−4基板等を用いることができる。
コア材2は、ガラスクロスやガラス不織布等の絶縁シートにエポキシ樹脂等の絶縁性樹脂を含浸させたものであり、図2では、ガラスクロスを破線で模式的に表している。
実施例では、後述する電子部品収納基板80の厚さを0.65mmとするために、コア材2の厚さを0.4mm、銅箔3a,3bの各厚さを18μmとした。
実施例では、ドリル加工により、貫通孔5をその直径が0.2mmとなるように穿設した。
まず、銅箔3a,3bの各表面及び貫通孔5の内面に、例えば銅からなる第1のめっき層7a,7bを形成する。
この第1のめっき層7a,7bは、例えば、無電解銅めっきを行った後さらに電解銅めっきを行うことで形成することができる。
内面が第1のめっき層7a,7bで覆われた貫通孔5をIVH(Interstitial Via Hole)10と称す。
実施例では、銅箔3a,3bの表面上の第1のめっき層7a,7bの厚さをそれぞれ20μmとした。
詳しくは、充填材9である孔埋め用インクを、例えばスクリーン印刷法により、IVH10の内部に充填させた後に硬化させる。その後、第1のめっき層7a,7bの各表面より突出して硬化した余分なインクを、例えばバフ研磨により除去することによって、充填材9の露出面と両面銅貼り板1の各表面とを、それぞれ、連続する略平坦な面にする。
孔埋め用インクとしては市販のものを使用することができ、孔埋め用インクを充填する他の充填方法としてロールコート法等を用いることができる。
フォトリソ法により、第1のめっき層7a及び銅箔3aを選択的にエッチングして、第1のランド部11を有する第1の配線層12を形成し、また、第1のめっき層7b及び銅箔3bを選択的にエッチングして、第2のランド部13を有する第2の配線層14を形成する。
第1の配線層12及び第2の配線層14は、IVH10を介して互いに電気的に接続されている。
また、第1のランド部11と第2のランド部13とは、コア材2を介して互いに対向する位置に形成されている。
なお、図4中の挿入図A4は、第1のランド部11近傍を図4における上側から見たときの平面図であり、挿入図B4は、第2のランド部13近傍を図4における下側から見たときの平面図である。
実施例では、第1のランド部11及び第2のランド部13の外形形状を円板状とし、第1のランド部11の直径R11及び第2のランド部13の直径R13をそれぞれ0.65mmとした。
上述の工程を経た両面銅貼り板1を両面配線板15と称す。
まず、第1の配線層12及び第2の配線層14をそれぞれ覆うように、両面配線板15の両面に第1の絶縁層17及び第2の絶縁層18を形成する。
第1の絶縁層17及び第2の絶縁層18は、絶縁性樹脂を、ロールコート法やスクリーン印刷法等の周知の方法を用いて塗布した後、硬化することによって得られる。
また、第1の絶縁層17及び第2の絶縁層18を形成する他の方法として、両面配線板15の両面に、プリプレグと銅箔とをそれぞれ熱圧着する熱プレス法や、樹脂シートをそれぞれ貼り付ける真空ラミネート法等を用いることもできる。
実施例では、ロールコート法を用いて、第1の絶縁層17及び第2の絶縁層18を、第1の配線層12及び第2の配線層14上の厚さがそれぞれ50μmとなるように形成した。
実施例では、有底穴23,24を、各開口径がそれぞれ90μmとなるように形成した。
内面が第2のめっき層26a,26bで覆われた有底穴23及び有底穴24をLVH(Laser Via Hole)28及びLVH29と称す。
実施例では、第1の絶縁層17及び第2の絶縁層18の表面上の第2のめっき層26a,26bの厚さをそれぞれ25μmとした。
後述する収納部46が形成される領域には配線パターンが存在しないように、第3の配線層31及び第4の配線層32を形成する。
上述の工程を経た両面配線板15を4層配線板35と称す。
ソルダーレジスト40a,40bは、ロールコート法やスクリーン印刷法等の周知の方法を用いて形成することができる。
実施例では、感光性を有する液状またはインク状のソルダーレジストを、スクリーン印刷法を用いて、4層配線板35の一方の面に塗布して乾燥させ、さらに他方の面に塗布して乾燥させた後、フォトリソ法を用いて、第3の配線層31が露出してなる開口部41aを有するソルダーレジスト40aを形成し、また、第4の配線層32が露出してなる開口部41bを有するソルダーレジスト40bを形成した。
また、実施例では、第3の配線層31及び第4の配線層32の表面上のソルダーレジスト40a,40bの厚さをそれぞれ20μmとした。
まず、上述の工程を経た4層配線板35に、貫通孔43を、その中心軸が第1のランド部11及び第2のランド部13の略中心をそれぞれ通るように穿設する。
貫通孔43は、ドリル加工等の周知の方法を用いて穿設することができる。
また、図6中の挿入図A6,B6に示すように、貫通孔43の孔径R43を、上述した角形チップ部品60の対角長X60(0.42mm)よりも小さく、かつ、短手方向の断面における内接円の最大直径R60(0.30mm)よりも大きい値とする。
なお、図6中の挿入図A6は、第1の径部44近傍を図6における上側から見たときの平面図であり、挿入図B6は、第2の径部45近傍を図6における下側から見たときの平面図である。
実施例では、貫通孔43の孔径R43を0.35mmとした。
実施例では、第1の径部44を、4層配線板35における第1の絶縁層17側からその厚さ方向に、穿設する深さが4層配線板35の厚さの約3分の2となるように穿設した。
また、実施例では、第1の径部44の直径R44を0.45mmとした。
この第1の径部44と第2の径部45とが4層配線板35の厚さ方向に連接されてなる孔部46は、電子部品である上述の角形チップ部品60を収納する電子部品収納部46となる。
また、電子部品収納部46が形成されたことによりそれぞれリング状となった第1のランド部11及び第2のランド部13は、電子部品収納部46内面にそれぞれ露出した状態となる。
一般的に、ドリル加工に用いられるドリルは、その先端部がテーパ状になっているので、ドリル加工を用いて形成された電子部品収納部46は、第1の径部44と第2の径部45との境界部が、ドリルの先端部の形状に応じてテーパ状となる。
プリント配線板50の電子部品収納部46に、角形チップ部品60を、第1の径部44側から第2の径部45側に向かって挿入する。
角形チップ部品60を電子部品収納部46に挿入する際、第1の径部44の直径R44(0.45mm)が角形チップ部品60の対角長X60(0.42mm)よりも大きいので、角形チップ部品60と第1の径部44との厳密な位置合わせ精度を必要とすることなく、角形チップ部品60を第1の径部44に容易に挿入することができる。
そして、第1の径部44の内部に挿入された角形チップ部品60は、第1の径部44、及び、第1の径部44と第2の径部45とのテーパ状の境界部によって、第2の径部45に案内される。
また、第2の径部45に挿入された角形チップ部品60は、第2の径部45の直径R45(0.35mm)が、角形チップ部品60の対角長X60(0.42mm)よりも小さくかつ短手方向の断面における内接円の最大直径R60(0.30mm)よりも大きいので、角形チップ部品60を破損させることなく電子部品収納部46に強嵌合させることができる。
また、図7中の挿入図A7,B7に示すように、電子部品収納部46と角形チップ部品60とは間隙52を有して強嵌合している。
なお、図7中の挿入図A7は、第1の径部44近傍を図7における上側から見たときの平面図であり、挿入図B7は、第2の径部45近傍を図7における下側から見たときの平面図である。
まず、電子部品収納部46と角形チップ部品60との間隙52に、所定の粘度を有する絶縁性樹脂54を、角形チップ部品60の電極部62a,62bと電子部品収納部46内面に露出した第1のランド部11及び第2のランド部13とをそれぞれ覆わないように充填する。
絶縁性樹脂54の充填量や塗布条件を最適化することにより、絶縁性樹脂54を、角形チップ部品60の電極部62a,62bと、電子部品収納部46内面に露出した第1のランド部11及び第2のランド部13とがそれぞれ覆われることなく、電子部品収納部46に充填することができる。
導電性材料56として、市販の銅ペーストや銀ペーストを用いることができる。
さらに、この導電性材料56を硬化させることにより、角形チップ部品60の電極部62aと電子部品収納部46内面に露出した第1のランド部11とが導電性材料56によって電気的に接続し、また、角形チップ部品60の電極部62bと電子部品収納部46内面に露出した第2のランド部13とが導電性材料56によって電気的に接続する。
従って、第1のランド部11と第2のランド部13とは、導電性材料56及び角形チップ部品60を介して電気的に接続される。
図9は、本発明の電子部品収納基板において、他の電子部品が実装された場合について説明するための模式的断面図である。
また、何らかの原因で、仮に、他の電子部品70が絶縁性樹脂58の表面及び第1の絶縁層17の表面に接触したとしても、これら各表面は絶縁性を有しているため、ショート不良等の発生を防止することができる。
但し、電子部品を電子部品収納部に収納した際に、実施例のように、電子部品と電子部品収納部との間隙を有する構成とすることにより、この間隙に絶縁性樹脂や導電性材料を充填することができるので、電子部品の電極間のショート不良やプリント配線板の内層の配線層間のショート不良をより防止することができ、また、電子部品の電極とプリント配線板の内層とをより良好に電気的接続することができる。
例えば、市販のチップ部品として、その電極が、チップ部品の4側面に亘って形成(実施例では2側面)されたものや、Ni(ニッケル)からなる下地層上にSn(スズ)層をめっき法等によって形成した2層構造のものがあるが、このようなチップ部品についても用いることができる。
デスミア処理を電子部品収納部46内面に施すことにより、スミアが発生した場合においても、電子部品収納部46内面に第1のランド部11及び第2のランド部13を確実に露出させることができる。
Claims (2)
- プリント配線板に長手形状を有する電子部品が収納された電子部品収納基板において、
前記プリント配線板は、
その内部にて厚み方向に間隔をあけて設けられた第1及び第2の配線層と、
当該プリント配線板を前記第1及び第2の配線層を含んで貫通する円形断面の空隙部と、
を有すると共に、
前記第1及び第2の配線層は前記空隙部の内面に露出した第1及び第2の露出端面を有し、
前記電子部品は、
直方体状をなし、その長手方向の長さが前記プリント配線板の厚みと略同じであり、
前記長手方向の端部に電極部を有すると共に、前記長手方向と前記空隙部の貫通方向とが略一致するように該空隙部内に全体が収納されており、
前記電極部のうちの一方の第1電極部と前記第1の露出端面とは、前記第1電極部と前記第1の露出端面との間にて前記第1電極部の外周を囲むように形成された第1の環状電気接続層を介して電気的に接続され、
前記電極部のうちの他方の第2電極部と前記第2の露出端面とは、前記第2電極部と前記第2の露出端面との間にて前記第2電極部の外周を囲むように形成された第2の環状電気接続層を介して電気的に接続されており、
前記第2の環状電気接続層は、前記第2電極部と前記第2の露出端面との直の接点を含む
ことを特徴とする電子部品収納基板。 - 前記電子部品が収納された前記空隙部を塞ぐ絶縁部を有し、
前記絶縁部の表面と前記プリント配線板の表面とは互いに連続して略平坦な面を形成してなることを特徴とする請求項1記載の電子部品収納基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007049121A JP5037970B2 (ja) | 2007-02-28 | 2007-02-28 | 電子部品収納基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007049121A JP5037970B2 (ja) | 2007-02-28 | 2007-02-28 | 電子部品収納基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008211154A JP2008211154A (ja) | 2008-09-11 |
JP5037970B2 true JP5037970B2 (ja) | 2012-10-03 |
Family
ID=39787173
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007049121A Expired - Fee Related JP5037970B2 (ja) | 2007-02-28 | 2007-02-28 | 電子部品収納基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5037970B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010157664A (ja) * | 2009-01-05 | 2010-07-15 | Meiko:Kk | 電気・電子部品内蔵回路基板とその製造方法 |
-
2007
- 2007-02-28 JP JP2007049121A patent/JP5037970B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008211154A (ja) | 2008-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20130102655A (ko) | 프린트 배선판 및 그 제조 방법 | |
US8484832B2 (en) | Method of producing printed circuit board incorporating resistance element | |
JP4287733B2 (ja) | 電子部品内蔵多層プリント配線板 | |
JP5007746B2 (ja) | 部品内蔵基板 | |
JP2015106610A (ja) | 電子部品内蔵基板、電子部品内蔵基板の製造方法 | |
JP5074089B2 (ja) | 電子部品収容基板及びその製造方法 | |
KR100722739B1 (ko) | 페이스트 범프를 이용한 코어기판, 다층 인쇄회로기판 및코어기판 제조방법 | |
TWI586232B (zh) | 印刷電路板及其製造方法 | |
KR100752017B1 (ko) | 인쇄회로기판의 제조방법 | |
JP5037970B2 (ja) | 電子部品収納基板 | |
JP4657870B2 (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP4961180B2 (ja) | プリント配線板 | |
JP3694708B2 (ja) | 印刷配線板の製造方法および印刷配線板 | |
KR100747020B1 (ko) | 저항체 내장형 인쇄회로기판 및 그 제조방법 | |
JPH06232558A (ja) | 多層プリント配線板の製造方法 | |
JPH11289165A (ja) | 多層配線基板およびその製造方法 | |
JP3329699B2 (ja) | 多層配線板およびその製造方法 | |
JP2008187080A (ja) | 電子部品収納基板の製造方法及び電子部品収納基板 | |
JP4781909B2 (ja) | プリント基板及びその製造方法、電子部品収納基板及びその製造方法 | |
JP2008211153A (ja) | 電子部品収納基板の製造方法及び電子部品収納基板 | |
TWI513392B (zh) | 內埋電子元件的線路結構的製作方法 | |
JP4480693B2 (ja) | 配線基板およびその製造方法 | |
JP2005216996A (ja) | プリント配線板及びその製造方法 | |
JP4019717B2 (ja) | 部品内蔵多層配線モジュール基板及びその製造方法 | |
KR100745520B1 (ko) | 다층 인쇄회로기판 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100201 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20100201 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111101 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111109 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120106 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120627 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120705 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150713 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |