CN114126257B - 一种电路板及其制造方法 - Google Patents

一种电路板及其制造方法 Download PDF

Info

Publication number
CN114126257B
CN114126257B CN202010881066.1A CN202010881066A CN114126257B CN 114126257 B CN114126257 B CN 114126257B CN 202010881066 A CN202010881066 A CN 202010881066A CN 114126257 B CN114126257 B CN 114126257B
Authority
CN
China
Prior art keywords
conductive
hole
circuit board
back drilling
holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010881066.1A
Other languages
English (en)
Other versions
CN114126257A (zh
Inventor
李东轩
谢占昊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shennan Circuit Co Ltd
Original Assignee
Shennan Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shennan Circuit Co Ltd filed Critical Shennan Circuit Co Ltd
Priority to CN202010881066.1A priority Critical patent/CN114126257B/zh
Publication of CN114126257A publication Critical patent/CN114126257A/zh
Application granted granted Critical
Publication of CN114126257B publication Critical patent/CN114126257B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0094Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09581Applying an insulating coating on the walls of holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/0959Plated through-holes or plated blind vias filled with insulating material

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本申请公开一种电路板及其制造方法。电路板的制造方法包括:准备待加工电路板,待加工电路板包括多层交替且层叠设置的导电线路层和绝缘层;在待加工电路板上设置导电孔,导电孔贯穿多层导电线路层和多层绝缘层,且导电孔内壁设有导电介质以使得设置有导电孔的多层导电线路层相互电连接;对导电孔进行扩孔处理以形成背钻孔;对背钻孔的内壁进行镀膜处理;向背钻孔及其所连接的导电孔内填充绝缘材料。本申请方案通过先在背钻孔的内壁上形成镀膜,在后续对该背钻孔塞孔作业时,可以避免出现该背钻孔内壁与塞孔用的绝缘材料出现结合不紧密而导致的塞孔凹陷或者空洞问题,提高塞孔良率。

Description

一种电路板及其制造方法
技术领域
本申请属于印制电路板技术领域,尤其涉及一种电路板及其制造方法。
背景技术
现有的PCB(Printed circuit boards,印刷电路板)电路板通常可以包括多层依次交替叠加设置的导电线路层和绝缘层,绝缘层一般可以采用高分子树脂材料制成,其中,高分子树脂材料可以包括PTFE(Poly tetra fluoroethylene,聚四氟乙烯)。
现有的现有的PCB电路板形成后通常还需要在该电路板上盖设导电孔,并在该导电孔的基础上开设背钻孔,从而可以将PCB电路板预设的两层或者多层导电线路层电连接,从而使得PCB电路板形成所需的功能电路。当完成背钻孔的制备后,通需要对该背钻孔和与该背钻孔连接的导电孔进行塞孔作业。
现有技术中,一般可以通过将树脂等塞孔材料填充到该背钻孔和与该背钻孔连接的导电孔中进行塞孔作业,然而采用现有的塞孔方法进行塞孔作业时,通常会出现背钻孔内的塞孔材料与该背钻孔内壁结合不紧密,从而导致出现背钻孔内的塞孔出现凹陷或者空洞的问题。
发明内容
本申请提供一种电路板及其制造方法,以解决上述的技术问题。
为解决上述技术问题,本申请采用的一个技术方案是:提供一种电路板的制造方法,
所述电路板的制造方法包括:
准备待加工电路板,所述待加工电路板包括多层交替且层叠设置的导电线路层和绝缘层;
在所述待加工电路板上设置导电孔,所述导电孔贯穿所述多层导电线路层和多层所述绝缘层,且所述导电孔内壁设有导电介质以使得设置有所述导电孔的所述多层导电线路层相互电连接;
对所述导电孔进行扩孔处理以形成背钻孔;
对所述背钻孔的内壁进行镀膜处理;
向所述背钻孔及其所连接的所述导电孔内填充绝缘材料。
可选地,所述对所述背钻孔的内壁进行镀膜处理的步骤包括:
向所述背钻孔及其所连接的所述导电孔内通入所述绝缘材料,以在所述背钻孔及其所连接的所述导电孔的内形成绝缘镀膜层;
将所述导电孔内的所述绝缘镀膜层去除。
可选地,所述将所述导电孔内的所述绝缘镀膜层去除的步骤包括:
向所述背钻孔及其所连接的所述导电孔内通入清洗液,以将所述导电孔内的所述绝缘镀膜层去除。
可选地,所述清洗液包括具有第一预设浓度的碱性溶液,所述碱性溶液包括NaOH溶液。
可选地,所述将所述导电孔内的所述绝缘镀膜层去除的步骤之后,还包括:
向所述背钻孔及其所连接的所述导电孔内通入抗氧化溶液,以对所述导电孔内的所述导电介质进行抗氧化处理。
可选地,所述抗氧化溶液包括酸性溶液。
可选地,在所述对所述背钻孔的内壁进行镀膜处理的步骤之后,且在向所述背钻孔及其所连接的所述导电孔内填充绝缘材料的步骤之前,所述的电路板的制造方法还包括:
对所述待加工电路板进行烘干处理。
可选地,所述向所述背钻孔及其所连接的所述导电孔内填充绝缘材料的步骤包括:
在完成对所述待加工电路板进行烘干处理之后的预设时间内,采用真空塞孔设备将所述绝缘材料填充于所述背钻孔和所述导电孔内。
可选地,采用真空塞孔设备将所述绝缘材料填充于所述背钻孔和所述导电孔内的步骤之后还包括:
将位于所述背钻孔外且远离所述导电孔一侧的所述绝缘材料去除。
为解决上述技术问题,本申请采用的另一个技术方案是:提供一种电路板,其特征在于,所述电路板包括多层交替且层叠设置的导电线路层和绝缘层;
所述电路板上设置有导电孔和背钻孔,所述导电孔贯穿所述多层导电线路层和所述绝缘层,所述绝缘层采用聚四氟乙烯材料制成,且所述导电孔内壁设有导电介质以使得设置有所述导电孔的所述多层导电线路层相互电连接;所述背钻孔通过对所述导电孔进行扩孔处理以去除所述导电孔的部分所述导电介质形成;
其中,所述电路板采用如前文所述的电路板的制造方法制成。
本申请的有益效果是:本申请提供一种电路板及其制造方法。通过先在背钻孔的内壁上形成镀膜,然后在对该背钻孔塞孔作业时,可以避免出现该背钻孔内壁与塞孔用的绝缘材料出现结合不紧密而导致的塞孔凹陷或者空洞问题,提高塞孔良率。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它的附图,其中:
图1是本申请提供的一种电路板的制造方法一实施例的流程示意图;
图2a-图2d本申请提供的一种电路板的制造方法另一实施例的流程示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,均属于本申请保护的范围。
需要说明,若本申请实施例中有涉及方向性指示(诸如上、下、左、右、前、后……),则该方向性指示仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等,如果该特定姿态发生改变时,则该方向性指示也相应地随之改变。
另外,若本申请实施例中有涉及“第一”、“第二”等的描述,则该“第一”、“第二”等的描述仅用于描述目的,而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外,各个实施例之间的技术方案可以相互结合,但是必须是以本领域普通技术人员能够实现为基础,当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在,也不在本申请要求的保护范围之内。
请参阅图1,图1是本申请提供的一种电路板的制造方法一实施例的流程示意图
其中,电路板的制造方法具体包括如下步骤:
S110:准备待加工电路板,待加工电路板包括多层交替且层叠设置的导电线路层和绝缘层。
本步骤中,需要先准备待加工电路板,具体的,可以采用多层导电线路层和多层绝缘层依次交替且层叠设置,从而可以形成多层板结构的待加工电路板。
其中,绝缘层可以采用高分子树脂材料制成,高分子树脂材料可以包括PTFE。每一导电线路层中均可以包括多条导电线路,且每一导电线路层的多条导电线路均可以形成预设的导电图案。
S120:在待加工电路板上设置导电孔,导电孔贯穿多层导电线路层和绝缘层,且导电孔内壁设有导电介质以使得设置有导电孔的多层导电线路层相互电连接。
当完成准备待加工电路板的步骤后,还需要在待加工电路板上开设导电孔,通过导电孔从而可以将不同层设置的导电线路层中的导电线路电连接。
本步骤中,可以先在待加工电路板上开设通孔,其中通孔可以依次贯穿待加工电路板的多层导电线路层和多层绝缘层。然后在该通孔内设置导电介质,从而可以使得导电孔(由该通孔和其内设置的导电介质形成)将不同层设置的导电线路层中的导电线路电连接。
本步骤中,可以采用电镀、蒸镀或者化学沉铜等成型方式将导电介质贴设在待加工电路板的通孔内壁上。
S130:对导电孔进行扩孔处理以形成背钻孔。
当完成步骤S120中所述的设置导电孔的步骤后,则可以进一步对该导电孔进行处理,从而在该导电孔的基础上形成背钻孔,使得背钻孔连接的至少一层导电线路在该背钻孔的为断开电连接。
具体的,可以通过对导电孔进行扩孔处理,从而使得扩孔处理后形成的背钻孔的内壁上没有导电介质,即本步骤中通过对导电孔进行扩孔处理,从而去除导电孔部分孔段内壁上的导电介质,从而可以形成背钻孔。
本步骤中,通过设置背钻孔,可以将预设的两层或者多层导电线路层中的导电线路断开电连接,从而可以使得整个待加工电路板上多层导电线路层可以形成所需要的功能电路。
S140:对背钻孔的内壁进行镀膜处理。
当完成步骤S130中所述的设置背钻孔的步骤后,还可以进一步对该背钻孔进行镀膜处理。
其中,可以采用塞孔设备在背钻孔远离导电孔一侧的开口中将绝缘材料注入背钻孔内,从而使得该绝缘材料在背钻孔的内壁上形成一层绝缘镀膜层。
本实施例中,当绝缘层采用PTFE材料制成时,由于PTFE材料形成的绝缘层内部有很多微孔,因此当完成背钻孔的设置后,可能会导致微孔在背钻孔的内壁上暴露出,因此当在背钻孔的内壁上形成绝缘镀膜层后,可以使得绝缘材料盖设在背钻孔内壁上暴露出的微孔,或者形成绝缘镀膜层的绝缘材料可以渗透进背钻孔内壁上暴露出的微孔中。
S150:向背钻孔及其所连接的导电孔内填充绝缘材料。
当完成步骤S140中所述的对背钻孔进行镀膜处理的步骤后,则可以进一步对该背钻孔及背钻孔连接的导电孔进行塞孔作业。
具体的,可以采用塞孔设备将塞孔材料填充到背钻孔及其所连接的导电孔内。从而可以对背钻孔及其所连接的导电孔起到保护作用。
其中,这里所述的塞孔材料可以是如前文所述用于对背钻孔内壁进行镀膜处理时采用的绝缘材料;或者也可以是其他的绝缘材料。
因此,本申请中,通过先对背钻孔的内壁上进行镀膜处理,从而可以形成绝缘镀膜层,通过绝缘镀膜层覆盖或者填充背钻孔内壁上暴露出的微孔,从而在后续塞孔作业时,可以避免背钻孔内壁上暴露出的微孔与塞孔材料结合不紧密,进而导致塞孔处理后的背钻孔内出现凹陷或者空洞的问题,从而可以提高整个电路板的塞孔良率。
进一步的,请参阅图2a-图2d,2a-图2d是本申请提供的一种电路板的制造方法另一实施例的流程示意图。
1、制备待加工电路板
具体的,请参阅图2a,本步骤中,可以形成所需要的待加工电路板,其中,待加工电路板10可以包括多层依次交替且层叠设置的导电线路层110和绝缘层120。其中,待加工电路板10上还可以开设导电孔130和背钻孔140,从而使得整个待加工电路板10可以形成所需要的功能电路。其中,待加工电路板10的形成方法具体请参阅如前文所述的步骤S110-步骤S130中内容,在此不做赘述。
其中,导电孔130的内壁上贴设有导电介质131,通过导电介质131则可以使得导电孔130所连接的导电线路层110之间形成电连接。
2、对待加工电路板的背钻孔进行镀膜处理。
请参阅图2b,本步骤中,可以采用以采用塞孔设备在背钻孔140远离导电孔130一侧的开口中将绝缘材料注入背钻孔内,从而使得该绝缘材料在背钻孔140的内壁上形成一层绝缘镀膜层150。其中,绝缘镀膜层150可以贴设在背钻孔140和导电孔130的内壁上。
本步骤中,绝缘材料可以是塞孔树脂材料,且绝缘镀膜层150可以在常温常压的环境中形成于背钻孔140的内壁上和导电介质131远离导电孔130一侧的表面。
3、将导电孔的内壁上的绝缘镀膜层去除。
请参阅图2c,本步骤中,可以采用清洗液,以将导电孔130内的绝缘镀膜层150去除。
具体的,清洗液可以包括有第一预设浓度的碱性溶液,例如清洗液可以是浓度为5%的NaOH溶液,或者其他的强碱性溶液。通过将强碱性溶液通入到背钻孔140和导电孔130内,从而可以将导电孔130内的绝缘镀膜层150去除。
在本步骤中,通入碱性溶液同时还会对背钻孔140的内壁上的绝缘镀膜层150进行清洗,通过控制碱性溶液的流速,从而可以确保背钻孔140的内壁上的绝缘镀膜层150只有部分被去除;或者也可以使得背钻孔140的内壁上的绝缘镀膜层150全部去除,此时由于形成绝缘镀膜层150的绝缘材料可以渗透到背钻孔140的内壁暴露出的微孔中,因此同样可以将背钻孔140的内壁暴露出的微孔堵住。
本步骤中,通过碱性溶液对背钻孔140的内壁上的绝缘镀膜层150进行清洗时,还可以对未被清洗掉的部分绝缘镀膜层150或者也可以对背钻孔140的内壁进行改性处理,从而可以提高未被清洗掉的部分绝缘镀膜层150或者背钻孔140的内壁的活性。
本步骤中,通过通入碱性溶液以将导电孔130内的绝缘镀膜层150去除后,还可以向背钻孔140及导电孔130内通入抗氧化溶液,以对导电孔内的导电介质进行抗氧化处理。
其中,抗氧化溶液可以是具有预设浓度的酸性溶液,例如可以是硫酸溶液,其中,抗氧化溶液可以对导电孔130内暴露出的导电介质131进行抗氧化处理。
具体的,导电介质131可以采用铜等导电金属材料形成。通过酸性溶液,可以将导电介质131表面上的导电金属材料的氧化物反应掉。同时,通过酸性溶液还可以将前文步骤中所残留的碱性溶液中和掉。从而可以避免碱性溶液将导电介质131腐蚀掉。
步骤中,抗氧化溶液的通入量与清洗液的通入量可以按照预设的比例通入。
4、向背钻孔及其所连接的导电孔内填充绝缘材料,以对背钻孔及其所连接的导电孔进行塞孔处理。
请参阅图2d,本步骤中,在通过抗氧化溶液对导电孔130内暴露出的导电介质131进行抗氧化处理后,则可以向背钻孔140及其所连接的导电孔130内填充绝缘材料,以对背钻孔及其所连接的导电孔进行塞孔处理,从而形成塞孔层160。
具体的,可以采用如前文所述的塞孔设备将绝缘材料填充到背钻孔140及其所连接的导电孔130内。
其中,需要注意的是,前文所述的步骤中,通过碱性溶液对背钻孔140的内壁上的绝缘镀膜层150进行清洗时,还可以对未被清洗掉的部分绝缘镀膜层150或者也可以对背钻孔140的内壁进行改性处理,从而提高了未被清洗掉的部分绝缘镀膜层150或者背钻孔140的内壁的活性。因此为了防止未被清洗掉的部分绝缘镀膜层150或者背钻孔140的内壁的活性消失,可以在预设时间内对钻孔140及其所连接的导电孔130进行塞孔处理。其中,预设时间为不大于6小时,预设时间具体可以根据实际生产需要进行调整,在此不作进一步限定。
其中,可选地,由于在进行塞孔作业之前,还向背钻孔140及其所连接的导电孔130内通入了清洗液和抗氧化液,因此,为了确保塞孔效果,还可以在塞孔作业之前对该待加工电路板10进行烘干处理。
当完成烘干处理后,则可以将待加工电路板10放置到真空塞孔设备中,在抽真空处理之后对该待加工电路板10进行塞孔处理。
具体的,可以将待加工电路板10和塞孔设备均设置到一预设腔体中,该预设腔体可以连通抽真空设备,通过抽真空设备对该预设腔体进行抽真空处理,从而可以实现在真空环境(或者近似真空环境)下对待加工电路板10进行塞孔处理,进而提高塞孔效果。
其中,需要注意的是,本申请中通过塞孔设备对待加工电路板10进行塞孔处理,一般从待加工电路板10的一侧将绝缘材料注入到背钻孔140内,因此采用真空塞孔设备将绝缘材料填充于背钻孔140和导电孔130内之后,可能会在待加工电路板10设置有背钻孔140开口的一面上具有绝缘材料的残余,且残余的绝缘材料会超出背钻孔140,因此还需要将位于背钻孔140外且远离导电孔130一侧的绝缘材料去除。具体的,可以采用不织布或者陶瓷刷等将位于背钻孔140外且远离导电孔130一侧的绝缘材料铲平或者刷平。
进一步的,当完成对待加工电路板10的背钻孔140和导电孔130进行塞孔处理后,还可以对背钻孔140和导电孔130内的塞孔情况进行检测,从而判断背钻孔140和导电孔130形成的塞孔是否合格。具体的可以采用AOI等检测设备对的背钻孔140和导电孔130形成的塞孔进行检测。
进一步的,本申请提供了一种电路板。其中,请参阅图2d。电路板可以采用如前文任意所述的制造方法制造而成,在此不作赘述。
综上所述,本领域技术人员容易理解,本申请的有益效果是:本申请提供一种电路板及其制造方法。通过先在背钻孔的内壁上形成镀膜,然后在对该背钻孔塞孔作业时,可以避免出现该背钻孔内壁与塞孔用的绝缘材料出现结合不紧密而导致的塞孔凹陷或者空洞问题,提高塞孔良率。
以上所述仅为本申请的实施例,并非因此限制本申请的专利范围,凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其它相关的技术领域,均同理包括在本申请的专利保护范围内。

Claims (9)

1.一种电路板的制造方法,其特征在于,所述电路板的制造方法包括:
准备待加工电路板,所述待加工电路板包括多层交替且层叠设置的导电线路层和绝缘层;
在所述待加工电路板上设置导电孔,所述导电孔贯穿所述多层导电线路层和多层所述绝缘层,且所述导电孔内壁设有导电介质以使得设置有所述导电孔的所述多层导电线路层相互电连接;
对所述导电孔进行扩孔处理以形成背钻孔;
对所述背钻孔的内壁进行镀膜处理;
向所述背钻孔及其所连接的所述导电孔内填充绝缘材料;
所述对所述背钻孔的内壁进行镀膜处理的步骤包括:
向所述背钻孔及其所连接的所述导电孔内通入所述绝缘材料,以在所述背钻孔及其所连接的所述导电孔的内形成绝缘镀膜层;
将所述导电孔内的所述绝缘镀膜层去除。
2.根据权利要求1所述的电路板的制造方法,其特征在于,所述将所述导电孔内的所述绝缘镀膜层去除的步骤包括:
向所述背钻孔及其所连接的所述导电孔内通入清洗液,以将所述导电孔内的所述绝缘镀膜层去除。
3.根据权利要求2所述的电路板的制造方法,其特征在于,
所述清洗液包括具有第一预设浓度的碱性溶液,所述碱性溶液包括NaOH溶液。
4.根据权利要求2所述的电路板的制造方法,其特征在于,所述将所述导电孔内的所述绝缘镀膜层去除的步骤之后,还包括:
向所述背钻孔及其所连接的所述导电孔内通入抗氧化溶液,以对所述导电孔内的所述导电介质进行抗氧化处理。
5.根据权利要求4所述的电路板的制造方法,其特征在于,
所述抗氧化溶液包括酸性溶液。
6.根据权利要求2-5任一项所述的电路板的制造方法,其特征在于,在所述对所述背钻孔的内壁进行镀膜处理的步骤之后,且在向所述背钻孔及其所连接的所述导电孔内填充绝缘材料的步骤之前,所述的电路板的制造方法还包括:
对所述待加工电路板进行烘干处理。
7.根据权利要求6所述的电路板的制造方法,其特征在于,所述向所述背钻孔及其所连接的所述导电孔内填充绝缘材料的步骤包括:
在完成对所述待加工电路板进行烘干处理之后的预设时间内,采用真空塞孔设备将所述绝缘材料填充于所述背钻孔和所述导电孔内。
8.根据权利要求7所述的电路板的制造方法,其特征在于,采用真空塞孔设备将所述绝缘材料填充于所述背钻孔和所述导电孔内的步骤之后还包括:
将位于所述背钻孔外且远离所述导电孔一侧的所述绝缘材料去除。
9.一种电路板,其特征在于,所述电路板包括多层交替且层叠设置的导电线路层和绝缘层;
所述电路板上设置有导电孔和背钻孔,所述导电孔贯穿所述多层导电线路层和所述绝缘层,所述绝缘层采用聚四氟乙烯材料制成,且所述导电孔内壁设有导电介质以使得设置有所述导电孔的所述多层导电线路层相互电连接;所述背钻孔通过对所述导电孔进行扩孔处理以去除所述导电孔的部分所述导电介质形成;
其中,所述电路板采用如权利要求1-8任一项所述的电路板的制造方法制成。
CN202010881066.1A 2020-08-27 2020-08-27 一种电路板及其制造方法 Active CN114126257B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010881066.1A CN114126257B (zh) 2020-08-27 2020-08-27 一种电路板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010881066.1A CN114126257B (zh) 2020-08-27 2020-08-27 一种电路板及其制造方法

Publications (2)

Publication Number Publication Date
CN114126257A CN114126257A (zh) 2022-03-01
CN114126257B true CN114126257B (zh) 2024-03-22

Family

ID=80374813

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010881066.1A Active CN114126257B (zh) 2020-08-27 2020-08-27 一种电路板及其制造方法

Country Status (1)

Country Link
CN (1) CN114126257B (zh)

Citations (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07304933A (ja) * 1994-05-13 1995-11-21 Taiyo Ink Mfg Ltd 硬化性樹脂組成物並びに該組成物を用いた多層プリント配線板及びその製造方法
JP2000294923A (ja) * 1999-02-01 2000-10-20 Jgc Corp セラミック基板への金属充填方法および金属充填セラミック基板
JP2001094257A (ja) * 1999-09-22 2001-04-06 Nec Toyama Ltd 多層プリント配線板の製造方法
JP2001111239A (ja) * 1999-10-13 2001-04-20 Mitsubishi Gas Chem Co Inc 高密度多層プリント配線板の製造方法
JP2002217543A (ja) * 2001-01-22 2002-08-02 Ibiden Co Ltd 多層プリント配線板
JP2002305377A (ja) * 2001-04-09 2002-10-18 Ibiden Co Ltd 多層プリント配線板
JP2005276982A (ja) * 2004-03-24 2005-10-06 Matsushita Electric Ind Co Ltd プリント配線基板及びその製造方法
JP2005332908A (ja) * 2004-05-19 2005-12-02 Matsushita Electric Ind Co Ltd フレキシブルプリント配線板及びその製造方法
KR20070065789A (ko) * 2005-12-20 2007-06-25 피닉스 프리시젼 테크날로지 코포레이션 회로판 및 그 제조방법
CN103118486A (zh) * 2013-01-29 2013-05-22 惠州中京电子科技股份有限公司 一种带元件插接孔的铝基线路板及其制备方法
CN103517578A (zh) * 2012-06-15 2014-01-15 深南电路有限公司 一种多层pcb板制造方法及多层pcb板
JP2014067791A (ja) * 2012-09-25 2014-04-17 Kyocera Circuit Solutions Inc 印刷配線板の製造方法
CN103957668A (zh) * 2014-05-06 2014-07-30 东莞生益电子有限公司 电路板的制造方法
CN104349588A (zh) * 2013-08-02 2015-02-11 宏启胜精密电子(秦皇岛)有限公司 电路板及其制作方法
CN105722315A (zh) * 2014-12-03 2016-06-29 北大方正集团有限公司 线路板塞孔方法和线路板
CN108990279A (zh) * 2018-07-30 2018-12-11 安徽四创电子股份有限公司 一种pcb背钻孔的制作方法
CN109348632A (zh) * 2018-11-01 2019-02-15 郑州云海信息技术有限公司 一种通过蚀刻方式进行孔口绝缘的加工方法
CN110418500A (zh) * 2018-04-26 2019-11-05 大德电子株式会社 印刷电路板制造方法
CN110831336A (zh) * 2019-11-11 2020-02-21 珠海崇达电路技术有限公司 一种大孔径背钻孔的树脂塞孔方法
CN111278225A (zh) * 2020-03-10 2020-06-12 深南电路股份有限公司 一种电路板塞孔方法和电路板

Patent Citations (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07304933A (ja) * 1994-05-13 1995-11-21 Taiyo Ink Mfg Ltd 硬化性樹脂組成物並びに該組成物を用いた多層プリント配線板及びその製造方法
JP2000294923A (ja) * 1999-02-01 2000-10-20 Jgc Corp セラミック基板への金属充填方法および金属充填セラミック基板
JP2001094257A (ja) * 1999-09-22 2001-04-06 Nec Toyama Ltd 多層プリント配線板の製造方法
JP2001111239A (ja) * 1999-10-13 2001-04-20 Mitsubishi Gas Chem Co Inc 高密度多層プリント配線板の製造方法
JP2002217543A (ja) * 2001-01-22 2002-08-02 Ibiden Co Ltd 多層プリント配線板
JP2002305377A (ja) * 2001-04-09 2002-10-18 Ibiden Co Ltd 多層プリント配線板
JP2005276982A (ja) * 2004-03-24 2005-10-06 Matsushita Electric Ind Co Ltd プリント配線基板及びその製造方法
JP2005332908A (ja) * 2004-05-19 2005-12-02 Matsushita Electric Ind Co Ltd フレキシブルプリント配線板及びその製造方法
KR20070065789A (ko) * 2005-12-20 2007-06-25 피닉스 프리시젼 테크날로지 코포레이션 회로판 및 그 제조방법
CN103517578A (zh) * 2012-06-15 2014-01-15 深南电路有限公司 一种多层pcb板制造方法及多层pcb板
JP2014067791A (ja) * 2012-09-25 2014-04-17 Kyocera Circuit Solutions Inc 印刷配線板の製造方法
CN103118486A (zh) * 2013-01-29 2013-05-22 惠州中京电子科技股份有限公司 一种带元件插接孔的铝基线路板及其制备方法
CN104349588A (zh) * 2013-08-02 2015-02-11 宏启胜精密电子(秦皇岛)有限公司 电路板及其制作方法
CN103957668A (zh) * 2014-05-06 2014-07-30 东莞生益电子有限公司 电路板的制造方法
CN105722315A (zh) * 2014-12-03 2016-06-29 北大方正集团有限公司 线路板塞孔方法和线路板
CN110418500A (zh) * 2018-04-26 2019-11-05 大德电子株式会社 印刷电路板制造方法
CN108990279A (zh) * 2018-07-30 2018-12-11 安徽四创电子股份有限公司 一种pcb背钻孔的制作方法
CN109348632A (zh) * 2018-11-01 2019-02-15 郑州云海信息技术有限公司 一种通过蚀刻方式进行孔口绝缘的加工方法
CN110831336A (zh) * 2019-11-11 2020-02-21 珠海崇达电路技术有限公司 一种大孔径背钻孔的树脂塞孔方法
CN111278225A (zh) * 2020-03-10 2020-06-12 深南电路股份有限公司 一种电路板塞孔方法和电路板

Also Published As

Publication number Publication date
CN114126257A (zh) 2022-03-01

Similar Documents

Publication Publication Date Title
US8262831B2 (en) Method for forming a circuit pattern
US5707893A (en) Method of making a circuitized substrate using two different metallization processes
WO2006089255A2 (en) High aspect ratio plated through holes in a printed circuit board
US8136240B2 (en) Method of forming a substrate having a plurality of insulator layers
EP2413674B1 (en) Method of manufacturing a printed circuit board
CN108738241A (zh) 电路板的制作方法及其制得的电路板
KR101831643B1 (ko) 표면 상호 연결부 및 무전해 충진물을 포함하는 캐비티를 포함하는 패키지 기판
CN114126257B (zh) 一种电路板及其制造方法
CN104735899A (zh) 可挠式电路板及其制作方法
US6398935B1 (en) Method for manufacturing pcb's
KR100797708B1 (ko) 인쇄회로기판의 제조방법
US20130186764A1 (en) Low Etch Process for Direct Metallization
CN103188887B (zh) 在电路板中形成通孔的方法
EP3790667A1 (en) Carbon-based direct plating process
US20090133253A1 (en) Method of manufacturing printed circuit board
KR101170753B1 (ko) 연성회로기판의 제조 방법
CN111770633A (zh) 一种防止孔内铜瘤生长的电路板加工方法
TW200938048A (en) Method for manufacturing wire substrate
JP2006339483A (ja) 配線基板の製造方法及び配線基板
JP3202840B2 (ja) 多層プリント配線板
JP4328196B2 (ja) 配線基板及びその製造方法並びに電気装置
KR101165330B1 (ko) 인쇄회로기판 및 그 제조 방법
KR101563162B1 (ko) 연성 회로 기판의 제조 방법
JP4328195B2 (ja) 配線基板及びその製造方法並びに電気装置
JPS62193197A (ja) スル−ホ−ルプリント配線板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant