KR101563162B1 - 연성 회로 기판의 제조 방법 - Google Patents

연성 회로 기판의 제조 방법 Download PDF

Info

Publication number
KR101563162B1
KR101563162B1 KR1020090021293A KR20090021293A KR101563162B1 KR 101563162 B1 KR101563162 B1 KR 101563162B1 KR 1020090021293 A KR1020090021293 A KR 1020090021293A KR 20090021293 A KR20090021293 A KR 20090021293A KR 101563162 B1 KR101563162 B1 KR 101563162B1
Authority
KR
South Korea
Prior art keywords
circuit board
flexible circuit
nozzle member
hole
etchant
Prior art date
Application number
KR1020090021293A
Other languages
English (en)
Other versions
KR20100102957A (ko
Inventor
권용덕
김덕흥
Original Assignee
해성디에스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 해성디에스 주식회사 filed Critical 해성디에스 주식회사
Priority to KR1020090021293A priority Critical patent/KR101563162B1/ko
Publication of KR20100102957A publication Critical patent/KR20100102957A/ko
Application granted granted Critical
Publication of KR101563162B1 publication Critical patent/KR101563162B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0055After-treatment, e.g. cleaning or desmearing of holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0393Flexible materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/05Flexible printed circuits [FPCs]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

본 발명의 목적은 연성 회로 기판의 관통공 형성 과정에서 발생하는 버와 행오버를 손상 없이 완전하게 제거하는 연성 회로 기판의 제조 방법을 제공하는 것이다. 이러한 목적을 달성하기 위하여 본 발명은 (a) 연성 회로 기판에 관통공을 형성하는 단계; (b) 상기 연성 회로 기판을 에칭액이 담긴 챔버 속으로 통과시키는 단계; 및 (c) 연성 회로 기판이 상기 에칭액을 통과하는 동안 상기 에칭액이 빠른 속도로 상기 관통공을 관통하게 하는 단계를 포함하는 연성 회로 기판의 제조 방법을 제공한다.

Description

연성 회로 기판의 제조 방법{Method for manufacturing flexible circuit board}
본 발명은 연성 회로 기판에 관한 것으로서, 특히 연성 회로 기판을 상하로 관통하는 관통공 주변의 불필요한 것들을 손상 없이 완전하게 제거하는 연성 회로 기판의 제조 방법 및 그 방법에 의해 제조된 연성 회로 기판에 관한 것이다.
최근에는 휴대 전화나 PDA, 컴퓨터 메모리와 같은 전자 제품에 대한 소비자들의 요구가 폭발적으로 증가함에 따라 이들 제품에 핵심적으로 요구되는 이동성과 다기능성을 만족시키기 위해 다수개의 반도체 소자들이 패키징된 반도체 패키지가 많이 사용되고 있다. 반도체 패키지를 제조하기 위하여 소형화와 고집적화 그리고 여러 가지 기술들이 응용되는 경향을 보이고 있다. 반도체 패키지는 인쇄 회로 기판에 결합되어 사용되는 경우도 많다.
인쇄 회로 기판(printed circuit board; PCB)에는 다수개의 반도체 소자들과 하나 이상의 집적회로 칩이 탑재되어 전자 제품이나 통신 제품에 내장되어 사용되고 있다. 최근에는 전자 제품이나 통신 제품이 소형화되고 고성능화됨에 따라 좁은 공간에 설치될 수 있으면서도 많은 전자 소자들이 탑재될 수 있는 연성 회로 기 판의 사용이 증대되고 있다.
연성 회로 기판에는 상면과 하면의 반도체 소자들을 전기적으로 연결시키기 위한 관통공을 포함하는 회로 패턴이 형성된다. 이러한 관통공을 연성 회로 기판에 형성하기 위하여 레이저빔을 조사하는 레이저 장치가 주로 사용된다.
이러한 레이저 장치를 이용하여 연성 회로 기판에 관통공을 형성하는 과정에서 연성 회로 기판의 표면에 형성된 도전층의 찌꺼기인 버(burr)가 발생하며, 상기 도전층이 관통공의 크기보다 많이 남아있는 행오버(hang-over)가 발생하게 된다.
또한, 상기 버나 행오버를 제거하는 과정에서 과도한 에칭으로 인하여 연성 회로 기판의 표면에 형성된 도전층이 과도하게 제거되어 도 1c와 같이 관통공 내부의 레진이 외부로 노출되는 현상이 발생하기도 한다. 이와 같이, 관통공 내부의 레진이 외부로 노출되면 연성 회로 기판의 신뢰성이 저하된다.
본 발명의 목적은 연성 회로 기판의 관통공 형성 과정에서 발생하는 버와 행오버를 손상 없이 완전하게 제거하는 연성 회로 기판의 제조 방법 및 그에 의해 제조된 연성 회로 기판을 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명의 연성 회로 기판의 제조 방법은,
(a) 연성 회로 기판에 관통공을 형성하는 단계; (b) 상기 연성 회로 기판을 에칭액이 담긴 챔버 속으로 통과시키는 단계; 및 (c) 연성 회로 기판이 상기 에칭 액을 통과하는 동안 상기 에칭액이 빠른 속도로 상기 관통공을 관통하게 하는 단계를 포함하는 연성 회로 기판의 제조 방법을 제공한다.
본 발명에 따르면, 관통공이 형성된 연성 회로 기판을 에칭액이 담긴 챔버를 통과시키며, 이 때 복수개의 슬릿 노즐들을 통하여 분사되는 에칭액이 관통공을 빠르게 통과하도록 한다.
따라서, 복수개의 슬릿 노즐들로부터 분사되는 에칭액에 의해 관통공과 그 주변에 형성된 버와 행오버가 완전히 제거된다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1a 내지 도 1g는 본 발명의 바람직한 실시예에 따른 연성 회로 기판의 제조 방법을 순차적으로 도시한 단면도들이다.
도 1a를 참조하면, 연성 회로 기판(100)을 준비한다. 연성 회로 기판(100)은 기판(101)과 복수개의 도전층들(111,112)을 구비한다.
기판(101)은 전기가 통하지 않는 절연물, 예컨대, FR4나, FR5등의 기판재에 사용되는 글래스 천(glass cloth), 에폭시 매트릭스(matrix), 폴리이미드계 소재 중 하나로 구성될 수 있으며, 유연성을 갖는다.
복수개의 도전층들(111,112)은 기판(101)의 상면과 하면에 형성된다. 복수 개의 도전층들(111,112)은 도전성이 우수하고 가격이 저렴한 도전물질, 예컨대 구리로 구성되는 것이 바람직하다. 복수개의 도전층들(111,112)은 이 후에 배선 패터닝(patterning)이 되면 연성 회로 기판(100)에 장착되는 전기 소자들 상호간에 전기 신호를 전달하는 배선 역할을 한다. 복수개의 도전층들(111,112)은 연성 회로 기판(100)의 특성에 따라 기판(101)의 일면 즉, 기판(101)의 상면이나 하면 한 곳에만 형성될 수도 있다.
도 1b를 참조하면, 레이저 장치(121)를 이용하여 연성 회로 기판(100)에 관통공(도 1c의 131)을 형성한다. 레이저 장치(121)는 연성 회로 기판(100)의 상부에 위치한다. 레이저 장치(121)로부터 레이저 빔이 하부로 조사되면, 상기 레이저 빔에 의해 연성 회로 기판(100)의 두께 방향으로 연성 회로 기판(100)을 관통하는 관통공(도 1c의 131)이 형성된다. 레이저 장치(121)는 CO2 레이저 장치를 이용하는 것이 바람직하다. 관통공(도 1c의 131)을 통해서 연성 회로 기판(100)의 상면과 하면에 형성되는 배선 패턴들이 서로 전기적으로 연결된다. 연성 회로 기판(100)에는 하나 이상의 관통공(도 1c의 131)이 형성된다.
여기서, 관통공(도 1c의 131)을 형성하기 전 단계로써, 복수개의 도전층들(111,112)을 하프 에칭(half etching)하는 공정이 추가될 수 있다. 하프 에칭을 수행하기 위해서는 복수개의 도전층들(111,112)의 표면에 에칭액을 분사한다. 하프 에칭에 의해 복수개의 도전층들(111,112)의 두께는 최초의 두께의 절반으로 얇아진다. 복수개의 도전층들(111,112)의 두께가 얇아짐으로써 관통공(도 1c의 131) 을 형성하는 것이 용이해진다.
또한, 하프 에칭후에 복수개의 도전층들(111,112)에 대해 표면 처리를 수행하는 단계를 더 진행할 수 있다.
도 1c를 참조하면, 연성 회로 기판(100)에 관통공(131)을 형성하는 과정에서 버(burr)(133)와 행오버(hang-over)(135)가 발생할 수 있다.
버(133)는 관통공(131)을 형성할 때, 레이저 장치(도1b의 121)로부터 조사되는 레이저 빔의 높은 에너지로 인하여 관통공(131) 주변의 온도가 높아짐에 따라 복수개의 도전층들(111,112)의 분말이 덩어리를 이루며 쌓이거나 관통공(131)의 주변으로 밀려나 형성되는 돌출부를 통틀어서 일컫는 용어이다.
행오버(135)는 관통공(131)이 형성된 후에 복수개의 도전층들(111,112)이 관통공(131)의 내측으로 돌출되어 관통공(131)보다 많이 남아있는 상태를 말한다.
이와 같이 버(133)와 행오버(135)가 발생하게 되면, 이 후에 실시되는 도금 단계에서 도금 불량이 발생할 수 있다. 또한, 배선 패턴을 형성하기 위하여 드라이 필름을 연성 회로 기판(100)의 표면에 형성할 때 상기 드라이 필름이 찢겨져 배선 패턴에 불량이 발생할 수도 있다.
도 1d를 참조하면, 에칭 장치를 이용하여 관통공(도 1c의 131)과 그 주변에 발생된 버(도 1c의 133)와 행오버(도 1c의 135)를 제거한다. 에칭 장치는 챔버(140), 상부 노즐 부재(141), 하부 노즐 부재(142) 및 공급관(141a,142a)을 구비한다.
챔버(140)는 에칭액과 같은 액체를 담을 수 있는 용기를 통칭한다. 챔 버(140)의 내부에는 상부 노즐 부재(141)와 하부 노즐 부재(142)가 설치된다. 에칭 공정을 수행하기 전에 챔버(140)에는 에칭액이 채워진다.
챔버(140)의 내부에는 복수개의 롤러쌍들(도시 안됨)이 설치될 수 있다. 1개의 롤러쌍은 상하 2개로 설치된다. 상기 복수개의 롤러쌍들은 회전하면서 그 사이로 입력되는 연성 회로 기판(100)을 수평으로 이동시킨다. 따라서, 챔버(140)로 입력되는 연성 회로 기판(100)은 상기 복수개의 롤러쌍들에 의해 수평으로 이동하면서 에칭 공정을 진행하고, 이 후에 챔버(140) 밖으로 밀려나간다. 상기 복수개의 롤러쌍들은 1쌍 이상으로 설치되며, 챔버(140)의 구조 및 크기에 따라서 그 수가 결정된다.
상부 노즐 부재(141)는 연성 회로 기판(100)이 이동하는 통로의 상부에 설치되고, 하부 노즐 부재(142)는 연성 회로 기판(100)이 이동하는 통로의 하부에 설치된다. 상부 노즐 부재(141)와 하부 노즐 부재(142)에는 각각 복수개의 슬릿 노즐들(144,145)이 구비된다. 여기서, 상부 노즐 부재(141)에 구비된 복수개의 슬릿 노즐들(144)과 하부 노즐 부재(142)에 구비된 복수개의 슬릿 노즐들(145)은 상하 교번적으로 설치된다. 따라서, 상부 노즐 부재(141)의 복수개의 슬릿 노즐들(144)로부터 분사되는 에칭액과 하부 노즐 부재(142)의 복수개의 슬릿 노즐들(145)로부터 분사되는 에칭액은 서로 부딪치지 않는다.
공급관(141a,142a)은 외부로부터 가압된 에칭액을 받아서 이를 복수개의 슬릿 노즐들(144,145)로 공급한다. 따라서, 복수개의 슬릿 노즐들(144,145)로부터 에칭액이 분사되어 연성 회로 기판(100)에 형성된 관통공(도 1c의 131)을 관통한 다. 공급관(141a,142a)에는 밸브(도시 안됨)가 설치될 수 있다. 상기 밸브는 공급관(141a,142a)의 특정 위치에 설치된다. 상기 밸브가 열리면 외부로부터 전달되는 에칭액이 복수개의 슬릿 노즐들(144,145)로 공급되고, 상기 밸브가 잠기면 외부로부터 전달되는 에칭액은 복수개의 슬릿 노즐들(144,145)로 공급되지 않는다. 상기 밸브는 작업자에 의해 수동으로 개폐될 수도 있고, 마이크로컴퓨터(micro-computer)나 마이크로콘트롤러(micro-controller)와 같은 집적회로 장치에 의해 전기적으로 조절될 수도 있다. 이러한 방법들은 이 분야의 통상적인 지식에 의해 구성이 가능함으로 이에 대한 구체적인 설명은 생략하기로 한다.
도 1e는 도 1d의 상부 노즐 부재(141)의 일 실시예를 보여주는 평면도이다. 도 1e를 참조하면, 상부 노즐 부재(141)에는 복수개의 슬릿 노즐들(144)이 복수열(144a,144b)로 형성되며, 복수개의 슬릿 노즐들(144)은 홀수 열(144a)과 짝수 열(144b) 사이에 교번적으로 형성된다. 즉, 홀수 열(144a)과 짝수 열(144b)은 서로 어긋나게 형성된다. 복수개의 슬릿 노즐들(144)은 1열로 형성될 수도 있고, 복수 열로 형성될 수도 있다.
도 1f와 도 1g는 에칭액에 의해 버(133)와 행오버(135)가 에칭되는 방법을 설명하기 위한 단면도들이다.
먼저, 챔버(도 1d의 140)에 에칭액을 채운다. 에칭액으로는 과수/황산, 과류산 나트륨, 옥손(oxone) 등을 사용할 수 있다.
이어서, 관통공(131)이 형성된 연성 회로 기판(100)을 챔버(도 1d의 140) 내에서 수평으로 이동시킨다. 그러면, 복수개의 슬릿 노즐들(도 1d의 144,145)로부 터 에칭액이 분사되고, 상기 분사되는 에칭액은 챔버(도 1d의 140) 내의 에칭액과 함께 연성 회로 기판(100)의 관통공(131)을 빠르게 통과한다. 이와 같이, 애칭액이 빠른 속도로 관통공(131)을 통과함으로써, 버(133)와 행오버(135)는 에칭액에 의해 많은 압력을 받게 된다. 또한, 연성 회로 기판(100)이 챔버(도 1d의 140) 내의 에칭액 속에 담겨 있음으로 인하여 버(133)와 행오버(135)는 에칭액에 의해 사방에서 압력을 받게 된다. 이와 같이, 버(133)와 행오버(135)는 도 1g에 도시된 바와 같이 에칭액에 의해 큰 압력과 사방의 압력을 받기 때문에 에칭되어 완전하게 제거된다. 하나의 슬릿 노즐(144)로부터 분사되는 에칭액의 압력은 0.05∼0.3[㎏/㎤]가 되게 하고, 슬릿 노즐(144)과 연성 회로 기판(100)의 간격은 1∼20[㎜]가 되게 한다. 수차레의 실험에 의해 에칭액의 압력, 및 슬릿 노즐과 연성 회로 기판의 간격이 상기 범위 내에 있을 때, 버(133)와 행오버(135)는 완전하게 제거되는 것을 알 수 있었다. 또한, 슬릿 노즐(144)은 200[L/min] 이상의 에칭액을 담을 수 있는 구조를 갖는 것이 바람직하다.
그리고, 관통공(131)은 상부 노즐 부재(도 1d의 141)의 슬릿 노즐(144)로부터 분사되는 에칭액과 하부 노즐 부재(도 1d의 142)의 슬릿 노즐(145)로부터 분사되는 에칭액에 의해 교번적으로 에칭된다. 즉, 상부 노즐 부재(도 1의 141)의 슬릿 노즐(144)로부터 분사되는 에칭액이 1차로 관통공(131)을 통과하고 나면, 이어서 하부 노즐 부재(도 1d의 142)의 슬릿 노즐(145)로부터 분사되는 에칭액이 관통공을 통과한다. 이러한 과정은 연성 회로 기판이 챔버를 빠져나올 때가지 계속적으로 반복된다. 상기 순서는 반대로 수행될 수도 있다.
상기와 같이, 버(133)와 행오버(135)는 상부 노즐 부재(도 1d의 141)의 슬릿 노즐들(144)로부터 분사되는 에칭액과 하부 노즐 부재(도 1의 142)의 슬릿 노즐들(145)로부터 분사되는 에칭액에 의해 여러 차례에 걸쳐서 에칭됨으로써, 완전하게 제거될 수가 있다.
버(133)와 행오버(135)를 에칭하는 과정에서 연성 회로 기판(100)에 붙어있는 모든 종류의 이물질도 제거된다.
여기서, 버(133)와 상기 이물질은 도 1d에 도시된 에칭 공전 전에 1차적으로 CO2 제트 클리너용 슬릿 노즐을 이용한 클리닝 공정에서 물리적인 방법으로 제거될 수도 있다. 만일, 상기 클리닝 공정이 수행된다면, 도 1d의 에칭 장치 내에서 이루어지는 버(133)의 에칭량은 감소될 것이다.
또한, 관통공(131)의 에칭 공정이 끝난 연성 회로 기판(100)에 대해 도금 공정을 실시할 수 있다. 상기 도금 공정은 무전해 도금 공정과 전해 도금 공정으로 차례대로 실시된다. 무전해 도금에 의해 복수개의 도전층들(111,112)의 표면과 곤통공(131)의 내벽면을 도금하여 제1 도금층을 형성한다. 관통공(131)은 전기를 전도할 수 있어야 하지만, 기판(101)이 전기 절연성 소재인 수지를 포함하고 있다. 따라서, 관통공(131)의 노출된 벽면에 전기 전도성을 부여하기 위해 무전해 도금과 전해 도금 단계를 수행할 수 있다. 무전해 도금 단계에서는 무전해 도금법을 이용하여 관통공(131)의 내벽면과 도전층들(111,112)의 표면에 시드층으로서 얇은 제1 도금층을 형성하고, 전해 도금 단계에서는 도전층들(111,112)에 전기를 흘려서 도 금을 실시하면, 제1 도금층 위에 제2 도금층이 형성된다.
관통공(131)이 형성된 연성 회로 기판(100)에 제1 및 제2 도금층이 형성된 상태에서 배선 형성 공정이 더 수행될 수 있다. 상기 배선 형성 공정은 제2 도금층 위에 포토 레지스트(photo-resist)층을 형성하고, 마스킹, 노광 및 현상 단계를 포함한다. 이에 따라 연성 회로 기판(101)의 표면에는 배선 패턴이 형성된다.
도 2a 및 도 2b는 각각 에칭 공정이 완료된 후의 관통공(131)의 평면 및 단면을 보여준다. 도 2a 및 도 2b에 도시된 바와 같이 에칭 공정이 끝난 연성 회로 기판(100)의 관통공(131)에 발생된 버(도 1c의 133)와 행오버(도 1c의 135) 및 이물질은 완전하게 제거된다.
또한, 도 2b를 참조하면, 상기 에칭 과정에서 관통공(131)의 내벽이 도전층들(111,112)보다 돌출되어 있는 경우에도 상기 돌출된 관통공(131)의 내벽이 상기 에칭액에 의해 에칭되어 제거된다. 따라서, 관통공(131)은 상하로 일정하게 형성된다.
도 2c는 동도금(151)이 진행된 연성 회로 기판(100)의 단면도이다. 도 2c에 도시된 바와 같이, 본 발명에 따른 에칭 공정이 완료된 후에 동도금(151)을 진행하는 경우에 관통공(131)에 버(도 1c의 133)와 행오버(도 1c의 135)가 완전하게 제거되어 동도금(151)이 안정적으로 이루어진다.
본 발명은 도면에 도시된 실시예들을 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이들로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진 정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
도 1a 내지 도 1g는 본 발명의 바람직한 실시예에 따른 연성 회로 기판의 제조 방법을 순차적으로 도시한 단면도들이다.
도 2a 내지 도 2c는 본 발명에 따라 제조된 연성 회로 기판의 관통공을 보여준다.
<도면의 주요부분에 대한 부호의 설명>
100; 연성 회로 기판, 101; 기판
111,112; 도전층들, 121; 레이저 장치
131; 관통공, 133; 버
135; 행오버, 140; 챔버
141; 상부 노즐 부재, 142; 하부 노즐 부재
144,145;슬릿 노즐들, 151; 동도금층

Claims (7)

  1. 절연 소재의 기판과, 상기 기판의 양측 면에 배치된 도전층을 구비하는 연성 회로 기판을 준비하는 단계;
    상기 연성 회로 기판에 상기 도전층과 상기 기판을 관통하는 관통공을 형성하는 단계;
    상기 연성 회로 기판을 에칭액이 담긴 챔버 속으로 통과시키는 단계; 및
    연성 회로 기판이 상기 에칭액을 통과하는 동안 상기 에칭액이 빠른 속도로 상기 관통공을 관통하게 하는 단계;를 포함하고,
    상기 챔버 내에서 상기 연성 회로 기판이 이동하는 통로의 상부에 상부 노즐 부재이 설치되고, 상기 연성 회로 기판이 이동하는 상기 통로의 하부에 하부 노즐 부재가 설치되며, 상기 상부 노즐 부재와 하부 노즐 부재는 각각 상기 에칭액을 분사하는 복수개의 슬릿 노즐들을 구비하며,
    상기 상부 노즐 부재의 상기 슬릿 노즐들에서 분사되는 에칭액과 상기 하부 노즐 부재의 상기 슬릿 노즐들에서 분사되는 에칭액이 서로 부딪치지 않도록 상기 상부 노즐 부재의 상기 슬릿 노즐들과 상기 하부 노즐 부재의 상기 슬릿 노즐들이 상하 방향에서 서로 교번적으로 설치되는, 연성 회로 기판의 제조 방법.
  2. 제1항에 있어서, 상기 연성 회로 기판을 준비하는 단계와 상기 관통공을 형성하는 단계의 사이에 상기 도전층을 하프 에칭(half etching)하는 단계를 더 포함하는, 연성 회로 기판의 제조 방법.
  3. 제1항에 있어서, 상기 복수개의 슬릿 노즐들은 하나 이상의 열로 형성하는 것을 특징으로 하는 연성 회로 기판의 제조 방법.
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
KR1020090021293A 2009-03-12 2009-03-12 연성 회로 기판의 제조 방법 KR101563162B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090021293A KR101563162B1 (ko) 2009-03-12 2009-03-12 연성 회로 기판의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090021293A KR101563162B1 (ko) 2009-03-12 2009-03-12 연성 회로 기판의 제조 방법

Publications (2)

Publication Number Publication Date
KR20100102957A KR20100102957A (ko) 2010-09-27
KR101563162B1 true KR101563162B1 (ko) 2015-10-26

Family

ID=43007808

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090021293A KR101563162B1 (ko) 2009-03-12 2009-03-12 연성 회로 기판의 제조 방법

Country Status (1)

Country Link
KR (1) KR101563162B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102650054B (zh) * 2011-02-28 2014-01-15 深南电路有限公司 一种覆铜板板边毛刺的去除方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100311829B1 (ko) * 1999-03-05 2001-11-02 이형도 기판 에칭장치
JP2002161382A (ja) * 2000-08-09 2002-06-04 Seiko Epson Corp 加工方法及び加工装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100311829B1 (ko) * 1999-03-05 2001-11-02 이형도 기판 에칭장치
JP2002161382A (ja) * 2000-08-09 2002-06-04 Seiko Epson Corp 加工方法及び加工装置

Also Published As

Publication number Publication date
KR20100102957A (ko) 2010-09-27

Similar Documents

Publication Publication Date Title
TW548816B (en) Formation method of conductor pillar
KR100240915B1 (ko) 회로 기판 및 그의 제조 방법
CN105555014A (zh) 印刷电路板、制造印刷电路板的方法以及模块
CN105830213A (zh) 包括凸块区域中的改善型通孔焊盘放置的基板
KR101563162B1 (ko) 연성 회로 기판의 제조 방법
CN107529293B (zh) 一种移动终端、多层pcb电路板及其制造方法
CN101351092B (zh) 具有导电孔的内埋式线路板工艺
TWI450656B (zh) 電路板及其製作方法
TW201618621A (zh) 電路板的製作方法
US20130168349A1 (en) Method of forming via hole in circuit board
KR100797708B1 (ko) 인쇄회로기판의 제조방법
KR102041800B1 (ko) 기판 홀 형성 방법 및 기판 홀 형성 장치
JP6261104B1 (ja) プリント基板の製造方法
KR20110060370A (ko) 인쇄회로기판 제조방법
KR20100111858A (ko) 인쇄회로기판 제조를 위한 범프 형성 방법
KR20040023773A (ko) 도체 배선 패턴의 형성 방법
CN103906354A (zh) 电路板及其制造方法
US8171626B1 (en) Method for forming embedded circuit
TWI420992B (zh) 電路板製作方法
KR101170753B1 (ko) 연성회로기판의 제조 방법
KR100752016B1 (ko) 인쇄회로기판의 제조방법
KR101009118B1 (ko) 랜드리스 인쇄회로기판의 제조방법
US7049526B2 (en) Microvia structure and fabrication
KR101558579B1 (ko) 인쇄회로기판 및 그 제조방법
KR101201418B1 (ko) 잉크젯 프린팅을 이용한 전자소자 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190925

Year of fee payment: 5