CN111278225A - 一种电路板塞孔方法和电路板 - Google Patents

一种电路板塞孔方法和电路板 Download PDF

Info

Publication number
CN111278225A
CN111278225A CN202010163380.6A CN202010163380A CN111278225A CN 111278225 A CN111278225 A CN 111278225A CN 202010163380 A CN202010163380 A CN 202010163380A CN 111278225 A CN111278225 A CN 111278225A
Authority
CN
China
Prior art keywords
resin
conductive layer
circuit board
hole
plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010163380.6A
Other languages
English (en)
Inventor
杨之诚
曹权根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shennan Circuit Co Ltd
Original Assignee
Shennan Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shennan Circuit Co Ltd filed Critical Shennan Circuit Co Ltd
Priority to CN202010163380.6A priority Critical patent/CN111278225A/zh
Publication of CN111278225A publication Critical patent/CN111278225A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0094Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本申请公开了一种电路板塞孔方法和电路板,该电路板塞孔方法包括:在多层板材上形成通孔;在通孔的内壁形成第一导电层;对形成第一导电层后的多层板材进行烘板处理;在第一导电层上填充树脂;对填充树脂后的多层板材进行温度梯度变化的烘板处理以使树脂固化,进而填满通孔。通过上述方式,本申请能够提高填充树脂时树脂的流动性,并通过温度阶梯变化的烘板处理使树脂逐步固化,从而提高树脂与通孔壁上第一导电层的结合力。

Description

一种电路板塞孔方法和电路板
技术领域
本申请涉及电路板技术领域,特别是涉及一种电路板塞孔方法和电路板。
背景技术
随着电子工业的蓬勃发展,对电路板的功能的要求愈加丰富的同时在要求电路板的体积更小巧化。为满足更强大的功能需求,电路板内部通常包括多层层叠设置的板材,在内层板材之间通常会开设通孔,并在通孔内填充导电材料和树脂,由于该通孔覆盖在表层板材之下,对于电路板而言该内层板材之间的通孔常称为埋孔,埋孔的拐角处通常为应力集中点,此处的稳定性对电路板的可靠性有重要影响。
本申请的发明人在长期的研发过程中发现,当电路板受冷热冲击后,板材以及埋孔内树脂和导电层会相应收缩或膨胀,由于树脂与埋孔内的导电层结合力不强,导致树脂和/或导电层松动,进而挤压埋孔拐角处后出现埋孔裂纹、埋孔上覆盖的铜断裂等现象,影响电路板的可靠性。
发明内容
本申请主要解决的技术问题是提供一种电路板填孔工艺和电路板,能够提高填充树脂时树脂的流动性,并通过温度阶梯变化的烘板处理使树脂逐步固化,从而提高树脂与通孔壁上第一导电层的结合力。
为解决上述技术问题,本申请采用的一个技术方案是:提供一种电路板塞孔方法,该电路板塞孔方法包括:
在多层板材上形成通孔;在所述通孔的内壁形成第一导电层;对形成所述第一导电层后的所述多层板材进行烘板处理;在所述第一导电层上填充树脂;对填充所述树脂后的所述多层板材进行温度梯度变化的烘板处理以使所述树脂固化,进而填满所述通孔。
其中,所述对填充所述树脂后的所述多层板材进行温度梯度变化的烘板处理以使所述树脂固化,进而填满所述通孔,包括:依次对填充所述树脂后的所述多层板材进行低温段烘板处理和高温段烘板处理;其中,所述低温段烘板处理的时间大于所述高温段烘板处理的时间。
其中,所述树脂的热膨胀系数为50-150ppm/℃。
其中,所述在所述第一导电层上填充树脂之前,还包括:对所述第一导电层的外表面进行超粗化处理。
其中,所述对填充所述树脂后的所述多层板材进行温度梯度变化的烘板处理以使所述树脂固化,进而填满所述通孔之后,还包括:在所述多层板材的至少一侧形成图案化的第二导电层,且所述第二导电层覆盖所述通孔并与所述第一导电层电连接;对所述多层板材和所述第二导电层的外表面进行棕化处理;将进行棕化处理后的所述多层板材进行烘板处理。
其中,所述在所述多层板材的至少一侧形成图案化的第二导电层之前,还包括:利用高锰酸钾或高锰酸钠处理所述树脂与所述第二导电层接触的一侧表面,以去除部分所述树脂并使得所述表面粗糙。
其中,利用所述高锰酸钾或高锰酸钠去除的所述树脂的量为0.05-0.1mg/cm2
其中,所述在所述多层板材的至少一侧形成图案化的第二导电层,且所述第二导电层覆盖所述通孔并与所述第一导电层电连接,包括:在所述多层板材的至少一侧依次利用沉铜工艺和电镀工艺形成一整层第二导电层,所述第二导电层覆盖所述多层板材至少一侧表面并与所述第一导电层接触;图案化所述第二导电层。
其中,所述电镀工艺中电流密度为5-20安培/平方英尺,电镀液中总有机碳的浓度保持在3000ppm以内。
为解决上述技术问题,本申请采用的另一个技术方案是:提供一种电路板,所述电路板内层的多层板材之间设置的通孔采用上述技术方案中的电路板塞孔方法填充。
本申请的有益效果是:在第一导电层上填充树脂前进行了烘板处理,去除了板材上的水汽,并使通孔壁处于热的状态,进而在填充树脂时提高树脂在通孔内的流动性,使树脂充分填满通孔并与第一导电层结合,采用温度阶梯变化的烘板处理,使充分填满通孔的树脂逐步固化,进而提高树脂与通孔壁上第一导电层的结合力。因此,在电路板受冷热冲击后,树脂和第一导电层不易松动或变形,进而挤压通孔两侧使电路板出现埋孔裂纹、埋孔上覆盖的铜断裂等现象,提高电路板的可靠性。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。其中:
图1是本申请电路板塞孔方法一实施方式的流程示意图;
图2是本申请电路板一实施方式的剖视示意图;
图3是本申请电路板塞孔方法另一实施方式的流程示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
请参阅图1,图1是本申请电路板塞孔方法一实施方式的流程示意图,为便于理解,请结合参阅图2,图2是本申请电路板一实施方式的剖视示意图。该电路板10包括第一内层板材12、第一覆铜层13、第二内层板材14、外层板材15、第二覆铜层16、第一导电层20、第二导电层17和固态树脂22。上述电路板塞孔方法包括:
步骤S100:在多层板材上形成通孔。
具体地,上述步骤S100中,在压合好的第一内层板材12和第二内层板材14上,利用机械钻头钻穿第一内层板材12和第二内层板材14形成通孔,该通孔口径示电路板10的实际需要,比如取0.3毫米。
在一具体应用场景中,第一内层板材12和第二内层板材14之间还包括第一覆铜层13,第一覆铜层13包裹在第一内层板材12的表面上,第二内层板材14上还包裹有第二覆铜层16,在压合之前对第一覆铜层13棕化处理以提高第一内层板材12和第二内层板材14的结合力。可以理解的是,压合之后利用机械钻头开设的通孔贯穿第一内层板材12、第一覆铜层13、第二内层板材14和第二覆铜层16。
在另一具体应用场景中,电路板10只包含第一内层板材12,进而可利用机械钻孔或激光开孔的方式开设通孔。
步骤S200:在通孔的内壁形成第一导电层。
具体地,上述步骤S200中,第一导电层20的导电材料可为铜、锡等金属,为便于理解,本申请以铜为例。在完成钻孔之后,在上述步骤S200之前,还包括对电路板10先进行烘板处理,烘板的温度控制在140-190℃(例如,140℃、160℃、190℃等),时间控制在120-240分钟(例如,120分钟、180分钟、240分钟等),以去除板内水汽,释放板材应力。然后进行磨板处理,以去除钻孔后的披锋,之后进行除胶处理以去除钻孔时因高温产生的熔融状胶渣,同时产生微小粗糙面以增加孔壁与铜的结合力,然后经初步除油和微蚀处理,以除去油污、指印,去除表面氧化物。上述步骤S200包括经化学沉铜步骤,以实现在金属钯的催化作用下发生氧化还原反应,在板材表面沉积一层薄铜,使本身绝缘的孔壁产生导电性,使后续的电镀得以顺利进行。在孔壁沉积一层薄铜之后,进行电镀前的前处理工序,以去除油污和氧化膜,进而经直流电镀在已经沉铜的孔壁上镀一层铜以形成第一导电层20。
步骤S300:对形成第一导电层后的多层板材进行烘板处理。
具体地,上述步骤S300中,控制烘板的温度在140-180℃(例如,140℃、160℃、180℃等),控制烘板时间在20-60分钟(例如,20分钟、40分钟、60分钟等),进而去除第一导电层20上的水汽,并保持第一导电层20为热的状态。
步骤S400:在第一导电层上填充树脂。
具体地,上述步骤S400中,由于步骤S300的作用,第一导电层20为热的状态,进而填充树脂后,树脂在通孔内保持充分的流动性,进而减少树脂间的空洞,使树脂更紧实地填充于通孔内。
步骤S500:对填充树脂后的多层板材进行温度梯度变化的烘板处理以使树脂固化,进而填满通孔。
具体地,上述步骤S500中,控制烘板温度梯度提高,对于烘板的温度分为至少两个阶段,在相对较低的温度下烘板一段时间后再转为相对较高的温度下烘板一段时间,以使通孔内的树脂充分凝固,以形成通孔内的固态树脂22。
此外,由于电路板10的第二内层板材14上还包括外层板材15,因此第一内层板材12和第二内层板材14上开设的通孔被覆盖在外层板材15之下,因此第一内层板材12和第二内层板材14上开设的通孔,对于整个电路板10而言,常称为埋孔。
在本实施例中,在第一导电层20上填充树脂前进行了烘板处理,去除了板材上的水汽,并使通孔壁处于热的状态,进而在填充树脂时提高树脂在通孔内的流动性,使树脂充分填满通孔并与第一导电层20结合,采用温度阶梯变化的烘板处理,使充分填满通孔的树脂逐步固化,进而提高固态树脂22与通孔壁上第一导电层20的结合力。因此,在电路板10受冷热冲击后,固态树脂22和第一导电层20不易松动或变形,进而挤压电路板10上通孔的两侧,使电路板10出现埋孔裂纹、埋孔上覆盖的铜断裂等现象,提高电路板10的可靠性。
具体地,上述步骤S400中进行温度梯度变化的烘板处理时包括,依次对填充树脂后的多层板材进行低温段烘板处理和高温段烘板处理,并且,低温段烘板处理的时间不小于高温段烘板处理的时间。
进一步地,低温段烘板处理阶段温度控制在100-140℃(例如,100℃、120℃、140℃等),时间控制在60-90分钟(例如,60分钟、70分钟、80分钟、90分钟等);高温段烘板处理阶段温度控制在140-190℃(例如,140℃、160℃、190℃等),时间控制在30-60分钟(例如,30分钟、40分钟、50分钟、60分钟等)。其中低温段烘板处理和高温段烘板处理的温度和时间示填充树脂的状态、固化进展而定。
在一具有应用场景中,当填充树脂湿度较大,则低温段烘板处理阶段温度控制在140℃,时间90分钟,待树脂初步固化后再转为高温段烘板处理阶段,控制温度在190℃,时间60分钟。
在另一具体应用场景中,当填充树脂湿度较小,则低温段烘板处理阶段温度控制在100℃,时间60分钟,待树脂初步固化后再转为高温段烘板处理阶段,控制温度在140℃,时间30分钟。
优选地,本实施例所选用的树脂的热膨胀系数为50-150ppm/℃(例如,50ppm/℃、100ppm/℃、150ppm/℃等),进而树脂受热后,温度每升高1℃,树脂的膨胀程度相对较小,该树脂具体可选用日本山荣化学公司生产的PHP900-10F和PHP900-10FE型号的树脂,膨胀系数较小的树脂,可降低电路板10受到热冲击的过程中埋孔内固态树脂22的膨胀程度,降低埋孔内固态树脂22膨胀后对埋孔上的电镀铜或其他电气元件的挤压,提高电路板10的可靠性。
优选地,在第一导电层20上填充树脂之前还包括对第一导电层20的外表面进行超粗化处理,具体地,可使用包含硫酸、双氧水、铜离子和氯离子的混合溶液,其原理为Cu+Cu2+=2Cu+,而Cu+在氧化作用下又被氧化成Cu2+,进而使通孔壁上附着的金属铜的表面,即第一导电层20的表面更粗糙,使树脂与第一导电层20的结合力更强。
进一步地,请参阅图3,图3是本申请电路板塞孔方法另一实施方式的流程示意图,请继续结合参阅图2,本实施例是对上一实施例的进一步拓展,与上一实施例相同的步骤在此不再赘述。
具体地,本实施所提供的电路板塞孔方法在上一实施例的步骤S500后还包括:
步骤S601:在多层板材的至少一侧形成图案化的第二导电层,且第二导电层覆盖通孔并与第一导电层电连接。
在一个实施方式中,为了使得第二导电层与树脂表面接触良好,在上述步骤S601之前,还可以包括:利用高锰酸钾或高锰酸钠处理树脂与第二导电层17接触的一侧表面,以去除部分树脂并使得树脂表面粗糙。
具体地,利用高锰酸钾或高锰酸钠去除的树脂的量为0.05-0.1mg/cm2(例如,0.05mg/cm2、0.08mg/cm2、0.1mg/cm2)。
在一具体应用场景中,可以使用包含高锰酸钾、氢氧化钾、润湿剂、高锰酸根稳定剂的混合溶液对固态树脂22进行处理,其中,高锰酸钾的含量为50g/L,反应温度控制在70℃,反应时间控制在120秒,控制固态树脂22远离通孔中心的表面去除的树脂量为0.05mg/cm2,以使固态树脂22的表面更粗糙,从而加强固态树脂22与后续形成的第二导电层17的结合力。
在另一具体应用场景中,也可使用包含高锰酸钠、氢氧化钠、润湿剂、高锰酸根稳定剂的混合溶液对固态树脂22进行处理,其中,高锰酸钠的含量为80g/L,反应温度控制在90℃,反应时间控制在300秒,控制固态树脂22远离通孔中心的表面去除的树脂量为0.08mg/cm2,以使固态树脂22的表面更粗糙,从而加强固态树脂22与后续形成的第二导电层17的结合力。
在又一具体应用场景中,也可以使用等离子气体去污法对固态树脂22进行处理,气体为四氟化碳、氮气和氧气中的2种或3种,比如:四氟化碳和氧气、四氟化碳及氮气和氧气。控制固态树脂22远离通孔中心的表面去除的树脂量为0.1mg/cm2,以使固态树脂22的表面更粗糙,从而加强固态树脂22与后续形成的第二导电层17的结合力。
进一步,上述步骤S601的实现过程可以为:在多层板材的至少一侧依次利用沉铜工艺和电镀工艺形成一整层第二导电层17,第二导电层17覆盖多层板材至少一侧表面并与第一导电层20接触,然后进一步图案化第二导电层17。
具体地,利用化学沉铜法,在金属钯的催化作用下发生氧化还原反应,在第二内层板材14的表面覆盖一层铜,进而利用直流电镀的方式进行电镀,控制电流密度为5-20安培/平方英尺(例如,5安培/平方英尺、10安培/平方英尺、15安培/平方英尺、20安培/平方英尺等),电镀液采用70-90g/L五水硫酸铜、180-220g/L硫酸、50-80ppm氯离子、200-400mg/L润湿剂、20-80mg/L光亮剂和20-50mg/L整平剂,保持电镀液中总有机碳的浓度在3000ppm以内,保持电镀液中较低的总有机碳浓度可降低第二导电层17的杂质含量。
在一具体应用场景中,润湿剂采用聚乙二醇、光亮剂采用聚二硫二丙烷磺酸钠、整平剂采用二乙基藏红偶氮二甲基苯胺,电镀液包括70g/L的五水硫酸铜、180g/L硫酸、50ppm氯离子、200mg/L聚乙二醇、20mg/L聚二硫二丙烷磺酸钠、20mg/L二乙基藏红偶氮二甲基苯胺,控制电镀温度在20℃,电流密度为5安培/平方英尺,控制电镀铜的厚度为10微米,在形成第二导电层17后,依据实际需求进行图形工艺以得到所需的图形。
在另一具体应用场景中,润湿剂采用聚乙二醇、光亮剂采用聚二硫二丙烷磺酸钠、整平剂采用二乙基藏红偶氮二甲基苯胺,电镀液包括90g/L的五水硫酸铜、220g/L硫酸、80ppm氯离子、400mg/L聚乙二醇、80mg/L聚二硫二丙烷磺酸钠、50mg/L二乙基藏红偶氮二甲基苯胺,控制电镀温度在24℃,电流密度为15安培/平方英尺,控制电镀铜的厚度为15微米,在形成第二导电层17后,依据实际需求进行图形工艺以得到所需的图形。
在又一具体应用场景中,润湿剂采用聚乙二醇、光亮剂采用聚二硫二丙烷磺酸钠、整平剂采用二乙基藏红偶氮二甲基苯胺,电镀液包括80g/L的五水硫酸铜、200g/L硫酸、60ppm氯离子、300mg/L聚乙二醇、50mg/L聚二硫二丙烷磺酸钠、30mg/L二乙基藏红偶氮二甲基苯胺,控制电镀温度在28℃,电流密度为20安培/平方英尺,控制电镀铜的厚度为20微米,在形成第二导电层17后,依据实际需求进行图形工艺以得到所需的图形。
步骤S602:对多层板材和第二导电层的外表面进行棕化处理。
具体地,上述步骤S602中,对第二内层板材14上的第二覆铜层16以及第二导电层17表面上的铜进行棕化处理后,增强了其与外层板材15的结合力。
步骤S603:将进行棕化处理后的多层板材进行烘板处理。
具体地,上述步骤S603中,对进行棕化处理后的多层板材进行烘板处理时,将烘板温度控制在100-140℃(例如,100℃、120℃、140℃等),时间控制在30-90分钟(例如,30分钟、60分钟、90分钟等),以去除棕化后板内残留的水汽,进一步提高第二内层板材14、第二导电层17与外层板材15的结合力。
在实际应用中,经过后续压合外层板材15,并进一步处理后即可得到电路板10。
本实施例所提供的电路板塞孔方法,使固态树脂22的表面粗糙化,加强了固态树脂22与第二导电层17的结合力,并对多层板材和第二导电层17的外表面进行棕化处理和烘板处理,提高第二内层板材14、第二导电层17与外层板材15的结合力,在电路板10受冷热冲击后,使固态树脂22与第二导电层17之间以及第二导电层17与外层板材15之间不易松动或变形,第二导电层17不易受力断裂。
请再次参阅图2,本申请所提供的电路板10,其内层的多层板材之间的通孔采用上述任一电路板塞孔方法填充,进而提高电路板10可靠性。
具体地,在电路板10的外层板材15上还开设有盲孔30,并在盲孔30内经除胶工艺、沉铜工艺、电镀工艺后在盲孔30内填充铜,进而使外层板材15和第二内层板材14之间实现导通。
可以理解的是,若需要多层的电路板10,则以第一内层板材12为对称轴,对称设置第一覆铜层13、第二内层板材14、外层板材15、第二覆铜层16、第一导电层20、第二导电层17、固态树脂22和盲孔30。
在一具体应用场景中,为满足更高的I/O密度和更小的占地面积的需求,电路板10设计成如图所示的埋孔上叠加盲孔30的结构,但此结构埋孔的边缘将变得更加脆弱,因此使用上述任一电路板塞孔方法填充埋孔,无疑将延长此类电路板10的使用寿命。
以上所述仅为本申请的实施方式,并非因此限制本申请的专利范围,凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种电路板塞孔方法,其特征在于,包括:
在多层板材上形成通孔;
在所述通孔的内壁形成第一导电层;
对形成所述第一导电层后的所述多层板材进行烘板处理;
在所述第一导电层上填充树脂;
对填充所述树脂后的所述多层板材进行温度梯度变化的烘板处理以使所述树脂固化,进而填满所述通孔。
2.根据权利要求1所述的电路板塞孔方法,其特征在于,所述对填充所述树脂后的所述多层板材进行温度梯度变化的烘板处理以使所述树脂固化,进而填满所述通孔,包括:
依次对填充所述树脂后的所述多层板材进行低温段烘板处理和高温段烘板处理;
其中,所述低温段烘板处理的时间大于等于所述高温段烘板处理的时间。
3.根据权利要求1所述的电路板塞孔方法,其特征在于,
所述树脂的热膨胀系数为50-150ppm/℃。
4.根据权利要求1所述的电路板塞孔方法,其特征在于,所述在所述第一导电层上填充树脂之前,还包括:
对所述第一导电层的外表面进行超粗化处理。
5.根据权利要求1所述的电路板塞孔方法,其特征在于,所述对填充所述树脂后的所述多层板材进行温度梯度变化的烘板处理以使所述树脂固化,进而填满所述通孔之后,还包括:
在所述多层板材的至少一侧形成图案化的第二导电层,且所述第二导电层覆盖所述通孔并与所述第一导电层电连接;
对所述多层板材和所述第二导电层的外表面进行棕化处理;
将进行棕化处理后的所述多层板材进行烘板处理。
6.根据权利要求5所述的电路板塞孔方法,其特征在于,所述在所述多层板材的至少一侧形成图案化的第二导电层之前,还包括:
利用高锰酸钾或高锰酸钠处理所述树脂与所述第二导电层接触的一侧表面,以去除部分所述树脂并使得所述表面粗糙。
7.根据权利要求6所述的电路板塞孔方法,其特征在于,
利用所述高锰酸钾或高锰酸钠去除的所述树脂的量为0.05-0.1mg/cm2
8.根据权利要求5所述的电路板塞孔方法,其特征在于,所述在所述多层板材的至少一侧形成图案化的第二导电层,且所述第二导电层覆盖所述通孔并与所述第一导电层电连接,包括:
在所述多层板材的至少一侧依次利用沉铜工艺和电镀工艺形成一整层第二导电层,所述第二导电层覆盖所述多层板材至少一侧表面并与所述第一导电层接触;
图案化所述第二导电层。
9.根据权利要求8所述的电路板塞孔方法,其特征在于,所述电镀工艺中电流密度为5-20安培/平方英尺,电镀液中总有机碳的浓度保持在3000ppm以内。
10.一种电路板,其特征在于,所述电路板内层的多层板材之间设置有通孔,采用如权利要求1-9任一项所述的电路板塞孔方法填充。
CN202010163380.6A 2020-03-10 2020-03-10 一种电路板塞孔方法和电路板 Pending CN111278225A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010163380.6A CN111278225A (zh) 2020-03-10 2020-03-10 一种电路板塞孔方法和电路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010163380.6A CN111278225A (zh) 2020-03-10 2020-03-10 一种电路板塞孔方法和电路板

Publications (1)

Publication Number Publication Date
CN111278225A true CN111278225A (zh) 2020-06-12

Family

ID=71004179

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010163380.6A Pending CN111278225A (zh) 2020-03-10 2020-03-10 一种电路板塞孔方法和电路板

Country Status (1)

Country Link
CN (1) CN111278225A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113950191A (zh) * 2020-07-17 2022-01-18 深南电路股份有限公司 一种线路板及其线路板的塞孔方法
CN114126257A (zh) * 2020-08-27 2022-03-01 深南电路股份有限公司 一种电路板及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102244987A (zh) * 2011-04-21 2011-11-16 深圳市迅捷兴电路技术有限公司 高厚径比背板树脂塞孔方法
CN106304691A (zh) * 2015-05-29 2017-01-04 深圳华祥荣正电子有限公司 Hdi板及其制造方法
CN108990279A (zh) * 2018-07-30 2018-12-11 安徽四创电子股份有限公司 一种pcb背钻孔的制作方法
WO2019188344A1 (ja) * 2018-03-30 2019-10-03 太陽インキ製造株式会社 硬化性樹脂組成物、その硬化物およびプリント配線板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102244987A (zh) * 2011-04-21 2011-11-16 深圳市迅捷兴电路技术有限公司 高厚径比背板树脂塞孔方法
CN106304691A (zh) * 2015-05-29 2017-01-04 深圳华祥荣正电子有限公司 Hdi板及其制造方法
WO2019188344A1 (ja) * 2018-03-30 2019-10-03 太陽インキ製造株式会社 硬化性樹脂組成物、その硬化物およびプリント配線板
CN108990279A (zh) * 2018-07-30 2018-12-11 安徽四创电子股份有限公司 一种pcb背钻孔的制作方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
刘晓彬: "《印制电路设计标准手册》", 31 March 1993 *
田文超等: "《电子封装结构设计》", 31 January 2017 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113950191A (zh) * 2020-07-17 2022-01-18 深南电路股份有限公司 一种线路板及其线路板的塞孔方法
CN113950191B (zh) * 2020-07-17 2024-03-22 深南电路股份有限公司 一种线路板及其线路板的塞孔方法
CN114126257A (zh) * 2020-08-27 2022-03-01 深南电路股份有限公司 一种电路板及其制造方法
CN114126257B (zh) * 2020-08-27 2024-03-22 深南电路股份有限公司 一种电路板及其制造方法

Similar Documents

Publication Publication Date Title
CN111278225A (zh) 一种电路板塞孔方法和电路板
CN101849448A (zh) 配线基板的制造方法
JP2003031952A (ja) コア基板、それを用いた多層回路基板
JPH06318783A (ja) 多層回路基板の製造方法
JP2000077800A (ja) 配線基板とその製造方法
JP2004200720A (ja) 多層プリント配線板およびその製造方法
TWM576370U (zh) 電路板結構
JP3037662B2 (ja) 多層配線基板およびその製造方法
JP2009252952A (ja) 銅充填めっき方法及びその方法で製造されたプリント配線基板
JP2553216B2 (ja) 基板の穴の側壁被覆方法
JP3942535B2 (ja) 多層配線基板の製造方法
JPH10284842A (ja) 多層配線回路板の製造方法
JP2008205070A (ja) プリント配線基板及びその製造方法
JP5495002B2 (ja) プリント配線板、およびその製造方法
KR100704927B1 (ko) 페이스트 범프를 이용한 인쇄회로기판 및 그 제조방법
TW200403962A (en) Wiring substrate and manufacturing method thereof
JP4637893B2 (ja) プリント基板のペーストバンプ形成方法
US20110260299A1 (en) Method for via plating in electronic packages containing fluoropolymer dielectric layers
JP4328196B2 (ja) 配線基板及びその製造方法並びに電気装置
JPH10326971A (ja) プリント配線板
TWI769781B (zh) 電路板的製造方法
JP4127377B2 (ja) 配線基板およびその製造方法
CN111447758B (zh) 一种电路板填孔方法和电路板
JP4328195B2 (ja) 配線基板及びその製造方法並びに電気装置
JP4466169B2 (ja) 半導体装置用基板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200612

RJ01 Rejection of invention patent application after publication