KR100268742B1 - 고밀도 인쇄회로 기판에 패드를 부착하는 방법,다중층 인쇄회로 기판의 형성 방법 및 다중층 회로기판 - Google Patents

고밀도 인쇄회로 기판에 패드를 부착하는 방법,다중층 인쇄회로 기판의 형성 방법 및 다중층 회로기판 Download PDF

Info

Publication number
KR100268742B1
KR100268742B1 KR1019960044051A KR19960044051A KR100268742B1 KR 100268742 B1 KR100268742 B1 KR 100268742B1 KR 1019960044051 A KR1019960044051 A KR 1019960044051A KR 19960044051 A KR19960044051 A KR 19960044051A KR 100268742 B1 KR100268742 B1 KR 100268742B1
Authority
KR
South Korea
Prior art keywords
pads
layer
pad
circuit board
holes
Prior art date
Application number
KR1019960044051A
Other languages
English (en)
Other versions
KR970050001A (ko
Inventor
죤 스티븐 크레스게
데이비드 노엘 라이트
Original Assignee
포만 제프리 엘
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포만 제프리 엘, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 포만 제프리 엘
Publication of KR970050001A publication Critical patent/KR970050001A/ko
Application granted granted Critical
Publication of KR100268742B1 publication Critical patent/KR100268742B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H05K3/4015—Surface contacts, e.g. bumps using auxiliary conductive elements, e.g. pieces of metal foil, metallic spheres
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1025—Metallic discs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1377—Protective layers
    • H05K2203/1394—Covering open PTHs, e.g. by dry film resist or by metal disc
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 상부 표면상에 다수의 관통구멍 개구부를 구비한 고밀도 인쇄 회로 기판(PCB)에 패드를 부착하는 방법을 제공한다. 본 발명의 방법은 다수의 패드를 캐리어 시트상에 형성하되, 상기 각 패드가 상기 캐리어 시트에 근접한 구리층과 상기 구리층의 상부에 형성된 접합 금속층을 구비하도록 형성하는 단계와; 상기 PCB의 상부 표면상의 관통구멍 패턴과 정렬되도록 상기 다수의 패드를 상기 캐리어 시트상에 배치하는 단계와; 상기 접합 금속을 이용하여 상기 상부 표면상의 관통구멍에 상기 패드를 적층하는 단계와; 상기 구리층이 노출되도록 상기 관통구멍에 접합된 상기 다수의 패드로 부터 상기 캐리어 시트를 분리하는 단계를 포함한다. 패드는 디스크 형상, 기다란 형상 또는 장방형 형상과 같은 다양한 형상을 포함하며, 하나 또는 다수의 관통구멍을 덮을 수 있다. 전기 소자는 패드에 납땜될 수 있다. 본 발명의 방법은 솔더볼이 관통구멍내로 유입(wicking)되는 것을 방지하며, 그에 따라 수율 및 부품의 신뢰성을 증가시킨다. 일 실시예에 있어서, 패드 및 관통구멍은 패드의 상부 표면이 외부 유전체 표면의 상부 표면과 동일평면이 되도록 압축될 수 있다.

Description

고밀도 인쇄 회로 기판에 패드를 부착하는 방법, 다중층 인쇄 회로 기판의 형성 방법 및 다중층 회로 기판{A METHOD FOR FORMING METALLIZED PATTERNS ON THE TOP SURFACE OF A PRINTED CIRCUIT BOARD}
본 발명은 고밀도 인쇄 회로 기판(high density printed circuit boards ; PCB)의 상부 표면상에 금속화된 패턴(metallized patterns)을 형성하는 것에 관한 것이며, 특히 외부 표면으로 개방된 전기적 전도성 관통구멍을 구비한 다중층 인쇄회로 기판상에 금속화된 피쳐(matallized features)를 형성하는 것에 관한 것이다.
고밀도 형태를 포함한 다중층 인쇄 회로 기판은 유전체 재료층에 의해 분리된 수개의 전기적 전도성층을 포함한다. 이들의 전도성층중 몇 층은 파워 평면(power planes)으로서 이용되는 반면에, 다른 전도성층은 예를 들면, 직접 회로 칩사이의 전기적 신호 접속용으로 패턴화될 수 있다. 다중층 회로 기판 구조체는 "코어 조립체(core assemblies)" 또는 "코어(core)"라고 하는 다수의 보다 작고 독립적으로 형성된 회로 기판 구조체를 조합함으로써 제조된다. 각 코어의 제조 방법은 사전결정된 전도성층을 사전결정된 패턴으로 에칭하는 단계와, 코어 조립체를 형성하도록 이 층들을 함께 적층하는 단계를 포함한다. 각 코어 조립체는 제조되어 다른 코어와 함께 다중층 구조체로 적층하기 전에 개별적으로 테스트된다. 완성된 코어 조립체는 정렬된 다음에, 누적된 공정(accumulated process) 및 재료의 공차(tolerances)에 의해 발생된 간극(gap)을 폐쇄하고 그리고 모든 관통구멍의 밀접한 접촉을 보장하도록 열과 압력을 가하는 단계와 외부 유전체층을 기계적으로 접합하는 단계를 포함하는 복잡한 방법에 의해 함께 적층된다.
전기적 상호접속부가 인접한 전도성층사이에 있는 것이 바람직한 상황에 있어서는, 때로는 이러한 접속부를 "관통구멍(through-holes)" 또는 "비아(vias)"라고 하는 "도금된 관통구멍(plated through-holes ; PTH)"에 제공하는 것이 본 기술 분야에서 관행으로 되어 있다. 종래에는, 코어를 적층하여 완성된 다중층 구조체를 형성한 다음에, 그 다중층 구조체내에 구멍을 형성하고 그 내부를 전기 도금함으로써 관통구멍을 형성하여, 형성된 관통구멍을 통해서 전도성층을 전기적으로 접속한다. 첸 등(Chen et al.)의 미국 특허 제 5, 359,797 호에 기술된 바와 같이 개선된 방법에 있어서, 관통구멍은, 각 코어내에 구멍을 형성한 다음에, 전도성 관통구멍 및 비아 랜드(via lands)를 형성하도록 상기 내부와, 개구부를 둘러싸는 영역을 전기 도금함으로써 각 코어내에 개별적으로 형성된다. 코어 조립체가 적층을 위해 정렬되면, 각 코어내의 구멍은 관통구멍을 규정하도록 정렬된다. 적층후에, 다중층 구조체내에 형성된 관통구멍은 다중 코어를 통해 연장될 수 있으며, 또 때로는 다중층 구조체의 상측 외부 표면, 하측 외부 표면 또는 양 외부 표면상에 개방된다. 본 명세서에서 사용되는 "관통구멍(through-hole)"의 용어는 외부 표면에 개방된 PTH를 비롯하여 모든 유형의 관통구멍 및 비아를 포함하는 것을 의미한다.
다중층 전자 구조체는 하나 또는 양 외부 표면상에 형성된 다수의 장착 영역(a plurality of mounting sites) 또는 패드가 필요하며, 상기 다수의 장착 영역 또는 패드는 반도체 칩과 같은 전자 장치를 다중층 회로 기판에 장착하는데 사용된다. 특히, 장착 구조체는 전자 장치를 다중층 회로 기판내의 신호 라인, 파워 평면 및 임의의 다른 구조체와 접속하기 위한 수단을 제공한다. 장착 영역은 전기적 전도성 재료를 포함하며, 또 예를 들면 접지, 파워 및/또는 신호 영역으로서 작용하는 사전결정된 패턴을 갖고 있다. 통상적으로, 장착 영역의 패턴은 부착된 장치 상의 파워, 접지 또는 신호 영역의 패턴과 정합하도록 설계된다. 자주, 장착 영역은 다중층 회로 기판으로 부터 외부로 개방한 도금된 관통구멍에 전기적으로 접속된다.
전기 회로 부품의 치수가 감소되는 경우, 인쇄 회로 기판(또는 카드 또는 칩 캐리어)에 부착될 칩상의 접지, 파워 및 신호 영역의 밀도가 또한 증가된다. 불행하게도 이러한 부착될 전기 회로 부품의 증가된 밀도는 회로 기판의 장착 표면상에 증가된 밀도를 요구한다. 예를 들면, 직접적인 칩 부착 방법은 패드를 필요로 할 수도 있으며, 상기 패드는 매우 작은 영역 어레이 피치(예를 들면, 패드사이의 중심대 중심 공간이 8mil임)상에 부착된다. 작은 어레이 피치가 필요한 경우의 다른예는 고 I/O 모듈(high I/O module)이 있다.
회로 기판내에 관통구멍 개구부의 존재는 부품을 회로 기판에 접속하는 동안에 용융된 솔더(solder)가 금속화된 관통구멍내로 유입(위킹)(wicking)되는 것을 포함하는 등 문제점을 야기시킬 수 있다. 이러한 위킹 작용의 한 결과는 솔더볼의 용적(solderball volume)을 감소시키게 되며, 이것은 조립체의 수율(assembly yield) 및 상호접속 신뢰성(interconnect reliability)을 저하시킨다.
부품 그리드(component grid)가 충분히 크다면, 유입(위킹) 문제는 비아 랜드를 기다랗게 함으로써 또는 솔더마스크(soldermask)와 관련하여 "도그본(dogbone)" 형상의 패드를 이용함으로써 해결될 수 있으며, 그에 따라 패드와 여전히 전기적으로 공유된 비아로 부터 물리적으로 분리된 조립체 패드를 제공할 수 있다. 그 결과, 장착(또는 조립체) 패드는 관통구멍 그리드로 부터 편위된다.
그러나, 부품 그리드가 매우 작다면, 장착 패드를 편위시키기 위한 유용 공간이 없을 수도 있다. 달리 말하면, 매우 작은 그리드는 사이에 회로화된 피쳐를 수용하거나 또는 솔더가 비아로 부터 멀어지는 것을 "억제(dam)"하는데 필요한 솔더마스크 이미지를 수용하기 위한 충분한 공간을 갖고 있지 않을 수도 있다. 특히 이러한 경우에, 이들의 관통구멍으로 부터 편위된 위치보다는 그 관통구멍 바로 위에서 캐리어와 부품사이에 솔더 상호접속을 형성하는 방법이 필요하다. 드릴가공된 구멍 바로 위에 장착 패드를 배치하면, 입력 및 출력 영역의 최대 밀도를 제공하게 되고, 또 솔더마스크의 필요성을 제거할 수 있다. 그러나, 관통구멍 바로 위에 또는 그 관통구멍에 근접되게 솔더볼을 배치하거나 또는 칩을 장착하는 경우, 위킹 문제를 회피하기 위해서 솔더가 접속부로 부터 멀리 그리고 관통구멍내로 유입(위킹)되는 것을 방지하도록 관통구멍을 막는(plugging) 방법이 요구된다.
1994년 12월 1일에 캠퍼맨(Kamperman)이 출원한 미국 특허 출원 제 08/352,114 호에는 다중층 구조체내의 외부로 개방한 관통구멍을 캡으로 막는 방법이 개시되어 있다. 상기 특허 출원의 발명은 관통구멍 개구부와 일치하는 사전결정된 패턴으로 구리층상에 접합 금속을 먼저 침착하고, 다음에 다중층 구조체에 금속을 접합함과 아울러, 외부로 개방한 관통구멍을 덮는 방법을 개시하고 있다. 마지막으로, 다중층 구조체내의 구리층은 부품 또는 다른 구조체용 장착 영역을 제공하기 위해서 사전결정된 패턴으로 에칭된다.
불가피하게, 이러한 최종 단계는 (현재) 매우 비싼 복합 다중층 구조체의 수율을 감소시키는 것에 의해 부품 비용을 증기시킨다. 표면상에 형성되는 패턴이 복잡할수록, 수율의 손실도 그 만큼 커지게 될 것이다. 예를 들면, 이러한 최종 단계의 수율 손실은 약간의 고밀도 패턴에 대해 10%가 된다. 더우기, 전체적으로 거의 완성된 다중층 구조체는 잠재적으로 손상을 주로 화학적 침입 및 기계적 응력을 받게 된다. 만일 손상된다면, 부품은 폐기해야 되고, 그에 따라 수율은 감소한다.
상기 특허 출원에 개시된 방법의 다른 단점은, 구리층이 적층 동안에 제위치에 있고 그리고 그 구리층에 인접한 외부 유전체 표면 아래로 연장될 수 없으며, 또 구리층이 최종 패드의 일부분을 형성하기 때문에, 패드는 외부 유전체 표면과 동일 평면으로 형성될 수 없다는 것이다.
본 발명은 상부 표면상에 다수의 관통구멍 개구부를 구비한 고밀도 인쇄 회로 기판에 다수의 패드(a plurality of pads)를 부착하는 방법을 제공한다. 다수의 패드는 캐리어 시트(carrier sheet)상에 사전결정된 패턴으로 형성되는데, 각 패드가 상기 캐리어 시트에 근접한 구리층과 그 구리층 위에 형성된 접합 금속층을 갖도록 형성된다. 다수의 패드는 회로 기판의 상부 표면상의 관통구멍 패턴과 정렬되어 위치된다. 패드는 접합 금속을 이용하여 상부 표면상의 관통구멍에 적층된다. 마지막으로, 캐리어 시트는 구리층을 노출시키도록 패드로 부터 분리된다.
본 발명에 있어서, 인쇄 회로 기판 구조체내의 관통구멍을 덮는(capping) 방법은 구성요소의 하부 표면상의 그리도(grid)와 동등한 그리드상에 구리 패드 패턴을 형성하는 것을 포함한다. 패드는 박리가능한 캐리어 시트상에 사전결정된 패턴으로 도금된 다음에, 인쇄 회로 기판의 사전결정된 외부 표면(즉, 상부 또는 하부 표면)에 접합된다. 일 실시예에 있어서, 인쇄 회로 기판은 다중층 구조체를 포함하며, 패드는 다중층 구조체를 형성하도록 코어를 접합하는데 사용된 동일한 접합 공정 동안에 다중층 구조체에 접합된다.
패드는 그것에 부착될 구성요소(필요한 경우)와 패드가 고정될 관통구멍 그리드의 공간과 같은 설계 요구조건에 의해서 사전결정되어 있는 패턴으로 형성된다. 패드 패턴은 하나의 관통구멍을 덮는 디스크 형상 패드와, 2개 또는 그 이상의 관통구멍을 연결하는 기다란 패드를 포함한 다양한 형상으로 구성될 수도 있다. 캐리어층은, 패드와 다중층 구조체간의 접합을 유지하는 반면에, 그 캐리어층이 박리되는 것을 허용하도록 패드에 느슨하게 접합되는 재료로 구성된다. 이러한 캐리어층의 한 예로는 양호한 치수 안정성을 갖는 폴리이미드 필름(예를 들면, upilexTM) 또는 스테인레스 강과 같은 평탄한 금속 필름이 있다. 캐리어층은 그 캐리어층이 다중층 구조체로 부터 박리되는 것을 허용하기에 충분한 가요성이 있는 것이 바람직하다. 몇몇 실시예에 있어서, 다중층 구조체가 충분히 가요성이 있다면, 캐리어층은 스테인레스 강의 블럭(a block of stainless steel)과 같이 비교적 비가요성일 수도 있다.
캐리어층은 접합 공정 다음에 박리되어, 외부 표면상의 비아 랜드에 접합된 금속 패드의 상부(구리)층을 노출시킨다. 결과적인 구조체에 있어서, 상부 코어상의 관통구멍은 패드에 의해 덮여진다. 인쇄 회로 기판이 다중 코어로 부터 형성되는 실시예에 있어서, 패드는 코어를 서로 접합하는데 사용된 동일한 접합 야금술(예를 들면, 금-주석의 과도 액상 접합)을 이용하여 비아 랜드에 접합된다. 노출된 구리 상부는 그것에 부품 또는 장착 구조체를 납땜하는 것을 용이하게 한다.
그 무결성을 확증하기 위해서 사전에 검사할 수 있는 박리가능한 캐리어를 설치하면, 그 부품은 양호한 상태에서 접합되므로, 최종 제품의 매우 높은 수율을 보장할 수 있게 하는 장점이 있다. 몇몇 실시예에 있어서, 수율은 100%에 근접할 수 있다. 다른 장점으로는, 본 발명은 거의 완성된 회로 기판을 에칭하지 않음으로써 원하지 않는 화학적 침입(chemical intrusion) 및 기계적 응력을 회피한다는 것이다.
일 실시예에 있어서, 적층 공정은 패드를 유전체내에 매립하도록 관통구멍과 그 관통구멍에 접합된 패드를 압축하기에 충분한 압력과 열을 제공하며, 그결과 패드가 유전체의 상부 표면과 동일 평면이 되게 한다. 유전체와 동일 평면이 되는 패드는 다중층 회로 기판의 후처리 동안에 보다 얇은 솔더마스크를 패드위에 배치할 수 있으므로 피쳐의 보다 용이한 수용을 제공할 수 있는 장점을 갖는다.
제1도는 캐리어 시트(carrier sheet)의 사시도.
제2도는 캐리어 시트상에 스퍼터링되고 플래시-도금된(sputtered and flash-plated) 구리층의 사시도.
제3도는 구리층상에 도포된 포토레지스트 층과, 사전결정된 패드 패턴과, 상기 포토레지스트 층을 노출시키기 위한 자외선(an ultraviolet ; uv) 광원의 사시도.
제4도는 비노출된 포토레지스트를 제거함으로써 형성된 다수의 노출된 영역의 사시도.
제5도는 다수의 노출된 영역내에 형성된 다수의 구리층의 사시도.
제6도는 다수의 구리층상에 접합 금속을 침착시킴으로써 형성된 다수의 패드의 사시도.
제7도는 나머지 포토레지스트 및 구리 스퍼터링 층이 제거된 상태에서, 박리 가능한 캐리어 시트(peelable carrier sheet)상에 형성된 패드의 사시도.
제8도는 바람직한 실시예의 패드중 하나의 사시도.
제9도는 패드가 형성된 캐리어 시트와 정렬된 다수의 코어의 사시도.
제10도는 캐리어 시트상의 위치설정 패드를 도시한 것으로, 함께 정렬된 다수의 코어의 사시도.
제11도는 적층을 위해 정렬된 코어와 정렬된 캐리어층의 사시도.
제12도는 캐리어층이 박리되는 것을 도시한 것으로, 덮혀진 다중층 회로(capped multilayer circuit)의 사시도.
제13도는 다수의 코어, 코어를 통과하는 관통구멍 및 적층전에 관통구멍의 상부의 위치에 있는 패드의 단면도.
제14도는 다중층 구조체의 덮혀진 관통구멍과, 그 관통구멍에 접속된 솔더볼 및 전기 소자를 도시한 것으로, 적층한 다음의 다수의 코어의 단면도.
제15도는 패드의 상부표면이 상부 코어의 유전체층의 상부표면과 동일 평면이 되는 위치까지 패드가 압축되어 있는 적층한 다음의 다수의 코어의 단면도.
〈도면의 주요부분에 대한 부호의 설명〉
100 : 캐리어 시트 110 : 구리층
120 : 포토레지스트 층 126 : 광원
130 : 패드 패턴 145 : 구리층
150,155 : 패드 301 : 제 1 코어
302 : 제 2 코어 303 : 제 3 코어
311∼316,321∼325,331∼333 : 관통구멍
380,390 : 유전체 재료 410 : 합금층
420 : 솔더볼
본 발명의 보다 완전한 이해를 위해서, 첨부 도면에 도시된 바와 같은 실시예에 대한 하기의 상세한 설명을 참조한다.
본 발명은 도면을 참조한 하기 설명에 있어서 바람직한 실시예로 설명하며, 도면에서 유사한 참조부호는 동일 또는 유사한 구성요소를 나타낸다. 본 발명은 본 발명의 목적을 성취하기 위한 최상의 태양에 대해서 설명되지만, 당업자는 다양한 변형이 본 발명의 개시내용에 비추어 본 발명의 정신 및 범위를 이탈하지 않고 이루어질 수 있음을 이해할 것이다.
[다중층 구조체의 개요 및 일반적인 설명]
하기의 설명 및 관련 도면은 본 명세서에서 "코어들(cores)"이라고 칭한 다수의 코어 조립체로 부터 다중층 회로 기판 조립체를 제조하기 위한 공정을 규정하며, 코어 조립체의 각각은 다수의 유전체층 및 전도성층으로 형성된다. 최종 조립체는 임의의 소정 특정 구조에 대해 바람직한 작동 특성(예를 들면, 배선 밀도 및 저항)을 갖는 최종 제품을 제공하기 위해서 열 및 압력을 이용하여 사전결정된 방법으로 함께 접속된 다수의 코어를 포함한다. 하기의 설명 및 도면에 있어서, 다중층 회로용 각종 단계 및 구조는 본 발명의 하나의 실시예에 따라 도시되어 있다. 이들 도면에 도시한 형상은 이러한 다중층 회로의 단지 하나의 실시예를 나타낸 것이며, 따라서 본 발명은 이것에 의해 제한되지 않음을 이해하여야 한다.
본 기술 분야에서 공지된 바와 같이, 다중층 인쇄 회로 기판 구조체는 전형적으로, 신호 및/또는 파워 및/또는 접지 전도성 평면(planes)과 각종 관통구멍 및 기타 전도성층 또는 라인에 대해 구리 또는 유사한 고전도성 재료를 이용한다. 따라서, 본 명세서에서 사용한 용어 "인쇄 회로 기판(printed circuit board)"은 그 내에 및/또는 그 위에 배치된 적어도 하나의 유전체층 및 적어도 하나의 전도성 층을 포함하는 구조체를 정의하는 의미로 사용된다. 이러한 구조체에 사용하기 위한 유전체 재료중 하나의 공지된 예로는 유리섬유로 보강된 에폭시 수지(예를 들면 FR4)가 있다. 다른 유전체 재료로는 폴리이미드, 폴리테트라플루오로에틸렌(PTFE), 고온 에폭시, BT 수지 및 시안산염 에스테르가 있다.
[박리가능한 캐리어 시트상에 다수의 패드를 형성하기 위한 방법의 설명]
도 1 내지 7에는 캐리어 시트(carrier sheet)상에 다수의 패드(a plurality of pads)를 형성하기 위한 바람직한 실시예의 일련의 단계가 도시되어 있다. 특정의 단계 및 공정이 바람직한 방법을 설명하기 위해 사용되지만, 다른 단계 및 공정도 사용될 수 있음은 당업자에게는 명백하다.
도 1은 가요성의 박리가능한 캐리어 시트(a flexible, peelable carrier sheet)(100)를 도시한 것이다. 캐리어 시트(또는 층)는, 캐리어 시트가 박리되는 것을 허용하도록 패드에 충분히 느슨하게 접합됨과 아울러 패드와 다중층 구조체 사이의 접합을 유지하는 재료를 포함한다. 이러한 캐리어층의 하나의 예로는 양호한 치수 안정성을 갖는 폴리이미드 필름(예를 들면, upilexTM) 또는 스테인레스 강과 같은 평탄한 금속 필름이 있다. 캐리어층은 그 층이 다중층 구조체로 부터 박리되는 것을 허용하도록 충분히 가용성이 있는 것이 바람직하다. 다중층 구조체가 가요성이 있는 실시예에 있어서는, 캐리어층은 비교적 비가요성일 수 있으며, 또 예를 들면 스테인레스 강의 블럭을 포함할 수도 있다.
도 2에 도시한 단계에서, 구리 스퍼터링층(110)은 통상의 기술을 이용하여 캐리어 시트(100)상에 스퍼터링 및 플래시-도금된다.
도 3에서, 포토레지스트 층(a layer of photoresist)(120)은 구리층(110)을 덮도록 도포되어 있다. 블럭 형태로 도시한 광학 요소(124)는 포토레지스트층(120)을 사전결정된 패드 패턴(130)으로 노출시키도록 광원(126)과 연관되어 사용되며, 상기 패턴중 하나의 예가 점선으로 도시되어 있다. 사전결정된 패드 패턴은 그것에 부착될 구성요소(만일 필요하다면)의 부착 요건, 패드가 부착될 관통구멍의 위치, 관통구멍 그리드의 공간 및 관통구멍간의 전기적 상호접속을 만족하도록 설계된다. 이들 및 기타 설계 요건을 만족하기 위해서는, 사전결정된 패드 패턴은 다양한 형상으로 될 수도 있으며, 예를 들면 하나 또는 그 이상의 패드는 디스크형, 장방형, 여송연-형상(cigar-shaped) 또는 L 자 형상으로 될 수도 있다.
도 4에서, 사전결정된 패드 패턴(130)으로 노출된 포토레지스트 층(120)은 노출된 재료를 제거하고, 그에 따라 사전결정된 패드 패턴(130)에 대응하는 다수의 노출된 영역을 제공하도록 처리된다. 노출된 영역은 다수의 디스크형 노출 영역(135)을 포함하며, 이 디스크형 영역(135)의 크기 및 형상은 적어도 이들이 부착될 비아 랜드(via lands)의 크기 및 형상과 동일하다. 또한, 노출된 영역은 다수(예를 들면, 2개)의 관통구멍을 덮도록 여송연-형상을 갖는 기다란 패드(140)를 포함한다.
도 5에서, 노출된 영역(135, 140)은 예를 들면 산-구리 방법(an acid-copper process)에 의해 전해적으로 구리 도금되어, 디스크형 노출 영역내에는 디스크형 구리 패드부(145)를 제공하고 그리고 기다란 패드 영역(140)내에는 여송연-형상 구리 패드부(147)를 제공한다.
도 6에서, 다음에, 금층(gold layer) 및 주석층(tin layer)과 같은 하나 또는 그 이상의 접합 금속층이 이후에 보다 상세하게 설명하게 되는 과도 액상(transient liquid phase ; TLP) 접합과 같은 사전결정된 접합 방법에 따라 구리 패드부상에 도금된다. 그결과, 디스크형 패드는 참조부호(150)로 표시되어 있으며, 여송연-형상 패드는 참조부호(155)로 표시되어 있다.
도 7에서, 포토레지스트 층(120)은 통상의 수단을 이용하여 벗겨진 다음에, 플래시 도금된 구리층(110)은 다수의 패드(150)를 남겨두고 에칭된다.
도 8을 참조하면, 바람직한 실시예에 있어서 패드(150)중 한 패드가 도시되어 있다. 구리(Cu)로 형성된 바닥층은 참조부호(145)로 표시되어 있으며, 또한 도 7에서 도시되어 있다. 이하에서 설명하는 바와 같이, 패드(150)를 비아 랜드에 접합시키기 위해서, 접합 금속이 구리층(145) 위에 있는 층에서 이용된다. 일 실시예에 있어서, 참조부호(210)로 표시한 금층(Au)은 구리층상에 침착되어 있고, 참조 부호(220)로 표시한 주석층(Sn)은 금층(210)의 상부에 침착되어 있다. 층(210, 220)으로 도시한 접합 금속은, 패드가 다중층 구조체의 형성과 동시에 다중층 구조체에 접합될 수 있도록 다중층 구조체의 접합 공정에 양립될 수 있게 선택되는 것이 바람직하다. 바람직한 실시예에 있어서, 금-주석을 이용한 TLP(과도 액상) 접합이 사용된다.
과도 액상(TLP) 공정의 한 실시예는 데이비스 등(Davis et al.)의 미국 특허 제 5,280,414 호에 개시되어 있다. 상기 특허에 기술된 바와 같이, TLP 공정은 공용물(a eutectic melt)을 함께 형성할 수 있는 상이한 전도성 표면 금속을 침착하는 것을 포함한 확산 접합 공정이다. 접합되는 표면은 접합 금속으로 피복된 구리와 같은 고전도성 금속을 포함한 금속 표면을 갖고 있다. 두개의 표면은 서로 물리적으로 접촉한 다음에 초기의 공융 온도까지 가열되어, 접합 금속이 용융되고 제 1 합금을 형성하기에 충분한 비율로 함께 확산되게 한 다음에, 초기의 공융 온도에서 고형화된다. 다음에, 고형화된 제 1 합금은 보다 높은 온도로 가열되어, 그 합금이용융되고 또 인접한 접합 금속과 더욱 확산되게 하여, 이러한 추가 확산을 통해 제 2 합금을 형성하게 되고, 그 결과 금속 표면의 접합이 형성된다.
도 9는 패드(150, 155)가 형성된 캐리어 시트(100)와 정렬된 위치에 있는 적층전의 다수의 코어의 사시도를 도시한 것이다. 제 1 코어(301)는 제 1 관통구멍(311), 제 2 관통구멍(312), 제 3 관통구멍(313), 제 4 관통구멍(314), 제 5 관통구멍(315) 및 제 6 관통구멍(316)을 구비한 다수의 외부로 개방한 관통구멍을 포함하고 있다. 제 1 코어(301)는 상부 코어이며, 그에 따라 관통구멍(311 내지 316)의 각각은 외부로 개방되어 있다. 각 관통구멍(311 내지 316)은 전기도금과 같은 임의의 기술에 의해 그 내부에 형성된 전도성 재료를 포함하는 내부 주변(an interior perimeter)을 구비한다. 각 관통구멍의 외측 표면(즉, 상부 및 하부 표면)상에는 환형 형상의 비아 랜드가 동일한 전기도금 공정에 의해 형성된다. 관통 구멍(311 내지 316)에 의해 표시된 패턴은 캐리어 시트(100)상의 패트(150, 155)의 패턴에 직접 대응한다. 관통구멍에 의해 규정된 패턴은 "그리드(grid)"라고 하며, 그리고 공간은 관통구멍사이의 거리로서 규정된다. 그리고 공간은 매우 작거나(예를 들면 8 내지 10mils) 또는 보다 크게(20 내지 25mils 및 이상) 될 수도 있다.
제 2 코어(302)는 제 1 관통구멍(321), 제 2 관통구멍(322), 제 3 관통구멍(323), 제 4 관통구멍(324) 및 제 5 관통구멍(325)을 구비한 다섯개의 관통구멍을 포함하는 것으로 도시되어 있으며, 상기 모든 관통구멍은 제 1 코어(301)내의 대응 관통구멍과 정렬되어 있다. 그러나, 제 2 코어(302)는 제 1 코어(301)내의 제 6 관통구멍(316)에 대응하는 관통구멍을 구비하고 있지 않다. 따라서, 제 6 관통구멍(316)은 설계 표준에 따라 제 1 코어를 통해서만 연장된다.
제 3 코어(303)는 제 1 관통구멍(331), 제 2 관통구멍(332) 및 제 3 관통구멍(333)을 포함한다. 상기 관통구멍(331, 332, 333)은 제 2 코어내의 대응 관통구멍(321, 322, 323)과 정렬되어 있다. 그러나, 제 3 코어(303)는 제 2 코어내의 제 4 관통구멍(324) 및 제 5 관통구멍(325)에 대응하는 관통구멍을 구비하고 있지 않으며, 그에 따라 제 4 및 제 5 관통구멍은 제 3 코어(303)내로 연속되지 않는다.
도 10을 참조하면, 함께 배치된 제 2 코어(302) 및 제 3 코어(303)와 정렬된 제 1 코어(301)가 도시되어 있다. 캐리어 시트(100)상의 디스크 형상 패드(150)는 점선으로 도시된 바와 같이 외부로 개방한 관통구멍(311, 312, 314, 316)에 결합될 것이고, 여송연-형상 패드(155)는 2개의 외부로 개방한 관통구멍(313, 315)상에 결합될 것이다.
도 11을 참조하면, 캐리어 시트(100)는 코어(301, 302, 303)와 정렬 상태로 배치되어 있다. 도 11의 구조는 적층을 위한 준비 상태에 있다. 적층 공정 동안에 압력이 가해지며, 이 압력은 화살표(350)로 표시한 하방향으로 및 화살표(360)로 표시한 상방향으로 가해진다. 이러한 적층 단계는 제 1 코어(301)내의 관통구멍을 덮도록 비아 랜드에 패드(150)를 접합시키는 단계를 포함한다. 몇몇 실시예에 있어서는, 관통구멍 및 패드 구조체를 압축하기 위해서 충분한 압력이 인가되어, 패드의 상부 표면이 도 15에 도시하고 보다 상세히 설명하는 바와 같이 유전체층과 동일 평면을 이루도록 한다.
도 12는 적층후의 덮혀진 다중층 회로 기판을 도시한 것이다. 캐리어 시트(100)는 제 1 및 제 2 관통구멍(311, 312)을 드러내도록 박리되어 도시되어 있으며, 상기 각 관통구멍은 디스크 형상 패드(150)중 하나에 의해 덮혀져 있다. 기다란 패드(155)는 양 제 3 관통구멍(313) 및 제 5 관통구멍(315)을 덮는다.
다중층 회로 기판의 바람직한 접합 공정은 첸 등(Chen et al.)에게 허여되고 본 출원인에게 양도된 "다중층 회로 기판의 제조 방법(Method of Making Multilayered Circuit Board)" 명칭의 미국 특허 제 5,359,767 호에 개시되어 있으며, 상기 특허는 본 명세서에서 참조로서 인용된다. 상기 미국 특허는 코어를 함께 접합하기 위해 전이 액체 접합(Transient Liquid Bonding ; TLB) 기술을 이용하는 방법을 설명하고 있다. 상기 미국 특허에 개시된 바와 같이, 다중층 구조체의 적층 공정은 관통구멍을 정밀하게 정렬한 다음 이들 관통구멍을 사전결정된 압력(예를 들면, 300 psi)으로 압축하는 단계를 포함한다. 다음에, 압축된 구조체는 설정된 시간 동안에 제 1 온도(예를 들면, 300℃)까지 가열하여, 2개의 관통구멍사이에 초기 접합을 형성한다. 이러한 초기 접합으로 형성된 결과적인 합금은 부조립 유전체(예를 들면, PTEE)의 용융점 보다 상당히 높은 용융점을 갖는다. 이러한 시간 다음에, 압축된 부조립체는 제 2 설정 시간 동안에 다중층 구조체내에서 유전체 유동을 보장하기에 충분한 더욱 보다 높은 제 2 온도(예를 들면, 380℃)까지 다시 가열한다. 다음에, 부조립체는 냉각하고, 압력은 해제한다. 상기 미국 특허에 개시된 방법은 압축된 코어내의 각쌍의 관통구멍사이에 효과적인 결합을 증진하며; 인접한 코어간의 전기적 접속에 악영향을 미칠 수 있는, 각 정렬된 관통구멍사이에 형성된 접합부에 의한 유전체 침입을 방지한다.
바람직한 실시예에 있어서 적층은 접합 금속으로서 금-주석을 이용한 TLP(과 도 액상) 접합에 따라 실행되지만, 다른 실시예에 있어서는 상이한 전기적 상호접속 기술이 이용될 수 있다는 것도 인식해야 한다. 예를 들면, SnPb:공융, SnPb:고온, 금-인듐 TLP, 솔더 페이스트(solder pastes) 및 전도성 접합 공정이 이용될 수 있다. 다른 기술을 선택하기 위한 공정의 고려사항은 전기적 상호접속 기술과 기게적 적합 기술 및 유전체 재료의 열 양립성(thermal compatibility)을 유지하는 것을 포함한다. 몇몇 경우에 있어서, 재료의 선택은 전기적 및 기계적 상호접속을 위해 사용될 수도 있는 변형예를 제한 할 수 있다.
도 13을 참조하면, 적층 공정전에 제 1 관통구멍(311)과 정렬 위치에 있는 관통구멍 및 패드(150)의 단면이 도시되어 있다. 도시된 바와 같이, 관통구멍(311)을 둘러싸는 유전체 재료(380, 390)의 양측면상의 비아 랜드는 아직 압축되어 있지 않으며, 제 1 코어(301)내의 유전체 재료(380)는 참조부호(395)로 표시한 공간에 의해 제 2 코어(302)내의 유전체 재료(390)로 부터 분리되어 있다.
도 14를 참조하면, 적층후의 관통구멍(311)의 단면이 도시되어 있다. 제 1 코어(301) 및 제 2 코어(302)는 함께 압축되어 있고, 관통구멍(311)용 비아 랜드는 전기적으로 접속되어 있다. 제 1 코어내의 유전체 재료(380)는 제 2 코어내의 유전체 재료(390)에 대해 압축된다. 캐리어층(100)은 박리되어, 관통구멍(311)에 결합된 구리 표면(145)을 노출시키고, 적층시의 열 및 압력을 가하는 동안에 금층(210) 및 주석층(220)을 조합시킴으로써 합금층(410)이 형성된다. 그 결과적인 합금층(410)은 전도성이 있고, 또 관통구멍(311)에 접합되어 서로 전기적 접속을 제공한다. 구리층(145)은 합금층(410)의 상부에 본래 그대로 잔류하며, 또 전기 소자용 장착 패드를 제공한다. 예를 들면, 솔더볼(420)은 구리층(145)과 전기 소자(430)를 결합한다.
도 15를 참조하면, 덮혀진 관통구멍(capped through-hole)(311)의 다른 실시예가 도시되어 있으며, 이 실시예에 있어서 패드(150)의 구리층(145)의 상부 표면은 제 1 (상부) 코어(301)의 유전체층(380)의 상부 표면(500)과 동일 평면에 위치되어 있다. 도 15에서, 패드(150)는, 당업자에게는 본 명세서의 개시내용으로 부터 명백한 사전결정된 공정에 있어서, 다중층 구조체의 적층 공정 동안에 가해진 열 및 압력의 조합에 의해 유전체층(380)내로 밀어져 동일 평면으로 되어 있다. 동일 평면의 패드는 다중층 회로 기판의 후속 처리 동안에 장점을 가지며, 예를 들어 보다 얇은 솔더마스크를 패드상에 배치할 수 있으므로, 피쳐의 보다 용이한 수용을 제공한다.
본 발명은 단일층 인쇄 회로 뿐만아니라 본 명세서에서 설명한 다수의 코어로 부터 제조된 다중층 회로 기판을 포함하여 많은 유형의 인쇄 회로 기판상에 금속화된 피쳐를 형성하는데 유용하다. 본 발명의 다른 실시예 및 변경예는 이들 개시 내용에 비추어 당업자에 의해 이뤄질 수도 있다. 예를 들면, 패드는 서브트랙 티브 공정(subtractive processes)과 같은 다른 공정을 이용하여 캐리어 시트상에 형성될 수도 있다. 또한, 몇몇 실시예에 있어서, 하나 또는 그 이상의 패드는 관통구멍 이외의 피쳐에도 부착될 수 있다. 따라서, 본 발명은 상기 설명 및 첨부 도면과 관련해서 고찰할 때 모든 이러한 실시예 및 변경예를 포함한다.
본 발명은 인쇄 회로 기판의 관통구멍에 패드를 적층하여 그 관통구멍을 막음으로써 솔더가 관통구멍내로 위킹(유입)되는 것을 방지하여 회로 기판의 수율 및 상호접속 신뢰성을 향상시킬 수 있고, 또 완성된 회로 기판을 에칭하지 않음으로써 화학적 침입 및 기계적 응력을 회피할 수 있으며, 패드가 회로 기판의 상부 표면과 동일 평면이 되게 하여 회로 기판의 후속 처리 공정에 여러 장점을 제공할 수 있는 효과가 있다.

Claims (28)

  1. 상부 표면상에 다수의 관통구멍 개구부(a plurality of through-holes opening)를 구비한 고밀도 인쇄 회로 기판에 패드(pad)를 부착하기 위한 방법에 있어서,
    (a) 다수의 패드를 캐리어 층(a carrier layer)상에 사전결정된 패턴으로 형성하되, 상기 각 패드가 상기 캐리어 층에 근접한 구리층과 상기 구리층의 상부에 형성된 접합 금속 층(a joining metal layer)을 구비하도록 형성하는 단계와,
    (b) 상기 회로 기판의 상부 표면상의 관통구멍 패턴과 정렬되도록, 상기 다수의 패드를 상기 캐리어 층상에 배치하는 단계와,
    (c) 본딩을 위한 상기 접합 금속 층을 이용하여, 상기 상부 표면상의 관통구멍에 상기 패드를 본딩하는 단계와,
    (d) 상기 단계 (c) 이후에, 상기 구리층이 노출되도록 상기 캐리어 층을 상기 관통구멍에 본딩된 상기 다수의 패드로부터 분리하는 단계를 포함하는 고밀도 인쇄회로 기판에 패드를 부착하는 방법.
  2. 제1항에 있어서, 상기 단계(a)는 상기 캐리어 층에 구리를 스퍼터링(sputtering) 및 전기도금(electroplating)하는 단계를 포함하는 고밀도 인쇄 회로 기판에 패드를 부착하는 방법.
  3. 제1항에 있어서, 상기 단계(a)는 상기 접함 금속 층을 전기도금하는 단계를 포함하는 고밀도 인쇄 회로 기판에 패드를 부착하는 방법.
  4. 제1항에 있어서, 상기 본딩 단계는 과도 액상(transient liquid phase : TLP) 공정을 포함하는 고밀도 인쇄 회로 기판에 패드를 부착하는 방법.
  5. 제4항에 있어서, 상기 접합 금속 층은 금 및 주석 막을 포함하며, 상기 TLP 공정은 금-주석 합금을 형성하도록 상기 금 및 주석 막을 가열하는 단계를 포함하는 고밀도 인쇄회로 기판에 패드를 부착하는 방법.
  6. 제1항에 있어서, 상기 인쇄 회로 기판은 유전체 재료를 포함하는 상부 표면을 규정하며, 상기 단계(c)는 상기 다수의 패드의 최외측 표면이 상기 인쇄 회로 기판내의 유전체층의 상부 표면과 동일 평면이 되도록 상기 다수의 패드를 상기 인쇄 회로 기판내로 압축하는 단계를 포함하는 고밀도 인쇄 회로 기판에 패드를 부착하는 방법.
  7. 제1항에 있어서, 상기 다수의 패드중 적어도 하나에 전기 소자를 장착하는 단계를 더 포함하는 고밀도 인쇄 회로 기판에 패드를 부착하는 방법.
  8. 제1항에 있어서, 상기 다수의 패드중 적어도 하나는 상기 인쇄 회로 기판내의 적어도 두개의 관통구멍을 덮기위한 형상을 가지며, 상기 적층 단계는 상기 패드를 상기 적어도 두개의 관통구멍에 접합하는 단계를 포함하는 고밀도 인쇄 회로 기판에 패드를 부착하는 방법.
  9. 상부 표면상에 다수의 관통구멍 개구부를 구비한 고밀도 다중층 인쇄 회로 기판을 형성하기 위한 방법에 있어서,
    (a) 다수의 패드를 캐리어 층상에 사전결정된 패턴으로 형성하되, 상기 각 패드가 상기 캐리어 층에 근접한 구리층과 상기 구리층의 상부에 형성된 접합 금속 층을 구비하도록 형성하는 단계와,
    (b) 사전규정된 관통구멍 패턴(a predefined through-hole pattern)을 포함하되, 외부로 개방된 관통구멍을 갖는 상부 표면을 구비한 상부 코어를 포함하는 다수의 사전형성된 코어 회로 기판(a plurality of preformed core circuit boards)을 정렬하는 단계와,
    (c) 상기 상부 표면상의 관통구멍 패턴과 정렬되도록 상기 다수의 패드를 상기 캐리어 층상에 배치하는 단계와,
    (d) 상기 접합 금속 층을 이용하여 상기 상부 표면상의 관통구멍에 상기 패드를 본딩하고, 동시에 다중층 구조체를 제공하도록 상기 다수의 보드를 적층하는 단계와,
    (e) 상기 구리층이 노출되도록 상기 캐리어 층을 상기 관통구멍에 접합된 상기 다수의 패드로부터 분리하는 단계를 포함하는 고밀도 다중층 인쇄 회로 기판의 형성 방법.
  10. 제9항에 있어서, 상기 단계(a)는 상기 캐리어 층상에 구리를 스퍼터링 및 전기도금하는 단계를 포함하는 고밀도 다중층 인쇄 회로 기판의 형성 방법.
  11. 제9항에 있어서, 상기 단계(a)는 상기 접합 금속 층을 전기도금하는 단계를 포함하는 고밀도 다중층 인쇄 회로 기판의 형성 방법.
  12. 제9항에 있어서, 상기 본딩 단계는 과도 액상(TLP) 공정을 포함하는 고밀도 다중층 인쇄 회로 기판의 형성 방법.
  13. 제12항에 있어서, 상기 접합 금속 층은 금 및 주석 막을 포함하며, 상기 TLP 공정은 금-주석 합금을 형성하도록 상기 금 및 주석 막을 가열하는 단계를 포함하는 고밀도 다중층 인쇄 회로 기판의 형성 방법.
  14. 제9항에 있어서, 상기 다중층 회로 기판은 유전체 재료를 포함하는 상부 표면을 규정하며, 상기 단계(d)는 상기 다수의 패드의 최외측 표면이 상기 다중층 구조체내의 유전체층의 상부 표면과 동일 평면이 되도록 상기 다수의 패드를 상기 다중층 구조체내로 압축하는 단계를 포함하는 고밀도 다중층 인쇄 회로 기판의 형성방법.
  15. 제9항에 있어서, 상기 다수의 패드중 적어도 하나에 전기 소자를 장착하는 단계를 더 포함하는 고밀도 다중층 인쇄 회로 기판의 형성 방법.
  16. 제9항에 있어서, 상기 다수의 패드중 적어도 하나는 상기 다중층 구조체내의 적어도 두개의 관통구멍을 덮기 위한 형상을 가지며, 상기 본딩 단계는 상기 패드를 상기 적어도 두개의 관통구멍에 본딩하는 단계를 포함하는 고밀도 다중층 인쇄 회로 기판의 형성 방법.
  17. 상부 표면상에 다수의 관통구멍 개구부를 구비한 고밀도 다중층 인쇄 회로 기판에 패드를 부착하기 위한 방법에 있어서,
    (a) 다수의 패드를 캐리어 층상에 형성하는 단계로서,
    (a. i) 구리 표면화된 캐리어 층(a copper-surfaced carrier layer)을 제공하도록 상기 캐리어 층상에 구리 표면 층을 침착하는 단계와,
    (a. ⅱ) 상기 구리 표면화된 캐리어 층에 포토레지스트(photoresist)를 도포하는 단계와,
    (a. ⅲ) 상기 구리 표면화된 캐리어 층상의 상기 포토레지스트를 사전결정된 패드 패턴으로 노출하는 단계와,
    (a. ⅳ) 상기 사전결정된 패드 패턴을 갖는 다수의 노출된 영역을 제공하도록 상기 단계(a. ⅲ)로부터 노출된 표면을 현상(developing) 및 세척하는 단계와,
    (a. ⅴ) 상기 다수의 노출된 영역상에 구리 패드를 침착하는 단계와,
    (a. ⅵ) 이전 단계에서 침착된 각각의 구리 패드 상에 접합 금속 층을 침착하는 단계와,
    (a. ⅶ) 상기 캐리어 층으로부터, 상기 패드 아래의 구리 층 부분을 제외하고, 상기 포토레지스트 층 및 구리층을 벗겨내는 단계를 포함하는 다수의 패드의 형성 단계와,
    (b) 상기 다중층 회로 기판의 상부 표면상의 관통구멍 패턴과 정렬되도록 상기 다수의 패드를 상기 캐리어 층상에 배치하는 단계와,
    (c) 상기 접합 금속 층을 이용하여 상기 상부 표면상의 관통구멍에 상기 패드를 본딩하는 단계와,
    (d) 상기 관통구멍에 접합된 상기 다수의 패드로부터 상기 캐리어 층을 분리하는 단계를 포함하는 고밀도 다중층 인쇄 회로 기판에 패드를 부착하는 방법.
  18. 제17항에 있어서, 상기 단계(a. ⅵ)는 상기 접합 금속 층을 전기도금하는 단계를 포함하는 고밀도 다중층 인쇄 회로 기판에 패드를 부착하는 방법.
  19. 제17항에 있어서, 상기 본딩 단계는 과도 액상(TLP) 공정을 포함하는 고밀도 다중층 인쇄 회로 기판에 패드를 부착하는 방법.
  20. 제19항에 있어서, 상기 접합 금속 층은 금 및 주석 막을 포함하며, 상기 TLP 공정은 금-주석 합금을 형성하도록 상기 금 및 주석 막을 가열하는 단계를 포함하는 고밀도 다중층 인쇄 회로 기판에 패드를 부착하는 방법.
  21. 제17항에 있어서, 상기 다중층 회로 기판은 유전체 재료를 포함하는 상부 표면을 규정하며, 상기 단계(e)는 상기 다수의 패드의 최외측 표면이 상기 다중층 구조체내의 유전체층의 상부 표면과 동일 평면이 되도록 상기 다수의 패드를 상기 다중층 구조체내로 압축하는 단계를 포함하는 고밀도 다중층 인쇄 회로 기판에 패드를 부착하는 방법.
  22. 제17항에 있어서, 상기 다수의 패드중 적어도 하나에 전기 소자를 장착하는 단계를 더 포함하는 고밀도 다중층 인쇄 회로 기판에 패드를 부착하는 방법.
  23. 제17항에 있어서, 상기 다수의 패드중 적어도 하나는 상기 다중층 구조체내의 적어도 두개의 관통구멍을 덮기 위한 형상을 가지며, 상기 본딩 단게는 상기 패드를 상기 적어도 두개의 관통구멍에 본딩하는 단계를 포함하는 고밀도 다중층 인쇄 회로 기판에 패드를 부착하는 방법.
  24. 유전체 재료를 포함하는 외부 표면과, 상기 외부 표면내에 덮혀진 외부 개구부(capped external openings)를 구비한 다수의 관통구멍과, 상기 개구부를 덮도록 상기 개구부에 접속되어 있는 다수의 패드를 포함하되, 상기 패드는 상기 다수의 관통구멍중 그 연관된 관통구멍으로부터 말단에 규정된 상부 편평한 표면을 포함하고, 상기 상부 표면은 상기 외부 표면과 거의 동일 평면으로 배치되어 있는 다중층 회로 기판.
  25. 제24항에 있어서, 상기 패드중 적어도 하나는 상기 다수의 관통구멍 중 그의 관련된 관통구멍을 덮기 위한 디스크 형상으로 구성되는 다중층 회로 기판.
  26. 제24항에 있어서, 상기 다수의 패드중 적어도 하나는 상기 관통구멍중 적어도 두개를 덮기 위한 형상으로 구성되는 다중층 회로 기판.
  27. 제24항에 있어서, 상기 다수의 패드 중 적어도 하나의 패드는 각 패드를 그의 관련된 관통구멍에 접속하는 접합 금속을 포함하는 다중층 회로 기판.
  28. 다중층 인쇄 회로 기판을 형성하기 위한 방법에 있어서, 다수의 노출된 관통구멍을 갖는 상부 표면을 구비한 상부 코어를 포함하는 다수의 코어 인쇄 회로 기판(PCB)을 형성하는 단계와, 다수의 패드를 박리가능한 캐리어층상에 사전결정된 패드 패턴으로 형성하는 단계와, 상기 코어 PCB를 서로에 대해 상호접속가능한 구조로 정렬하는 단계와, 상기 상부 표면과 정렬되도록 상기 사전결정된 패드 패턴을 정렬하는 단계와, 상기 코어 PCB 및 다수의 패드를 가열 및 압축하는 단계와, 상기 상부 표면내의 관통구멍 상에 패드를 갖는 다중층 인쇄 회로 기판을 제공하도록 상기 캐리어층을 박리하는 단계를 포함하는 다중층 인쇄 회로 기판의 형성 방법.
KR1019960044051A 1995-12-29 1996-10-05 고밀도 인쇄회로 기판에 패드를 부착하는 방법,다중층 인쇄회로 기판의 형성 방법 및 다중층 회로기판 KR100268742B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/580,678 1995-12-29
US08/580,678 US5829124A (en) 1995-12-29 1995-12-29 Method for forming metallized patterns on the top surface of a printed circuit board

Publications (2)

Publication Number Publication Date
KR970050001A KR970050001A (ko) 1997-07-29
KR100268742B1 true KR100268742B1 (ko) 2000-10-16

Family

ID=24322083

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960044051A KR100268742B1 (ko) 1995-12-29 1996-10-05 고밀도 인쇄회로 기판에 패드를 부착하는 방법,다중층 인쇄회로 기판의 형성 방법 및 다중층 회로기판

Country Status (4)

Country Link
US (2) US5829124A (ko)
JP (1) JP3320325B2 (ko)
KR (1) KR100268742B1 (ko)
CN (1) CN1134209C (ko)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5632631A (en) 1994-06-07 1997-05-27 Tessera, Inc. Microelectronic contacts with asperities and methods of making same
US5773195A (en) * 1994-12-01 1998-06-30 International Business Machines Corporation Cap providing flat surface for DCA and solder ball attach and for sealing plated through holes, multi-layer electronic structures including the cap, and a process of forming the cap and for forming multi-layer electronic structures including the cap
US6002177A (en) * 1995-12-27 1999-12-14 International Business Machines Corporation High density integrated circuit packaging with chip stacking and via interconnections
US5829124A (en) * 1995-12-29 1998-11-03 International Business Machines Corporation Method for forming metallized patterns on the top surface of a printed circuit board
US6307659B1 (en) 1997-09-24 2001-10-23 Stratos Lightwave, Inc. Optoelectronic transceiver having an adaptable logic level signal detect output
US6689982B2 (en) 1997-10-16 2004-02-10 Magna International, Inc. Apparatus and method for welding aluminum tubes
US6713707B2 (en) 1997-10-16 2004-03-30 Magna International, Inc. Welding material and method without carrier
US6621037B2 (en) * 1997-10-16 2003-09-16 Magna International Inc. Welding material with conductive sheet and method
US6009632A (en) * 1997-12-12 2000-01-04 Mercury Diagnostics, Inc. Alignment system for optical analyte testing meter components
US6373269B1 (en) * 1998-10-13 2002-04-16 Frederick J. Holmes Circuit board particularly adapted for use with high density test point in-circuit testers
JP3973340B2 (ja) 1999-10-05 2007-09-12 Ｎｅｃエレクトロニクス株式会社 半導体装置、配線基板、及び、それらの製造方法
US6686653B2 (en) * 2000-06-28 2004-02-03 Institut National D'optique Miniature microdevice package and process for making thereof
US6884313B2 (en) * 2001-01-08 2005-04-26 Fujitsu Limited Method and system for joining and an ultra-high density interconnect
US6429390B1 (en) 2001-03-12 2002-08-06 International Business Machines Corporation Structure and method for forming the same of a printed wiring board having built-in inspection aids
JP3675407B2 (ja) * 2001-06-06 2005-07-27 株式会社デンソー 電子装置
US6663786B2 (en) * 2001-06-14 2003-12-16 International Business Machines Corporation Structure having embedded flush circuitry features and method of fabricating
US6740567B2 (en) * 2001-06-20 2004-05-25 Taiwan Semiconductor Manufacturing Co., Ltd Laminating method for forming integrated circuit microelectronic fabrication
KR100416000B1 (ko) * 2001-07-11 2004-01-24 삼성전자주식회사 다수의 핀을 갖는 부품이 실장되는 인쇄회로기판
KR101001429B1 (ko) * 2002-03-05 2010-12-14 히다치 가세고교 가부시끼가이샤 수지 부착 금속박, 그를 이용한 프린트 배선판 및 그의 제조 방법
US20030234276A1 (en) * 2002-06-20 2003-12-25 Ultratera Corporation Strengthened bonding mechanism for semiconductor package
US6867121B2 (en) * 2003-01-16 2005-03-15 International Business Machines Corporation Method of apparatus for interconnecting a relatively fine pitch circuit layer and adjacent power plane(s) in a laminated construction
US6876088B2 (en) 2003-01-16 2005-04-05 International Business Machines Corporation Flex-based IC package construction employing a balanced lamination
US7253510B2 (en) 2003-01-16 2007-08-07 International Business Machines Corporation Ball grid array package construction with raised solder ball pads
US6994918B2 (en) * 2003-08-12 2006-02-07 Johnson Morgan T Selective application of conductive material to circuit boards by pick and place
US7416106B1 (en) * 2003-09-29 2008-08-26 Emc Corporation Techniques for creating optimized pad geometries for soldering
TWI262041B (en) * 2003-11-14 2006-09-11 Hitachi Chemical Co Ltd Formation method of metal layer on resin layer, printed wiring board, and production method thereof
US7332817B2 (en) * 2004-07-20 2008-02-19 Intel Corporation Die and die-package interface metallization and bump design and arrangement
US7390735B2 (en) * 2005-01-07 2008-06-24 Teledyne Licensing, Llc High temperature, stable SiC device interconnects and packages having low thermal resistance
US7353479B2 (en) * 2005-01-31 2008-04-01 Faraday Technology Corp. Method for placing probing pad and computer readable recording medium for storing program thereof
US7830021B1 (en) * 2005-09-06 2010-11-09 Rockwell Collins, Inc. Tamper resistant packaging with transient liquid phase bonding
JP4295767B2 (ja) * 2006-01-10 2009-07-15 日本特殊陶業株式会社 コンデンサ
JP2008205132A (ja) * 2007-02-19 2008-09-04 Nec Corp プリント配線板及びこれとフレキシブルプリント基板とのはんだ接続構造並びに方法
TWI455671B (zh) * 2007-10-23 2014-10-01 Ube Industries 印刷電路板之製造方法
JP2008263222A (ja) * 2008-06-23 2008-10-30 Ibiden Co Ltd 多層プリント配線板
JP2009143233A (ja) * 2008-12-24 2009-07-02 Nippon Mining & Metals Co Ltd キャリア付金属箔
US8552311B2 (en) * 2010-07-15 2013-10-08 Advanced Bionics Electrical feedthrough assembly
JP5430002B2 (ja) * 2010-08-31 2014-02-26 京セラＳｌｃテクノロジー株式会社 配線基板およびその製造方法
US8431445B2 (en) 2011-06-01 2013-04-30 Toyota Motor Engineering & Manufacturing North America, Inc. Multi-component power structures and methods for forming the same
FR2994304A1 (fr) * 2012-08-02 2014-02-07 St Microelectronics Tours Sas Puce a montage en surface
CN108140138A (zh) 2015-04-14 2018-06-08 第资本服务公司 具有emv接口的动态交易卡和制造方法
US9990795B2 (en) 2015-04-14 2018-06-05 Capital One Services, Llc Dynamic transaction card with EMV interface and method of manufacturing
EP3753049B1 (en) * 2019-05-07 2022-09-21 Light-Med (USA), Inc. Silver-indium transient liquid phase method of bonding semiconductor device and heat-spreading mount and semiconductor structure having silver-indium transient liquid phase bonding joint
CN113936545B (zh) * 2021-10-15 2024-01-16 业成科技（成都）有限公司 背光模组及其制造方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US535523A (en) * 1895-03-12 Fire-escape
ES316614A1 (es) * 1964-08-24 1966-07-01 Gen Electric Un procedimiento para preparar una composicion electronicamente conductora.
US3832769A (en) * 1971-05-26 1974-09-03 Minnesota Mining & Mfg Circuitry and method
US3781596A (en) * 1972-07-07 1973-12-25 R Galli Semiconductor chip carriers and strips thereof
US4016050A (en) * 1975-05-12 1977-04-05 Bell Telephone Laboratories, Incorporated Conduction system for thin film and hybrid integrated circuits
US3986939A (en) * 1975-01-17 1976-10-19 Western Electric Company, Inc. Method for enhancing the bondability of metallized thin film substrates
DE3036260A1 (de) * 1980-09-26 1982-04-29 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zur herstellung von elektrischen kontakten an einer silizium-solarzelle
US4648179A (en) * 1983-06-30 1987-03-10 International Business Machines Corporation Process of making interconnection structure for semiconductor device
US4879156A (en) * 1986-05-02 1989-11-07 International Business Machines Corporation Multilayered ceramic substrate having solid non-porous metal conductors
US4851614A (en) * 1987-05-22 1989-07-25 Compaq Computer Corporation Non-occluding mounting hole with solder pad for printed circuit boards
US4832255A (en) * 1988-07-25 1989-05-23 International Business Machines Corporation Precision solder transfer method and means
JPH0298190A (ja) * 1988-10-04 1990-04-10 Mitsubishi Electric Corp プリント配線板
US5113579A (en) * 1989-06-30 1992-05-19 Semicon Components, Inc. Method of manufacturing hybrid integrated circuit
US5015538A (en) * 1989-09-22 1991-05-14 Minnesota Mining And Manufacturing Company Process for pulse electroplating electroactive polymers and articles derived therefrom
US5611140A (en) * 1989-12-18 1997-03-18 Epoxy Technology, Inc. Method of forming electrically conductive polymer interconnects on electrical substrates
JP2940269B2 (ja) * 1990-12-26 1999-08-25 日本電気株式会社 集積回路素子の接続方法
US5306872A (en) * 1991-03-06 1994-04-26 International Business Machines Corporation Structures for electrically conductive decals filled with organic insulator material
US5338900A (en) * 1991-03-06 1994-08-16 International Business Machines Corporation Structures for electrically conductive decals filled with inorganic insulator material
US5116459A (en) * 1991-03-06 1992-05-26 International Business Machines Corporation Processes for electrically conductive decals filled with organic insulator material
JPH05114448A (ja) * 1991-10-21 1993-05-07 Fujitsu Ltd 後付け部品のはんだ付け方法
US5239448A (en) * 1991-10-28 1993-08-24 International Business Machines Corporation Formulation of multichip modules
JP2910397B2 (ja) * 1992-04-22 1999-06-23 日本電気株式会社 半田接続方法
US5305523A (en) * 1992-12-24 1994-04-26 International Business Machines Corporation Method of direct transferring of electrically conductive elements into a substrate
US5288951A (en) * 1992-10-30 1994-02-22 At&T Bell Laboratories Copper-based metallizations for hybrid integrated circuits
JP2716336B2 (ja) * 1993-03-10 1998-02-18 日本電気株式会社 集積回路装置
US5323947A (en) * 1993-05-03 1994-06-28 Motorola, Inc. Method and apparatus for use in forming pre-positioned solder bumps on a pad arrangement
US5773195A (en) * 1994-12-01 1998-06-30 International Business Machines Corporation Cap providing flat surface for DCA and solder ball attach and for sealing plated through holes, multi-layer electronic structures including the cap, and a process of forming the cap and for forming multi-layer electronic structures including the cap
US5829124A (en) * 1995-12-29 1998-11-03 International Business Machines Corporation Method for forming metallized patterns on the top surface of a printed circuit board
US5764485A (en) * 1996-04-19 1998-06-09 Lebaschi; Ali Multi-layer PCB blockade-via pad-connection
US5819401A (en) * 1996-06-06 1998-10-13 Texas Instruments Incorporated Metal constrained circuit board side to side interconnection technique

Also Published As

Publication number Publication date
CN1134209C (zh) 2004-01-07
US6066808A (en) 2000-05-23
KR970050001A (ko) 1997-07-29
CN1156392A (zh) 1997-08-06
US5829124A (en) 1998-11-03
JPH09186437A (ja) 1997-07-15
JP3320325B2 (ja) 2002-09-03

Similar Documents

Publication Publication Date Title
KR100268742B1 (ko) 고밀도 인쇄회로 기판에 패드를 부착하는 방법,다중층 인쇄회로 기판의 형성 방법 및 다중층 회로기판
US5401913A (en) Electrical interconnections between adjacent circuit board layers of a multi-layer circuit board
US5875100A (en) High-density mounting method and structure for electronic circuit board
US5773195A (en) Cap providing flat surface for DCA and solder ball attach and for sealing plated through holes, multi-layer electronic structures including the cap, and a process of forming the cap and for forming multi-layer electronic structures including the cap
US7506437B2 (en) Printed circuit board having chip package mounted thereon and method of fabricating same
US5875102A (en) Eclipse via in pad structure
US5412539A (en) Multichip module with a mandrel-produced interconnecting decal
US6256877B1 (en) Method for transforming a substrate with edge contacts into a ball grid array
US5615477A (en) Method for interconnecting a flip chip to a printed circuit substrate
JP2768650B2 (ja) ソルダーボールの装着溝を有する印刷回路基板とこれを使用したボールグリッドアレイパッケージ
EP0526133A2 (en) Polyimide multilayer wiring substrate and method for manufacturing the same
US5637834A (en) Multilayer circuit substrate and method for forming same
JPH098447A (ja) チップ実装回路カード構造
JPH088413B2 (ja) カプセル化回路化電源コアの製造方法及び高性能プリント回路ボード
JPH098451A (ja) チップ実装回路カードを作製する方法
US6009620A (en) Method of making a printed circuit board having filled holes
US6074567A (en) Method for producing a semiconductor package
JPH10284632A (ja) 回路基板及びその製造方法
KR100339252B1 (ko) 땜납범프(bump)를갖춘반도체장치및그의제조방법
US5870822A (en) Flip chip attachment
US8546186B2 (en) Planar interconnect structure for hybrid circuits
KR100393271B1 (ko) 다층 전자부품탑재용 기판의 제조 방법
US5884397A (en) Method for fabricating chip carriers and printed circuit boards
JPH05226839A (ja) 多層電子部品搭載用基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100428

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee