KR970050001A - 고밀도 인쇄 회로 기판에 패드를 부착하는 방법, 다중층 인쇄 회로 기판의 형성 방법 및 다중층 회로 기판 - Google Patents

고밀도 인쇄 회로 기판에 패드를 부착하는 방법, 다중층 인쇄 회로 기판의 형성 방법 및 다중층 회로 기판 Download PDF

Info

Publication number
KR970050001A
KR970050001A KR1019960044051A KR19960044051A KR970050001A KR 970050001 A KR970050001 A KR 970050001A KR 1019960044051 A KR1019960044051 A KR 1019960044051A KR 19960044051 A KR19960044051 A KR 19960044051A KR 970050001 A KR970050001 A KR 970050001A
Authority
KR
South Korea
Prior art keywords
pads
circuit board
carrier sheet
printed circuit
pad
Prior art date
Application number
KR1019960044051A
Other languages
English (en)
Other versions
KR100268742B1 (ko
Inventor
죤 스티븐 크레스게
데이비드 노엘 라이트
Original Assignee
포만 제프리 엘
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포만 제프리 엘, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 포만 제프리 엘
Publication of KR970050001A publication Critical patent/KR970050001A/ko
Application granted granted Critical
Publication of KR100268742B1 publication Critical patent/KR100268742B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H05K3/4015—Surface contacts, e.g. bumps using auxiliary conductive elements, e.g. pieces of metal foil, metallic spheres
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1025—Metallic discs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1377—Protective layers
    • H05K2203/1394—Covering open PTHs, e.g. by dry film resist or by metal disc
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 상부 표면상에 다수의 관통구멍 개구부를 구비한 고밀도 인쇄 회로 기판(PCB)에 패드를 부착하는 방법을 제공한다. 본 발명의 방법은 다수의 패드를 캐리어 시트상에 형성하되, 상기 각 패드가 상기 캐리어 시트에 근접한 구리층과 상기 구리층의 상부에 형성된 접합 금속층을 구비하도록 형성하는 단계와; 상기 PCB의 상부 표면상의 관통구멍 패턴과 정열되도록 상기 다수의 패드를 상기 캐리어 시트상에 배치하는 단계와; 상기 접합 금속을 이용하여 상기 상부 표면상의 관통구멍에 상기 패드를 적층하는 단계와; 상기 구리층이 노출되도록 상기 관통구멍에 접합된 상기 다수의 패드로부터 상기 캐리어 시트를 분리하는 단계를 포함한다. 패드는 디스크 형상, 기다란 형상 또는 장방형 형상과 같은 다양한 형상을 포함하며, 하나 또는 다수의 관통구멍을 덮을 수 있다. 전기 소자는 패드에 납땜될 수 있다. 본 발명의 방법은 솔더볼이 관통구멍내로 유입(wicking)되는 것을 방지하며, 그에 따라 수율 및 부품이 신뢰성을 증가시킨다. 일 실시예에 있어서, 패드 및 관통구멍은 패드의 상부 표면이 외부 유전체 표면의 상부 표면과 동일평면이 되도록 압축될 수 있다.

Description

고밀도 인쇄 회로 기판에 패드를 부착하는 방법, 다중층 인쇄 회로 기판의 형성 방법 및 다중층 회로 기판
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제12도는 캐리어층이 박리되는 것을 도시한 것으로, 덮혀진 다중층 회로(capped multilayer circuit)의 사시도.

Claims (41)

  1. 상부 표면상에 다수의 관통구멍 개구부(a plurality of through-holes opening)를 구비한 고밀도 인쇄회로 기판에 패드(pads)를 부착하기 위한 방법에 있어서, (a) 다수의 패드를 캐리어 시트(a carrier sheet)상에 소정의 패턴으로 형성하되, 상기 각 패드가 상기 캐리어 시트에 근접한 구리층과 상기 구리층의 상부에 형성된 접합 금속층(a joining metal layer)을 구비하도록 형성하는 단계와; (b) 상기 회로 기판의 상부 표면상의 관통구멍 패턴과 정열되도록 상기 다수의 패드를 캐리어 시트상에 배치하는 단계와; (c) 상기 접합 금속을 이용하여 상기 상부 표면상의 관통구멍에 상기 패드를 적층하는 단계와; (d) 상기 구리층이 노출되도록 상기 캐리어 시트를 상기 관통구멍에 접합된 상기 다수의 패드로부터 분리하는 단계를 포함하는 고밀도 인쇄 회로 기판에 패드를 부착하는 방법.
  2. 제1항에 있어서, 상기 단계(a)는 상기 캐리어 시트에 구리를 스퍼터링(sputtering) 및 전기도금(electroplating)하는 단계를 포함하는 고밀도 인쇄 회로 기판에 패드를 부착하는 방법.
  3. 제1항에 있어서, 상기 캐리어 시트는 폴리이미드를 포함하는 고밀도 인쇄 회로 기판에 패드를 부착하는 방법.
  4. 제1항에 있어서, 상기 캐리어 시트는 스테인레스 강을 포함하는 고밀도 인쇄 회로 기판에 패드를 부착하는 방법.
  5. 제1항에 있어서, 상기 단계(a)는 상기 접합 금속을 전기도금하는 단계를 포함하는 고밀도 인쇄 회로 기판에 패드를 부착하는 방법.
  6. 제5항에 있어서, 상기 접합 금속은 금 및 주석을 포함하는 고밀도 인쇄 회로 기판에 패드를 부착하는 방법.
  7. 제1항에 있어서, 상기 적층 단계는 전이 액상(transient liquid phase; TLP) 공정을 포함하는 고밀도 인쇄회로 기판에 패드를 부착하는 방법.
  8. 제7항에 있어서, 상기 접합 금속은 금 및 주석을 포함하며, 상기 TLP 고정은 금-주석 합금을 형성하도록 상기 금 및 주석을 가열하는 단계를 포함하는 고밀도 인쇄 회로 기판에 패드를 부착하는 방법.
  9. 제1항에 있어서, 상기 다중층 회로 기판은 유전체 재료를 포함하는 상부 표면을 규정하며, 상기 단계(c)는 상기 다수의 패드의 최외측 표면이 상기 인쇄 회로 기판내의 유전체층의 상부 표면과 동일 평면이 되도록 상기 다수의 패드를 상기 인쇄 회로 기판내로 압축하는 단계를 포함하는 고밀도 인쇄 회로 기판에 패드를 부착하는 방법.
  10. 제1항에 있어서, 상기 다수의 패드중 적어도 하나에 전기 소자를 장착하는 단계를 더 포함하는 고밀도 인쇄 회로 기판에 패드를 부착하는 방법.
  11. 제10항에 있어서, 전기 소자를 장착하는 상기 단계는 솔더볼(a solderball)을 가하는 단계를 포함하는 고밀도 인쇄 회로 기판에 패드를 부착하는 방법.
  12. 제1항에 있어서, 상기 다수의 패드중 적어도 하나는 상기 인쇄 회로 기판내의 적어도 두개의 관통구멍을 덮기위한 형상을 가지며, 상기 적층 단계는 상기 패드를 상기 적어도 두개의 관통구멍에 접합하는 단계를 포함하는 고밀도 인쇄 회로 기판에 패드를 부착하는 방법.
  13. 상부 표면상에 다수의 관통구멍 개구부를 구비한 고밀도 다중층 인쇄 회로기판을 형성하기 위한 방법에 있어서, (a) 다수의 패드를 캐리어 시트상에 소정의 패턴으로 형성하되, 상기 각 패드가 상기 캐리어 시트에 근접한 구리층과 상기 구리층의 상부에 형성된 접합 금속층을 구비하도록 형성하는 단계와; (b) 사전규정된 관통구멍 패턴(a predefined through-hold pattern)을 포함하되, 외부로 개방한 관통구멍을 갖는 상부 표면을 구비한 상부 코어를 포함하는 다수의 예비형성된 코어 회로 기판(a plurality of preformed core circuit boards)을 정열하는 단계와; (c) 상기 상부 표면상의 관통구멍=패턴과 정열되도록 상기 다수의 패드를 상기 캐리어 시트상에 배치하는 단계와; (d) 상기 접합 금속을 이용하여 상기 상부 표면상의 관통구멍에 상기 패드를 적층하고, 동시에 다중층 구조체를 제공하도록 상기 다수의 코어를 적층하는 단계와; (e) 상기 구리층이 노출되도록 상기 캐리어 시트를 상기 관통구멍에 접합된 상기 다수의 패드로 부터 분리하는 단계를 포함하는 고밀도 다중층 인쇄 회로 기판의 형성 방법.
  14. 제13항에 있어서, 상기 단계(a)는 상기 캐리어 시트상에 구리를 스퍼터링 및 전기도금하는 단계를 포함하는 고밀도 다중층 인쇄 회로 기판의 형성 방법.
  15. 제13항에 있어서, 상기 캐리어 시트는 폴리이미드를 포함하는 고밀도 다중층 인쇄 회로 기판의 형성 방법.
  16. 제13항에 있어서, 상기 캐리어 시트는 스테인레스 강을 포함하는 고밀도 다중층 인쇄 회로 기판의 형성 방법.
  17. 제13항에 있어서, 상기 단계(a)는 상기 접합 금속을 전기도금하는 단계를 포함하는 고밀도 다중층 인쇄 회로 기판의 형성 방법.
  18. 제17항에 있어서, 상기 접합 금속은 금 및 주석을 포함하는 고밀도 다중층 인쇄 회로 기판의 형성 방법.
  19. 제13항에 있어서, 상기 적층 단계는 전이 액상(TLP) 공정을 포함하는 고밀도 다중층 인쇄 회로 기판의 형성 방법.
  20. 제19항에 있어서, 상기 접합 금속은 금 및 주석을 포함하며, 상기 TLP 공정은 금-주석 합금을 형성하도록 상기 금 및 주석을 가열하는 단계를 포함하는 고밀도 다중층 인쇄 회로 기판의 형성 방법.
  21. 제13항에 있어서, 상기 다중층 회로 기판은 유전체 재료를 포함하는 상부 표면을 규정하며, 상기 단계(d)는 상기 다수의 패드의 최외측 표면이 상기 다중층 구조체내의 유전체층의 상부 표면과 동일 평면이 되도록 상기 다수의 패드를 상기 다중층 구조체내로 압축하는 단계를 포함하는 고밀도 다중층 인쇄 회로 기판의 형성 방법.
  22. 제13항에 있어서, 상기 다수의 패드중 적어도 하나에 전기 소자를 장착하는 단계를 더 포함하는 고밀도 다중층 인쇄 회로 기판의 형성 방법.
  23. 제22항에 있어서, 전기 소자를 장착하는 상기 단계는 솔더볼을 가하는 단계를 포함하는 고밀도 다중층 인쇄 회로 기판의 형성 방법.
  24. 제13항에 있어서, 상기 다수의 패드중 적어도 하나는 상기 다중층 구조체내의 적어도 두개의 관통구멍을 덮기 위한 형상을 가지며, 상기 적층 단계는 상기 패드를 상기 적어도 두개의 관통구멍에 접합하는 단계를 포함하는 고밀도 다중층 인쇄 회로 기판의 형성 방법.
  25. 상부 표면상에 다수의 관통구멍 개구부를 구비한 고밀도 다중층 인쇄 회로 기판에 패드를 부착하기 위한 방법에 있어서, (a) 다수의 패드를 캐리어 시트상에 형성하는 단계로서, (a, i) 구리 표면화된 캐리어 시트(a copper-surfaced carrier sheet)를 제공하도록 상기 캐리어 시트상에 구리 표면층을 침착하는 단계와, (a, ii) 상기 구리 표면화된 캐리어 시트에 포토레지스트(Photoresist)를 가하는 단계와, (a, iii) 상기 구리 표면화된 캐리어 시트상의 상기 포토레지스트를 소정의 패드 패턴으로 노출하는 단계와, (a, iv) 상기 소정의 패드 패턴을 갖는 다수의 노출된 영역을 제공하도록 상기 단계(a, iii)로 부터 노출된 표면을 현상(developing) 및 세척하는 단계와, (a. v) 상기 다수의 노출된 영역상에 구리를 침착하는 단계와, (a, vi) 이전 단계에서 침착된 구리스폿(copper spots)에 접합 금속을 침착하는 단계와, (a, vi) 상기 캐리어 시트로부터 상기 포토레지스트층 및 구리층을 벗겨내는 단계를 포함하는 다수의 패드의 형성 단계와; (b) 상가 다중층 회로 기판의 상부 표면상의 관통구멍 패턴과 정열되도록 상기 다수의 패드를 상기 캐리어 시트상에 배치하는 단계와; (c) 상기접합 금속을 이용하여 상기 상부 표면상의 관통구멍에 상기 패드를 적층하는 단계와; (d) 상기 관통구멍에 접합된 상기 다수의 패드로부터 상기 캐리어 시트를 분리하는 단계를 포함하는 고밀도 다중층 인쇄 회로 기판에 패드를 부착하는 방법.
  26. 제25항에 있어서, 상기 캐리어 시트는 박리가능한 폴리이미드 층(a peelable polyimide layer)을 포함하고 고밀도 다중층 인쇄 회로 기판에 패드를 부착하는 방법.
  27. 제25항에 있어서, 상기 캐이러 시트는 박리가능한 스테인레스 강 층을 포함하는 고밀도 다중층 인쇄회로 기판에 패드를 부착하는 방법.
  28. 제25항에 있어서, 상기 단계(a)는 상기 접합 금속을 전기도금하는 단계를 포함하는 고밀도 다중층 인쇄회로 기판에 패드를 부착하는 방법.
  29. 제25항에 있어서, 상기 접합 금속은 금 및 주석을 포함하는 고밀도 다중층 인쇄 회로 기판에 패드를 부착하는 방법.
  30. 제25항에 있어서, 상기 적층 단계는 전이 액상(TLP) 공정을 포함하는 고밀도 다중층 인쇄 회로 기판에 패드를 부착하는 방법.
  31. 제30항에 있어서, 상기 접합 금속은 금 및 주석을 포함하며, 상기 TLP 공정은 금-주석 합금을 형성하도록 상기 및 주석을 가열하는 단계를 포함하는 고밀도 다중층 인쇄 회로 기판에 패드를 부착하는 방법.
  32. 제25항에 있어서, 상기 다중층 회로 기판은 유전체 재료를 포함하는 상부 표면을 규정하며, 상기 단계(c)는 상기 다수의 패드의 최외측 표면이 상기 다중층 구조체내의 유전체층의 상부 표면과 동일 평면이 되도록 상기 다수의 패드를 상기 다중층 구조체내로 압축하는 단계를 포함하는 고밀도 다중층 인쇄 회로 기판에 패드를 부착하는 방법.
  33. 제25항에 있어서, 상기 다수의 패드중 적어도 하나에 전기 소자를 장착하는 단계를 더 포함하는 고밀도 다중층 인쇄 회로 기판에 패드를 부착하는 방법.
  34. 제33항에 있어서, 전기 소자를 장착하는 상기 단계는 솔더볼을 가하는 단계를 포함하는 고밀도 다중층 인쇄 회로 기판에 패드를 부착하는 방법.
  35. 제25항에 있어서, 상기 다수의 패드중 적어도 하나는 상기 다중층 구조체내의 적어도 두개의 관통구멍을 덮기 위한 형상을 가지며, 상기 적층 단게는 상기 패드를 상기 적어도 두개의 관통구멍에 접합하는 단계를 포함하는 고밀도 다중층 인쇄 회로 기판에 패드를 부착하는 방법.
  36. 유전체 재료를 포함하는 외부 표면과; 상기 외부 표면내에 덮혀진 외부 개구부(capped external openings)를 구비한 다수의 관통구멍과; 상기 개구부를 덮도록 상기 개구부에 접속되어 있으며, 관련된 관통 구멍으로부터 말단에 규정되고 그리고 상기 외부 표면과 거의 동일 평면으로 배치된 상부 편평한 표면을 구비한 다수의 패드를 포함하는 다중층 회로 기판.
  37. 제36항에 있어서, 상기 패드중 적어도 하나는 그의 관련된 관통구멍을 덮기 위한 디스크 형상으로 구성되는 다중층 회로 기판.
  38. 제36항에 있어서, 상기 패드중 적어도 하나는 상기 관통구멍중 적어도 두개를 덮기 위한 형상으로 구성되는 다중층 회로 기판.
  39. 제36항에 있어서, 상기 패드는 각 패드를 그의 관련된 관통구멍에 접속하는 접합 금속을 포함하는 다중층 회로 기판.
  40. 제39항에 있어서, 상기 접합 금속은 금-주석 합금을 포함하는 다중층 회로 기판.
  41. 다중층 인쇄 회로 기판을 형성하기 위한 방법에 있어서, 다수의 노출된 고나통구멍을 갖는 상부 표면을 구비한 상부 코어를 포함하는 다수의 코어 인쇄 회로 기판(PCBs)을 형성하는 단계와; 닷의 패드를 박리가능한 캐리어층상에 소정의 패드 패턴으로 형성하는 단계와; 상기 코어 PCBs를 서로에 대해 상호접속가능한 구조로 정열하는 단계와; 상기 상부 표면과 정열되도록 상기 소정의 패드 패턴을 정열하는 단계와; 상기 코어 PCBs 및 다수의 패드를 가열 및 압축하는 단계와; 상기 상부 표면내의 관통구멍상에 패드를 갖는 다중층 인쇄 회로 기판을 제공하도록 상기 캐리어층을 박리하는 단계를 포함하는 다중층 인쇄 회로 기판의 형성 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960044051A 1995-12-29 1996-10-05 고밀도 인쇄회로 기판에 패드를 부착하는 방법,다중층 인쇄회로 기판의 형성 방법 및 다중층 회로기판 KR100268742B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/580,678 US5829124A (en) 1995-12-29 1995-12-29 Method for forming metallized patterns on the top surface of a printed circuit board
US08/580,678 1995-12-29

Publications (2)

Publication Number Publication Date
KR970050001A true KR970050001A (ko) 1997-07-29
KR100268742B1 KR100268742B1 (ko) 2000-10-16

Family

ID=24322083

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960044051A KR100268742B1 (ko) 1995-12-29 1996-10-05 고밀도 인쇄회로 기판에 패드를 부착하는 방법,다중층 인쇄회로 기판의 형성 방법 및 다중층 회로기판

Country Status (4)

Country Link
US (2) US5829124A (ko)
JP (1) JP3320325B2 (ko)
KR (1) KR100268742B1 (ko)
CN (1) CN1134209C (ko)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5632631A (en) * 1994-06-07 1997-05-27 Tessera, Inc. Microelectronic contacts with asperities and methods of making same
US5773195A (en) * 1994-12-01 1998-06-30 International Business Machines Corporation Cap providing flat surface for DCA and solder ball attach and for sealing plated through holes, multi-layer electronic structures including the cap, and a process of forming the cap and for forming multi-layer electronic structures including the cap
US6002177A (en) * 1995-12-27 1999-12-14 International Business Machines Corporation High density integrated circuit packaging with chip stacking and via interconnections
US5829124A (en) * 1995-12-29 1998-11-03 International Business Machines Corporation Method for forming metallized patterns on the top surface of a printed circuit board
US6307659B1 (en) 1997-09-24 2001-10-23 Stratos Lightwave, Inc. Optoelectronic transceiver having an adaptable logic level signal detect output
US6713707B2 (en) 1997-10-16 2004-03-30 Magna International, Inc. Welding material and method without carrier
US6689982B2 (en) 1997-10-16 2004-02-10 Magna International, Inc. Apparatus and method for welding aluminum tubes
US6621037B2 (en) * 1997-10-16 2003-09-16 Magna International Inc. Welding material with conductive sheet and method
US6009632A (en) * 1997-12-12 2000-01-04 Mercury Diagnostics, Inc. Alignment system for optical analyte testing meter components
US6373269B1 (en) * 1998-10-13 2002-04-16 Frederick J. Holmes Circuit board particularly adapted for use with high density test point in-circuit testers
JP3973340B2 (ja) * 1999-10-05 2007-09-12 Ｎｅｃエレクトロニクス株式会社 半導体装置、配線基板、及び、それらの製造方法
US6686653B2 (en) * 2000-06-28 2004-02-03 Institut National D'optique Miniature microdevice package and process for making thereof
US6884313B2 (en) * 2001-01-08 2005-04-26 Fujitsu Limited Method and system for joining and an ultra-high density interconnect
US6429390B1 (en) 2001-03-12 2002-08-06 International Business Machines Corporation Structure and method for forming the same of a printed wiring board having built-in inspection aids
JP3675407B2 (ja) * 2001-06-06 2005-07-27 株式会社デンソー 電子装置
US6663786B2 (en) * 2001-06-14 2003-12-16 International Business Machines Corporation Structure having embedded flush circuitry features and method of fabricating
US6740567B2 (en) * 2001-06-20 2004-05-25 Taiwan Semiconductor Manufacturing Co., Ltd Laminating method for forming integrated circuit microelectronic fabrication
KR100416000B1 (ko) * 2001-07-11 2004-01-24 삼성전자주식회사 다수의 핀을 갖는 부품이 실장되는 인쇄회로기판
KR20070074001A (ko) 2002-03-05 2007-07-10 히다치 가세고교 가부시끼가이샤 수지 부착 금속박, 금속 피복 적층판, 그를 이용한 프린트배선판 및 그의 제조 방법
US20030234276A1 (en) * 2002-06-20 2003-12-25 Ultratera Corporation Strengthened bonding mechanism for semiconductor package
US7253510B2 (en) 2003-01-16 2007-08-07 International Business Machines Corporation Ball grid array package construction with raised solder ball pads
US6876088B2 (en) 2003-01-16 2005-04-05 International Business Machines Corporation Flex-based IC package construction employing a balanced lamination
US6867121B2 (en) * 2003-01-16 2005-03-15 International Business Machines Corporation Method of apparatus for interconnecting a relatively fine pitch circuit layer and adjacent power plane(s) in a laminated construction
US6994918B2 (en) * 2003-08-12 2006-02-07 Johnson Morgan T Selective application of conductive material to circuit boards by pick and place
US7416106B1 (en) * 2003-09-29 2008-08-26 Emc Corporation Techniques for creating optimized pad geometries for soldering
TWI262041B (en) * 2003-11-14 2006-09-11 Hitachi Chemical Co Ltd Formation method of metal layer on resin layer, printed wiring board, and production method thereof
US7332817B2 (en) * 2004-07-20 2008-02-19 Intel Corporation Die and die-package interface metallization and bump design and arrangement
US7390735B2 (en) * 2005-01-07 2008-06-24 Teledyne Licensing, Llc High temperature, stable SiC device interconnects and packages having low thermal resistance
US7353479B2 (en) * 2005-01-31 2008-04-01 Faraday Technology Corp. Method for placing probing pad and computer readable recording medium for storing program thereof
US7830021B1 (en) * 2005-09-06 2010-11-09 Rockwell Collins, Inc. Tamper resistant packaging with transient liquid phase bonding
JP4295767B2 (ja) * 2006-01-10 2009-07-15 日本特殊陶業株式会社 コンデンサ
JP2008205132A (ja) * 2007-02-19 2008-09-04 Nec Corp プリント配線板及びこれとフレキシブルプリント基板とのはんだ接続構造並びに方法
WO2009054456A1 (ja) * 2007-10-23 2009-04-30 Ube Industries, Ltd. プリント配線板の製造方法
JP2008263222A (ja) * 2008-06-23 2008-10-30 Ibiden Co Ltd 多層プリント配線板
JP2009143233A (ja) * 2008-12-24 2009-07-02 Nippon Mining & Metals Co Ltd キャリア付金属箔
US8552311B2 (en) * 2010-07-15 2013-10-08 Advanced Bionics Electrical feedthrough assembly
JP5430002B2 (ja) * 2010-08-31 2014-02-26 京セラＳｌｃテクノロジー株式会社 配線基板およびその製造方法
US8431445B2 (en) 2011-06-01 2013-04-30 Toyota Motor Engineering & Manufacturing North America, Inc. Multi-component power structures and methods for forming the same
FR2994304A1 (fr) * 2012-08-02 2014-02-07 St Microelectronics Tours Sas Puce a montage en surface
CN108140138A (zh) 2015-04-14 2018-06-08 第资本服务公司 具有emv接口的动态交易卡和制造方法
US9990795B2 (en) 2015-04-14 2018-06-05 Capital One Services, Llc Dynamic transaction card with EMV interface and method of manufacturing
ES2928498T3 (es) * 2019-05-07 2022-11-18 Light Med Usa Inc Método de fase líquida transitoria de plata-indio de unión de dispositivo semiconductor y soporte de dispersión de calor y estructura semiconductora que tiene una junta de unión de fase líquida transitoria de plata-indio
CN113936545B (zh) * 2021-10-15 2024-01-16 业成科技（成都）有限公司 背光模组及其制造方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US535523A (en) * 1895-03-12 Fire-escape
ES316614A1 (es) * 1964-08-24 1966-07-01 Gen Electric Un procedimiento para preparar una composicion electronicamente conductora.
US3832769A (en) * 1971-05-26 1974-09-03 Minnesota Mining & Mfg Circuitry and method
US3781596A (en) * 1972-07-07 1973-12-25 R Galli Semiconductor chip carriers and strips thereof
US4016050A (en) * 1975-05-12 1977-04-05 Bell Telephone Laboratories, Incorporated Conduction system for thin film and hybrid integrated circuits
US3986939A (en) * 1975-01-17 1976-10-19 Western Electric Company, Inc. Method for enhancing the bondability of metallized thin film substrates
DE3036260A1 (de) * 1980-09-26 1982-04-29 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zur herstellung von elektrischen kontakten an einer silizium-solarzelle
US4648179A (en) * 1983-06-30 1987-03-10 International Business Machines Corporation Process of making interconnection structure for semiconductor device
US4879156A (en) * 1986-05-02 1989-11-07 International Business Machines Corporation Multilayered ceramic substrate having solid non-porous metal conductors
US4851614A (en) * 1987-05-22 1989-07-25 Compaq Computer Corporation Non-occluding mounting hole with solder pad for printed circuit boards
US4832255A (en) * 1988-07-25 1989-05-23 International Business Machines Corporation Precision solder transfer method and means
JPH0298190A (ja) * 1988-10-04 1990-04-10 Mitsubishi Electric Corp プリント配線板
US5113579A (en) * 1989-06-30 1992-05-19 Semicon Components, Inc. Method of manufacturing hybrid integrated circuit
US5015538A (en) * 1989-09-22 1991-05-14 Minnesota Mining And Manufacturing Company Process for pulse electroplating electroactive polymers and articles derived therefrom
US5611140A (en) * 1989-12-18 1997-03-18 Epoxy Technology, Inc. Method of forming electrically conductive polymer interconnects on electrical substrates
JP2940269B2 (ja) * 1990-12-26 1999-08-25 日本電気株式会社 集積回路素子の接続方法
US5306872A (en) * 1991-03-06 1994-04-26 International Business Machines Corporation Structures for electrically conductive decals filled with organic insulator material
US5338900A (en) * 1991-03-06 1994-08-16 International Business Machines Corporation Structures for electrically conductive decals filled with inorganic insulator material
US5116459A (en) * 1991-03-06 1992-05-26 International Business Machines Corporation Processes for electrically conductive decals filled with organic insulator material
JPH05114448A (ja) * 1991-10-21 1993-05-07 Fujitsu Ltd 後付け部品のはんだ付け方法
US5239448A (en) * 1991-10-28 1993-08-24 International Business Machines Corporation Formulation of multichip modules
JP2910397B2 (ja) * 1992-04-22 1999-06-23 日本電気株式会社 半田接続方法
US5305523A (en) * 1992-12-24 1994-04-26 International Business Machines Corporation Method of direct transferring of electrically conductive elements into a substrate
US5288951A (en) * 1992-10-30 1994-02-22 At&T Bell Laboratories Copper-based metallizations for hybrid integrated circuits
JP2716336B2 (ja) * 1993-03-10 1998-02-18 日本電気株式会社 集積回路装置
US5323947A (en) * 1993-05-03 1994-06-28 Motorola, Inc. Method and apparatus for use in forming pre-positioned solder bumps on a pad arrangement
US5773195A (en) * 1994-12-01 1998-06-30 International Business Machines Corporation Cap providing flat surface for DCA and solder ball attach and for sealing plated through holes, multi-layer electronic structures including the cap, and a process of forming the cap and for forming multi-layer electronic structures including the cap
US5829124A (en) * 1995-12-29 1998-11-03 International Business Machines Corporation Method for forming metallized patterns on the top surface of a printed circuit board
US5764485A (en) * 1996-04-19 1998-06-09 Lebaschi; Ali Multi-layer PCB blockade-via pad-connection
US5819401A (en) * 1996-06-06 1998-10-13 Texas Instruments Incorporated Metal constrained circuit board side to side interconnection technique

Also Published As

Publication number Publication date
JPH09186437A (ja) 1997-07-15
CN1156392A (zh) 1997-08-06
JP3320325B2 (ja) 2002-09-03
KR100268742B1 (ko) 2000-10-16
US5829124A (en) 1998-11-03
US6066808A (en) 2000-05-23
CN1134209C (zh) 2004-01-07

Similar Documents

Publication Publication Date Title
KR970050001A (ko) 고밀도 인쇄 회로 기판에 패드를 부착하는 방법, 다중층 인쇄 회로 기판의 형성 방법 및 다중층 회로 기판
US5715144A (en) Multi-layer, multi-chip pyramid and circuit board structure
US5907903A (en) Multi-layer-multi-chip pyramid and circuit board structure and method of forming same
US5367435A (en) Electronic package structure and method of making same
EP1703555A3 (en) Printed wiring board and method for manufacturing the same
US5896271A (en) Integrated circuit with a chip on dot and a heat sink
JPH09321408A (ja) 電子回路基板の高密度実装構造
WO1990013990A3 (en) Circuit boards with recessed traces
EP0478879B1 (en) A system of interconnecting electrical elements having differing bonding requirements for mounting said elements to a printed circuit board
EP1566993A4 (en) PRINTED CIRCUIT BOARD, MULTILAYER WIRING PANEL, METHOD FOR MANUFACTURING CIRCUIT BOARD, AND METHOD FOR MANUFACTURING MULTILAYER WIRING PANEL
US5473190A (en) Tab tape
EP0139431B1 (en) Method of mounting a carrier for a microelectronic silicon chip
JP2000114681A (ja) プリント配線板及びその製造方法
JPH0432780Y2 (ko)
US6594893B2 (en) Method of making surface laminar circuit board
JPH0268988A (ja) 表面実装プリント配線板
JPS63114299A (ja) プリント配線板
JP2001257445A (ja) プリント配線板
JPS5994487A (ja) フレキシブル両面配線板の表裏接続方法
EP1337134A2 (en) Terminal structure having large peel strength of land portion and ball
JPS6225491A (ja) 印刷配線板の製法
JPH07263869A (ja) 電子部品搭載用基板及びその製造方法
JP2004006454A (ja) 回路基板のランド構造
JPH02305208A (ja) 表面実装部品
JPH045280B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100428

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee