JP3320325B2 - 高密度プリント回路基板にパッドを設ける方法 - Google Patents

高密度プリント回路基板にパッドを設ける方法

Info

Publication number
JP3320325B2
JP3320325B2 JP33539396A JP33539396A JP3320325B2 JP 3320325 B2 JP3320325 B2 JP 3320325B2 JP 33539396 A JP33539396 A JP 33539396A JP 33539396 A JP33539396 A JP 33539396A JP 3320325 B2 JP3320325 B2 JP 3320325B2
Authority
JP
Japan
Prior art keywords
pads
carrier sheet
circuit board
printed circuit
holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP33539396A
Other languages
English (en)
Other versions
JPH09186437A (ja
Inventor
ジョン・スティーブン・クレジュ
デヴィッド・ノエル・ライト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH09186437A publication Critical patent/JPH09186437A/ja
Application granted granted Critical
Publication of JP3320325B2 publication Critical patent/JP3320325B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H05K3/4015—Surface contacts, e.g. bumps using auxiliary conductive elements, e.g. pieces of metal foil, metallic spheres
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1025—Metallic discs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1377—Protective layers
    • H05K2203/1394—Covering open PTHs, e.g. by dry film resist or by metal disc
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、高密度プリント回
路基板（ＰＣＢ）の上面に金属パターンを形成するこ
と、特に、外面に開いた導電スルーホールを有する多層
プリント回路基板上に金属フィーチャ（ｆｅａｔｕｒ
ｅ）を形成することに関する。
【０００２】
【従来の技術】高密度タイプの多層プリント回路基板
は、誘電体材料の層で分離されたいくつかの導電層を有
している。これら導電層のいくつかは、電力平面として
利用され、他の導電層は、電気信号接続（例えば、集積
回路チップ間の）のために、パターニングできる。多層
回路基板構造は、“コア・アセンブリ”または単に“コ
ア”と名付けられた、複数の小さい、独立に形成された
回路基板構造を組合せることによって製造される。各コ
アの製造プロセスは、所定の導電層を所定のパターンに
エッチングし、導電層を互いに積層して、コア・アセン
ブリを形成する工程を含んでいる。各コア・アセンブリ
は、他のコアと多層構造に積層される前に、別個に製造
されテストされる。完成したコア・アセンブリは、位置
決めされて配列され、続いて複雑なプロセスで一緒に積
層される。この複雑なプロセスは、熱と圧力を加えて、
累積したプロセスおよび材料公差によって作られたギャ
ップを閉じ、すべてのスルーホールについて密接な接触
と、外部誘電体層の機械的接着を保証する、といった工
程を含んでいる。
【０００３】隣接する導電層間で電気的な相互接続が必
要とされる状況では、“スルーホール（ｔｈｒｏｕｇｈ
−ｈｏｌｅ）”または“バイア（ｖｉａ）”と呼ばれる
“めっきスルーホール（ＰＴＨ）”で、このような接続
を与えることは、技術上一般に行われている。従来、コ
アを積層して完全な多層構造を形成した後で、多層構造
内に開口をあけ、内部を電気めっきすることによって、
スルーホールが形成され、スルーホールがあけられた導
電層は、電気的に接続される。米国特許第５，３５９，
７９７号明細書に記載されているような改良されたプロ
セスにおいては、多層構造を形成する前に、各コアにス
ルーホールが別個に形成される。これは、各コア内に開
口をあけて、開口の内部と開口の周辺領域を電気めっき
して、導電性スルーホールおよびバイア・ランドを形成
することにより行われる。コア・アセンブリが位置決め
されて、積層の準備がなされるとき、各コアの開口が並
んで、スルーホールが定められる。積層後に、多層構造
内に形成されるスルーホールは、多数のコア内を延び、
時には上部外面に、下部外面に、あるいは多層構造の外
面の両方に、開いている。ここで用いられる“スルーホ
ール”という用語は、外面に開くＰＴＨを含む、すべて
のタイプのスルーホールおよびバイアを含んでいる。
【０００４】多層電子構造は、外面の一方または両方の
上に形成された複数の実装サイトまたはパッドを必要と
する。これら実装サイトまたはパッドは、半導体チップ
のような電子デバイスを多層回路基板に実装するのに用
いられる。特に、実装構造は、電子デバイスに対し、多
層回路基板内の信号ライン，電力平面，あらゆる他の構
造と接続する方法を与える。実装サイトは、導電材料よ
りなり、例えばグランド，電力，および／または信号サ
イトとして働く所定のパターンを有している。通常、実
装サイトのパターンは、実装デバイス上の電力，グラン
ド，または信号サイトと適合するように構成されてい
る。多くの場合、実装サイトは、多層回路基板から外部
へ開いためっきスルーホールに電気的に接続される。
【０００５】電気回路コンポーネントの寸法が小さくな
るにしたがって、プリント回路基板（またはカードまた
はチップ・キャリア）に実装されるチップ上のグランド
・サイト，電力サイト，信号サイトの密度は大きくなっ
てきた。実装される要素の密度の増大は、残念なこと
に、回路基板の実装面上の密度の増大を要求する。例え
ば、チップ直接実装方法は、チップが実装されるパッド
が、非常に小さい領域アレイピッチにある（例えば、パ
ッド間の中心間距離は、０．２０３ｍｍ（８ミル））こ
とを要求する。小さいアレイ・ピッチが要求される他の
例は、ハイＩ／Ｏモジュールである。
【０００６】
【発明が解決しようとする課題】回路基板内のスルーホ
ールの存在は、回路基板へコンポーネントを接続すると
きに、金属化スルーホールへの溶融はんだのウィッキン
グ（ｗｉｃｋｉｎｇ）を含む問題を生じる。このような
ウィッキングの結果、はんだボールの容積が小さくな
り、このことがアセンブリの歩留りおよび相互接続の信
頼性を、不都合に減少させている。
【０００７】コンポーネント・グリッドが十分に大きけ
れば、バイア・ランドを延長させ、あるいははんだマス
クと一緒に“犬の骨（ｄｏｇｂｏｎｅ）”状のパッドを
用い、バイアから物理的に分離されているが、バイアに
電気的に共通のアセンブリ・パッドを与えることによっ
て、ウィッキングの問題を解決することができる。その
結果、実装（またはアセンブリ）パッドは、スルーホー
ル・グリッドからオフセットされる。
【０００８】しかし、コンポーネント・グリッドが非常
に小さければ、実装パッドをオフセットするのに利用で
きるスペースはない。換言すれば、非常に小さいグリッ
ドは、回路化されたフィーチャを隙間があくように分解
し、バイアから離れてはんだを“堰止める（ｄａｍ）”
のに必要なはんだマーク・イメージを分解するのに、十
分なスペースを有していない。特にこれらの例では、こ
れらスルーホールの直上（スルーホールからオフセット
しているよりもむしろ）で、コンポーネントとキャリア
との間のはんだ相互接続を形成する方法が必要とされ
る。実装パッドを、あけられたホールの直上に配置する
ことは、入力サイトおよび出力サイトの最大密度を与
え、はんだマスクの必要性を排除する。しかし、はんだ
ボールまたは実装チップを、スルーホールの直上、ある
いはスルーホールの近くに設けることは、スルーホール
をふさいで、はんだが接合部からスルーホールにウィッ
キングすることを妨げ、ウィッキングの問題を解決する
方法が必要とされる。
【０００９】米国特許出願第０８／３５２，１４４号明
細書は、多層構造において外部に開いたスルーホールを
ふさぐ方法を開示している。これによると、まず初め
に、スルーホール開口に一致する所定のパターンで、銅
層上に接着金属を付着し、次に、外部に開いたスルーホ
ールを覆って、多層構造に金属を接着する。最後に、コ
ンポーネントまたは他の構造のための実装サイトを与え
るために、多層構造内の銅層を、所定のパターンにエッ
チングする。
【００１０】この最後の工程は、（今までは）非常に高
価な複合多層構造の歩留りを減少させるので、残念なこ
とに部品コストを増大させる。表面上に分解するパター
ンがより複雑になればなるほど、歩留りロスは大きくな
る。例えば、この最終工程の歩留りは、いくつかの高密
度パターンに対しては、１０％となる。さらに、ほとん
ど完成に近い多層構造は、潜在的に損傷を与える化学的
侵入および機械的ストレスにさらされる。損傷を受けた
ならば、部品は廃棄され、したがって歩留りは減少す
る。
【００１１】前記米国特許出願の明細書に開示されたプ
ロセスの他の欠点は、積層プロセスの際、銅層は適切な
位置にあり、銅層に隣接する誘電体外面の下には延び
ず、また銅層は最終パッドの部分を形成しないので、パ
ッドを、誘電体外面と同じ平面に形成することができな
いことである。
【００１２】
【課題を解決するための手段】上面に開いた複数のスル
ーホールを有する高密度プリント回路基板に複数のパッ
ドを設ける方法を開示する。キャリア・シート上に複数
のパッドを所定のパターンで形成する。各パッドは、キ
ャリア・シートに近接する銅層と、この銅層の上部に形
成された接合金属層とを有している。プリント回路基板
の上面上のスルーホール・パターンに位置決めして、複
数のパッドを配置する。接合金属を用いて、上面上のス
ルーホールにパッドを積層する。最後に、パッドからキ
ャリア・シートを分離して、銅層を露出する。
【００１３】プリント回路基板構造のスルーホールをふ
さぐ方法を開示する。この方法は、コンポーネントの下
面上のグリッドに等しいグリッドに銅パッドのパターン
を形成する工程を含んでいる。パッドは、剥離できるキ
ャリア・シート上に、所定のパターンでめっきされ、プ
リント回路基板の所定の外面（すなわち上面または下
面）に接合される。一実施例では、プリント回路基板
は、多層構造を備え、パッドは、コアを接合して多層構
造を形成するのに用いられる同一の接合プロセスの際
に、パッドは多層構造に接合される。
【００１４】パッドに実装されるコンポーネント（もし
あれば）のような構成要件、およびパッドが設けられる
スルーホール・グリッドの間隔によって予め決められた
パターンに、パッドは形成される。パッド・パターン
は、１個のスルーホールを覆う円形状パッドと、２個以
上のスルーホールを接続する細長パッドとを含む、種々
の形状を有することができる。キャリア・シートは、パ
ッドと多層構造との間の接着を保持しながら、キャリア
・シートの剥離を可能とするのに十分な程度にパッドに
弱く接着する材料よりなる。このようなキャリア・シー
トの一例は、良好な寸法安定性を有するポリイミド膜
（例えば、ｕｐｉｌｅｘ（商標））、またはステンレス
鋼のような滑らかな金属膜である。キャリア・シート
は、好ましくは、多層構造から剥離を可能とする程度に
フレキシブルである。多層構造が十分にフレキシブルで
あれば、いくつかの実施例では、キャリア層は、ステン
レス鋼のブロックのように比較的フレキシブルでなくて
もよい。
【００１５】接合処理に続いて、キャリア・シートが剥
離されて、金属パッドの上部（銅）層（外面上のバイア
・ランドに接合された）が露出される。その結果得られ
た構造では、コア上のスルーホールは、パッドによって
ふさがれる。プリント回路基板が多数のコアから形成さ
れる実施例では、コアとコアとを接合するのに用いられ
る接合金属（例えば、金−スズ遷移液相接着）を用い
て、パッドがバイア・ランドへ接合される。露出した銅
上部は、コンポーネントまたは実装構造のはんだ付けを
容易にする。
【００１６】完全性を確かめる前に検査することのでき
る剥離できるキャリア・シートを設けることの利点は、
接着される前に部品が良品であることを保証し、これに
より最終製品の極めて高い歩留りを確保できることであ
る。いくつかの例では、歩留りは１００％近くになる。
他の利点として、本発明はほぼ完成した回路基板をエッ
チングしないことにより、不所望な化学的侵入および機
械的ストレスを避けることができる。
【００１７】一実施例では、積層プロセスは、スルーホ
ールと、スルーホールに接着されるパッドとを圧縮する
のに十分な圧力と加熱の組合せを与えて、パッドを誘電
体内へ埋め込む。その結果、パッドは、誘電体の上面と
同一平面になる。誘電体と同一面となるパッドは、多層
回路基板の後のプロセスの際に、薄いはんだマスクが、
パッド上に設けられることを可能にし、フィーチャの容
易な分解を与える利点を有している。
【００１８】
【発明の実施の形態】以下の説明および関連する図面
は、複数のコア・アセンブリ（ここでは、“コア”と称
する）から、多層回路基板アセンブリを作製する方法に
関する。各コアは、複数の誘電体層と導電層とにより形
成されている。最終のアセンブリは、加熱および圧縮を
用いる所定の方法で、一緒にされた複数のコアを有し、
特定の構成に要求される動作特性（例えば、書込み密度
および抵抗）を有する最終製品を与える。以下に示す図
および説明においては、本発明の一実施例に従って、多
層回路について種々の工程および構造を示す。これら図
に示される構造は、このような多層回路の１つの例のみ
を表している。したがって、本発明は、図に示される構
造に限定されるものではない。
【００１９】技術上周知のように、多層プリント回路基
板の構造は、信号平面および／または電力平面および／
またはグランド導電平面、種々のスルーホール、他の導
電層またはラインについて、銅または類似の高導電率の
材料を典型的に利用している。ここで用いる“プリント
回路基板”という用語は、少なくとも１つの誘電体層
と、誘電体層の内部および／または上部に設けられた少
なくとも１つの導電層とを有する構造を意味する。この
ような構造に用いる誘電体材料の周知の例は、ファイバ
ガラス強化エポキシ樹脂（例えば、ＦＲ４）である。他
の誘電体材料は、ポリイミド，ポリテトラフルオロエチ
レン（ＰＴＦＥ），高温エポキシ，ＢＴ樹脂，シアン酸
エステルである。
【００２０】図１〜図７は、キャリア・シート上に複数
のパッドを形成する好適な実施例の一連の工程を示す。
特定の工程およびプロセスを用いて、好適な方法を説明
する。他の工程およびプロセスは、当業者には明らかで
ある。
【００２１】図１は、フレキシブルで剥離可能なキャリ
ア・シート１００を示す。キャリア・シート（または
層）は、パッドと多層構造との間の接着を保持しなが
ら、キャリア・シートの剥離を可能とするのに十分な程
度にパッドに弱く接着する材料よりなる。このようなキ
ャリア・シートの一例は、良好な寸法安定性を有するポ
リイミド膜（例えば、ｕｐｉｌｅｘ（商標））、また
は、ステンレス鋼のような滑らかな金属膜である。キャ
リア・シートは、好ましくは、多層構造から剥離を可能
とする程度にフレキシブルである。多層構造がフレキシ
ブルである実施例では、キャリア層は、比較的フレキシ
ブルでなくてもよく、例えばステンレス鋼のブロックを
有することができる。
【００２２】図２の工程では、通常の技術を用いて、銅
スパッタ層１１０が、キャリア・シート１００上にスパ
ッタされ、およびフラッシュめっきされる。
【００２３】図３において、ホトレジストの層１２０が
設けられて、銅層１１０を被覆する。ブロックで示す光
学素子１２４を、光源１２６と一緒に用いて、ホトレジ
スト層１２０を、所定のパッド・パターン１３０で露光
する。パッド・パターンの一例を、点線で示す。所定の
パッド・パターンは、実装されるコンポーネント（もし
あれば）の実装要件、パッドが設けられるスルーホール
の位置、スルーホール・グリッドの間隔、スルーホール
間の電気的相互接続に合致するように構成される。これ
らの構成要件および他の構成要件を満たすためには、所
定のパッド・パターンは、種々の形状を有することがで
きる。例えば、１個以上のパッドを、円形状，長方形
状，長円形状，Ｌ字形状とすることができる。
【００２４】図４において、所定のパッド・パターン１
３０で露光されたホトレジスト層１２０を処理して、露
光された材料を除去して、所定のパッド・パターン１３
０に相当する複数の露出領域を形成する。露出領域は、
複数の円形状の露出領域１３５を含んでいる。露出領域
１３５は、コンポーネントが実装されるバイア・ランド
のサイズおよび形状に少なくとも等しいサイズおよび形
状を有している。露出領域は、また、複数（例えば２
個）のスルーホールを覆う長円形状の細長露出領域１４
０を含んでいる。
【００２５】図５において、露出領域１３５，１４０
は、例えば酸−銅プロセスによって、電解的に銅めっき
され、円形状露出領域内に円形状銅パッド部分１４５
と、細長パッド領域１４０内に長円状銅パッド部分１４
７とを与える。
【００２６】図６において、金層およびスズ層のような
１つ以上の接合金属層が、後に詳細に説明する遷移液相
（ＴＬＰ）接着のような所定の接着技術によって、銅パ
ッド部分上にめっきされる。その結果得られた円形状パ
ッドを１５０で、長円形状パッドを１５５で示す。
【００２７】図７において、ホトレジスト層１２０を、
通常の方法で除去し、フラッシュめっき銅層１１０をエ
ッチング除去して、複数のパッド１５０，１５５を残
す。
【００２８】図８は、好適な実施例におけるパッド１５
０の１つを示す。銅（Ｃｕ）で形成された下部層を１４
５で示す。下部層は、図５にも示されている。パッド１
５０をバイア・ランドに接合するためには、接合金属
を、銅層１４５上の層に用いる。一実施例では、２１０
で示す金（Ａｕ）の層が、銅層上に付着され、２２０で
示すスズ（Ｓｎ）層が、金属２１０の上部に付着されて
いる。層２１０，２２０に示される接合金属は、好まし
くは、多層構造の接着プロセスと両立できるように選ば
れ、その結果、多層構造の形成と同時に、パッドを多層
構造に接着することができる。好適な実施例では、金属
−スズを用いるＴＬＰ（遷移液相）接着が利用される。
【００２９】遷移液相（ＴＬＰ）プロセスの一例が、米
国特許第５，２８０，４１４号明細書に開示されてい
る。ここで説明するように、ＴＬＰプロセスは、一緒に
共晶金属を形成することのできる、種々の導電表面金属
の付着を含む拡散接着プロセスである。接着される表面
は、接着金属によって被覆される銅のような高導電率の
金属よりなる金属表面を有している。２つの表面は、互
いに物理的に接触され、初期の共晶温度に加熱される。
これにより、接着金属を溶融して、初期共晶温度で結晶
化する第１の合金を形成するのに十分なパーセンテージ
で共に拡散する。次に、結晶化した合金は、より高い温
度に加熱され、溶融されて、隣接する接着金属にさらに
拡散して、第２の合金を形成し、さらに拡散して金属表
面の接着を生じる。
【００３０】図９は、パッド１５０，１５５が形成され
たキャリア・シート１００に対して位置決めされた位置
にある、複数のコア（積層前の）の斜視図である。第１
のコア３０１は、外部に開いた複数のスルーホールを有
している。これらスルーホールは、第１のスルーホール
３１１，第２のスルーホール３１２，第３のスルーホー
ル３１３，第４のスルーホール３１４，第５のスルーホ
ール３１５，第６のスルーホール３１６を含んでいる。
第１のコア３０１は、上部コアであり、したがって各ス
ルーホール３１１〜３１６は、外部に開いている。各ス
ルーホール３１１〜３１６は、電気めっきのような技術
で内部に形成された導電材料を有する内周部を有してい
る。各スルーホールの外面（すなわち上面および下面）
上には、環状のバイア・ランドが、同じ電気めっきプロ
セスによって形成される。スルーホール３１１〜３１６
によって示されるパターンは、キャリア・シート１００
上のパッド１５０，１５５のパターンに直接に対応して
いる。スルーホールにより定められるパターンは、“グ
リッド”と名付けられ、グリッド間隔は、スルーホール
間の間隔として定義される。グリッド間隔は、非常に小
さく（例えば、０．２０３〜０．２５４ｍｍ（８〜１０
ミル））、または大きく（０．５０８〜０．６３５ｍｍ
（２０〜２５ミル））することができる。
【００３１】第２のコア３０２は、第１のスルーホール
３２１，第２のスルーホール３２２，第３のスルーホー
ル３２３，第４のスルーホール３２４，第５のスルーホ
ール３２５を含む５個のスルーホールを示している。こ
れらすべてのスルーホールは、第１のコア３０１に対応
するスルーホールに対し一直線上に列んでいる。しか
し、第１のコア３０１の第６のスルーホール３１６は、
第２のコアに対応するスルーホールを有していないこと
に留意すべきである。したがって、第６のスルーホール
３１６は、設計基準に従って、第１のコア内にのみ延び
ている。
【００３２】第３のコア３０３は、第１のスルーホール
３３１，第２のスルーホール３３２，第３のスルーホー
ル３３３を有している。スルーホール３３１，３３２，
３３３は、第２のコアの対応するスルーホール３２１，
３２２，３２３に対し一直線上に列んでいる。しかし、
第２のコアにおいて、第４のスルーホール３２４および
第５のスルーホール３２５は、第３のコアにおいて合致
する対応のスルーホールを有していない。したがって、
第４および第５のスルーホールは、第３のコア３０３内
には続かない。
【００３３】図１０は、位置決めされて一緒に配置され
た第１のコア３０１，第２のコア３０２，第３のコア３
０３を示している。キャリア・シート１００上の円形状
パッド１５０は、点線で示すように、外部に開いたスル
ーホール３１１，３１２，３１４，３１６に接続され、
長円形パッド１５５は、外部に開いた２つのスルーホー
ル３１３，３１５に接続される。
【００３４】図１１において、キャリア層１００は、第
１のコア３０１，第２のコア３０２，第３のコア３０３
に位置決めされて配置されている。図１１の構造は、積
層プロセスに対して準備される。積層プロセスの間、圧
力が加えられる。この圧力は、矢印３５０で示されるよ
うに下方に、矢印３６０で示されるように上方に加えら
れる。積層は、第１のコア３０１のスルーホールを覆う
ための、パッド１５０のバイア・ランドへの接着を含ん
でいる。いくつかの実施例では、十分な圧力が加えられ
て、スルーホールおよびパッド構造が圧縮され、図１５
に示し、かつ、図１５について詳細に説明されるよう
に、パッドの表面が誘電体層と同じ面になるように形成
される。
【００３５】図１２は、積層後のキャップド多層回路基
板を示す。キャリア・シート１１０が剥離され、円形状
パッド１５０の１つによってそれぞれがふさがれた第１
および第２のスルーホール３１１，３１２が現れる状態
が示されている。細長パッド１５５は、第３のスルーホ
ール３１３および第５のスルーホールの両方を、被覆す
る。
【００３６】多層回路基板に対する好適な接合プロセス
は、米国特許第５，３５９，７６７号明細書「Ｍｅｔｈ
ｏｄ ｏｆ Ｍａｋｉｎｇ Ｍｕｌｔｉｌａｙｅｒｅｄ
Ｃｉｒｃｕｉｔ Ｂｏａｒｄ」に開示されており、そ
の内容は本願明細書の内容に引用される。この米国特許
出願明細書は、コアを互いに接着させるために、遷移液
相（ＴＬＢ）技術を用いる方法を開示している。これに
よると、多層構造のための積層プロセスは、スルーホー
ルを正確に位置決めし、そしてスルーホールを所定の圧
力（例えば、２１ｋｇ／ｃｍ2 （３００ｐｓｉ））で圧
縮する。次に、圧縮された構造は、設定された期間の
間、第１の温度（例えば、３００℃）に加熱され、２つ
のスルーホール間の初期接着を形成する。この初期接着
処理により形成された合金は、サブアセンブリ誘電体
（例えば、ＰＴＦＥ）の融点よりもかなり大きい融点を
有している。この期間に続いて、圧縮されたサブアセン
ブリは、多層構造内での誘電体のフローを保証するのに
十分な、第２の設定期間の間、さらに高い温度（例え
ば、３８０℃）に加熱される。次に、サブアセンブリ
は、冷却され、圧力が除かれる。この方法は、圧縮され
たコア内のスルーホールの各対間の効果的な係合を増進
し、位置決めされた各スルーホール間に形成された接着
部を通しての誘電体の侵入を阻止する。誘電体の侵入
は、隣接するコア間の電気的接続に悪影響を及ぼす。
【００３７】好適な実施例では、接着金属として金−ス
ズを用いるＴＬＰ（遷移液相）に従って積層が行われる
が、他の実施例では、異なる電気的相互接続技術を用い
ることができることを理解すべきである。例えば、Ｓｎ
Ｐｂ：共晶、ＳｎＰｂ：高温金−インジウムＴＬＰ、は
んだペースト、導電接着プロセスを用いることができ
る。他の技術を選択するためのプロセスの考察は、電気
的相互接続技術，機械的接着技術，誘電体材料の熱的な
両立性の維持を含んでいる。ある場合には、材料の選択
は、電気的および機械的相互接続に採用することのでき
る代替を制限し得る。
【００３８】図１３は、積層プロセスの前に、第１のス
ルーホール３１１に位置決めされた位置にある、スルー
ホールおよびパッド１５０の断面図である。図からわか
るように、誘電体材料３８０，３９０の両面のバイア・
ランド（スルーホール３１１を取り囲む）は、圧縮され
ず、第１のコア３０１の誘電体材料３８０は、３９５で
示される空間によって、第２のコア３０２の誘電体材料
３９０から分離されている。
【００３９】図１４は、積層プロセス後の、スルーホー
ル３１１の断面図である。第１のコア３０１および第２
のコア３０２は、互いに圧縮されて、スルーホール３１
１のバイア・ランドは電気的に接合された。第１コアの
誘電体材料３８０は、第２コアの誘電体３９０に対して
圧縮される。キャリア・シート１００は剥離されて、ス
ルーホール３１１に接続される銅表面１４５を露出す
る。積層プロセスにおいて熱および圧力の供給の際に、
金層２１０およびスズ層２２０の組合せによって、合金
４１０が形成される。得られた合金層４１０は、導電性
を有し、スルーホール３１１に接着して、電気的接続を
与える。銅層１４５は、合金層４１０の上部にそのまま
残り、電気コンポーネントへの実装パッドを与える。例
えば、はんだボール４２０は、電気コンポーネント４３
０を、銅層１４５に接続する。
【００４０】図１５は、キャップド・スルーホール３１
１の他の実施例を示す。パッド１５０の銅層１４５の上
面は、第１の（上側の）コア３０１の誘電体層３８０の
上面５００と面を同一に配置される。図１５では、この
明細書の教示から当業者には明らかな所定のプロセスに
おいて、パッド１５０は、多層構造の積層プロセスの際
に加えられる熱および圧力の組合せによって、誘電体層
３８０内に押し込められて、同一面とされる。同一面パ
ッドは、多層回路基板の後のプロセスの際に、利点を有
している。この利点には、薄いはんだマスクが、パッド
上に設けられることを可能にし、フィーチャの容易な分
解を与えることを含んでいる。
【００４１】本発明は、単一層のプリント回路基板、お
よびここで説明した多数のコアで作られた多層回路基板
を含む、多くのタイプのプリント回路基板上に金属フィ
ーチャを形成するのに有用である。当業者であれば、本
発明の他の実施例および変形例を、これらの教示の観点
から考えることができる。例えば、サブトラクティブ法
のような他のプロセスを用いて、パッドをキャリア・シ
ート上に形成することができる。また、いくつかの実施
例では、１つ以上のパッドを、スルーホール以外の他の
フィーチャに設けることができる。
【００４２】まとめとして、本発明の構成に関して以下
の事項を開示する。 （１）上面に開いた複数のスルーホールを有する高密度
プリント回路基板にパッドを設ける方法において、 ａ）キャリア・シート上に複数のパッドを所定のパター
ンで形成する工程を含み、前記パッドの各々は、前記キ
ャリア・シートに近接する銅層と、該銅層の上部に形成
された接合金属層とを有し、 ｂ）前記プリント回路基板の上面上のスルーホール・パ
ターンに位置決めして、前記複数のパッドを前記キャリ
ア・シート上に配置する工程と、 ｃ）前記接合金属を用いて、前記上面上のスルーホール
にパッドを積層する工程と、 ｄ）前記スルーホールに接合する前記複数のパッドから
前記キャリア・シートを分離して、前記銅層を露出する
工程とを含む、ことを特徴とする、高密度プリント回路
基板にパッドを設ける方法。 （２）前記工程（ａ）は、前記キャリア・シート上に銅
をスパッタし電気めっきする工程を含む、上記（１）に
記載の高密度プリント回路基板にパッドを設ける方法。 （３）前記キャリア・シートは、ポリイミドよりなる、
上記（１）に記載の高密度プリント回路基板にパッドを
設ける方法。 （４）前記キャリア・シートは、ステンレス銅よりな
る、上記（１）に記載の高密度プリント回路基板にパッ
ドを設ける方法。 （５）前記工程（ａ）は、前記接合金属を電気めっきす
る工程を含む、上記（１）に記載の高密度プリント回路
基板にパッドを設ける方法。 （６）前記接合金属は、金およびスズよりなる、上記
（５）に記載の高密度プリント回路基板にパッドを設け
る方法。 （７）前記積層工程は、遷移液相（ＴＬＰ）プロセスを
含む、上記（１）に記載の高密度プリント回路基板にパ
ッドを設ける方法。 （８）前記接合金属は、金およびスズよりなり、前記Ｔ
ＬＰプロセスは、前記金およびスズを加熱して、金−ス
ズ合金を形成する工程を含む、上記（７）に記載の高密
度プリント回路基板にパッドを設ける方法。 （９）前記回路基板は、誘電体材料よりなる上面を定
め、前記工程（ｃ）は、前記複数のパッドを前記プリン
ト回路基板内に圧縮して、前記複数のパッドの最外面
が、プリント回路基板の誘電体層の上面と同一面となる
ようにする工程を含む、上記（１）に記載の高密度プリ
ント回路基板にパッドを設ける方法。 （１０）電子コンポーネントを、前記複数のパッドの少
なくとも１つに実装する工程をさらに含む、上記（１）
に記載の高密度プリント回路基板にパッドを設ける方
法。 （１１）電子コンポーネントを実装する前記工程は、は
んだボールを設ける工程を含む、上記（１０）に記載の
高密度プリント回路基板にパッドを設ける方法。 （１２）前記複数のパッドの少なくとも１つは、前記プ
リント回路基板の少なくとも２つのスルーホールを覆う
形状を有し、前記積層工程は、前記パッドを前記少なく
とも２つのスルーホールに接着する工程を含む、上記
（１）に記載の高密度プリント回路基板にパッドを設け
る方法。 （１３）上面に複数のスルーホールを有する高密度多層
プリント回路基板を形成する方法において、 ａ）キャリア・シート上に複数のパッドを所定のパター
ンで形成する工程を含み、前記パッドの各々は、前記キ
ャリア・シートに近接する銅層と、この銅層の上部に形
成された接合金属層とを有し、 ｂ）所定のスルーホール・パターンを有する複数の予め
形成されたコア回路基板を位置決めする工程を含み、前
記複数のコアは、外部に開いたスルーホールを有する上
面を有する上部コアを有し、 ｃ）前記上面上のスルーホール・パターンに位置決めし
て、前記複数のパッドを前記キャリア・シート上に配置
する工程と、 ｄ）前記接合金属を用いて、前記パッドを前記上面上の
スルーホールに積層し、前記複数のコアを同時に積層し
て、多層構造を得る工程と、 ｅ）前記スルーホールに接合する前記複数のパッドから
前記キャリア・シートを分離して、前記銅層を露出する
工程とを含む、ことを特徴とする、高密度多層プリント
回路基板を形成する方法。 （１４）前記工程（ａ）は、前記キャリア・シート上に
銅をスパッタし電気めっきする工程を含む、上記（１
３）に記載の高密度多層プリント回路基板を形成する方
法。 （１５）前記キャリア・シートは、ポリイミドよりな
る、上記（１３）に記載の高密度多層プリント回路基板
を形成する方法。 （１６）前記キャリア・シートは、ステンレス銅よりな
る、上記（１３）に記載の高密度多層プリント回路基板
を形成する方法。 （１７）前記工程（ａ）は、前記接合金属を電気めっき
する工程を含む、上記８１３）に記載の高密度多層プリ
ント回路基板を形成する方法。 （１８）前記接合金属は、金およびスズよりなる、上記
（１７）に記載の高密度多層プリント回路基板を形成す
る方法。 （１９）前記積層工程は、遷移液相（ＴＬＰ）プロセス
を含む、上記（１３）に記載の高密度多層プリント回路
基板を形成する方法。 （２０）前記接合金属は、金およびスズよりなり、前記
ＴＬＰプロセスは、前記金およびスズを加熱して、金−
スズ合金を形成する工程を含む、上記（１９）に記載の
高密度多層プリント回路基板を形成する方法。 （２１）前記多層回路は、誘電体材料よりなる上面を定
め、前記工程（ｃ）は、前記複数のパッドを前記プリン
ト回路基板内に圧縮して、前記複数のパッドの最外面
が、プリント回路基板の誘電体層の上面と同一面となる
ようにする工程を含む、上記（１３）に記載の高密度多
層プリント回路基板を形成する方法。 （２２）電子コンポーネントを、前記複数のパッドの少
なくとも１つに実装する工程をさらに含む、上記（１
３）に記載の高密度多層プリント回路基板を形成する方
法。 （２３）電子コンポーネントを実装する前記工程は、は
んだボールを設ける工程を含む、上記（１３）に記載の
高密度多層プリント回路基板を形成する方法。 （２４）前記複数のパッドの少なくとも１つは、前記プ
リント回路基板の少なくとも２つのスルーホールを覆う
形状を有し、前記積層工程は、前記パッドを前記少なく
とも２つのスルーホールに接着する工程を含む、上記
（１３）に記載の高密度多層プリント回路基板を形成す
る方法。 （２５）上面に開いた複数のスルーホールを有する高密
度多層プリント回路基板にパッドを設ける方法におい
て、 ａ）下記工程ａ１〜ａ７を含むキャリア・シート上に複
数のパッドを形成する工程を含み、 ａ１）前記キャリア・シート上に銅表面層を付着して、
銅表面キャリア・シートを与える工程、 ａ２）前記銅表面キャリア・シートにホトレジストを設
ける工程、 ａ３）前記銅表面キャリア・シート上の前記ホトレジス
トを、所定のパッド・パターンで露光する工程、 ａ４）工程ａ３による露出表面を現像し洗浄して、前記
所定のパッド・パターンを有する複数の露出領域を設け
る工程、 ａ５）前記複数の露出領域上に銅を付着する工程、 ａ６）工程ａ５において付着された銅の上に接合金属を
付着する工程、 ａ７）前記キャリア・シートから、前記ホトレジストの
層および前記銅の層を除去する工程、 ｂ）前記多層プリント回路基板の上面上のスルーホール
・パターンに位置決めして、前記複数のパッドを前記キ
ャリア・シート上に配置する工程と、 ｃ）前記接合金属を用いて、前記上面上のスルーホール
にパッドを積層する工程と、 ｄ）前記スルーホールに接合する前記複数のパッドから
前記キャリア・シートを分離する工程とを含む、ことを
特徴とする、高密度多層プリント回路基板にパッドを設
ける方法。 （２６）前記キャリア・シートは、剥離できるポリイミ
ド層よりなる、上記（２５）に記載の高密度多層プリン
ト回路基板にパッドを設ける方法。 （２７）前記キャリア・シートは、剥離できるステンレ
ス鋼よりなる、上記（２５）に記載の高密度多層プリン
ト回路基板にパッドを設ける方法。 （２８）前記工程（ａ）は、前記接合金属を電気めっき
する工程を含む、上記（２５）に記載の高密度多層プリ
ント回路基板にパッドを設ける方法。 （２９）前記接合金属は、金およびスズよりなる、上記
（２５）に記載の高密度多層プリント回路基板にパッド
を設ける方法。 （３０）前記積層工程は、遷移液相（ＴＬＰ）プロセス
を含む、上記（２５）に記載の高密度多層プリント回路
基板にパッドを設ける方法。 （３１）前記接合金属は、金およびスズよりなり、前記
ＴＬＰプロセスは、前記金およびスズを加熱して、金−
スズ合金を形成する工程を含む、上記（３０）に記載の
高密度多層プリント回路基板にパッドを設ける方法。 （３２）前記多層回路は、誘電体材料よりなる上面を定
め、前記工程（ｃ）は、前記複数のパッドを前記多層構
造内に圧縮して、前記複数のパッドの最外面が、多層構
造の誘電体層の上面と同一面となるようにする工程を含
む、上記（２５）に記載の高密度プリント回路基板にパ
ッドを設ける方法。 （３３）電子コンポーネントを、前記複数のパッドの少
なくとも１つに実装する工程をさらに含む、上記（２
５）に記載の高密度多層プリント回路基板にパッドを設
ける方法。 （３４）電子コンポーネントを実装する前記工程は、は
んだボールを設ける工程を含む、上記（３３）に記載の
高密度多層プリント回路基板にパッドを設ける方法。 （３５）前記複数のパッドの少なくとも１つは、前記多
層構造の少なくとも２つのスルーホールを覆う形状を有
し、前記積層工程は、前記パッドを前記少なくとも２つ
のスルーホールに接着する工程を含む、上記（２５）に
記載の高密度多層プリント回路基板にパッドを設ける方
法。 （３６）誘電体よりなる外面と、前記外面に、ふさがれ
た外部開口を有する複数のスルーホールと、前記開口に
接続された複数のパッドとを備え、前記パッドは、前記
開口をふさぎ、前記パッドは、関連するスルーホールと
は反対側の上部平坦面を有し、この上部平坦面は、前記
外面とほぼ同一面となるように配置される、ことを特徴
とする多層回路基板。 （３７）前記パッドの少なくとも１つは、関連するスル
ーホールを覆うために円形状である、上記（３６）に記
載の多層回路基板。 （３８）前記パッドの少なくとも１つは、前記スルーホ
ールのうちの少なくとも２つを覆うための形状を有す
る、上記（３６）に記載の多層回路基板。 （３９）前記パッドは、各パッドを関連するスルーホー
ルに接続する接合金属を有する、上記（３６）に記載の
多層回路基板。 （４０）前記接合金属は、金−スズ合金よりなる、上記
（３６）に記載の多層回路基板。 （４１）多層プリント回路基板を形成する方法におい
て、複数の露出したスルーホールを有する上面を持つ上
部コアを含む、複数のコアプリント回路基板（ＰＣＢ）
を形成する工程と、剥離できるキャリア層上に所定のパ
ッド・パターンで複数のパッドを形成する工程と、前記
コアＰＣＢを、相互接続できる構成で、互いに位置決め
する工程と、前記所定のパッド・パターンを、前記上面
に合わせて位置決めする工程と、前記コアＰＣＢおよび
複数のパッドを加熱および圧縮する工程と、前記キャリ
ア層を剥離して、前記上面のスルーホール上にパッドを
有する多層ＰＣＢを与える工程と、を含むことを特徴と
する多層プリント回路基板の形成方法。
【図面の簡単な説明】
【図１】キャリア・シートを示す斜視図である。
【図２】キャリア・シート上にスパッタされフラッシュ
めっきされた銅層を示す斜視図である。
【図３】銅層上に設けられたホトレジスト層と、所定の
パッド・パターンと、ホトレジスト層を露光する紫外線
源とを示す斜視図である。
【図４】未露光のホトレジストが除去された複数の露出
領域を示す斜視図である。
【図５】複数の露出領域内に形成された複数の銅層を示
す斜視図である。
【図６】複数の銅層上に接合金属を付着することによっ
て形成された複数のパッドを示す斜視図である。
【図７】残りのホトレジストおよび銅スパッタ層が除去
された、パッド形成剥離可能キャリア・シートを示す斜
視図である。
【図８】好適な実施例におけるパッドの１つを示す斜視
図である。
【図９】上部にパッドが形成されたキャリア・シートに
位置決めされた複数のコアを示す斜視図である。
【図１０】互いに位置決めされた複数のコアを示す斜視
図であり、キャリア・シート上のパッドを示す図であ
る。
【図１１】積層のために配列されたコアに位置決めされ
たキャリア・シートを示す斜視図である。
【図１２】キャップド多層回路の斜視図であり、キャリ
ア・シートが剥離される状態を示す図である。
【図１３】複数のコアと、コアを通るスルーホールと、
積層前にスルーホールの上部にあるパッドとを示す断面
図である。
【図１４】積層後の複数のコアの断面図であり、多層構
造内のキャップド・スルーホールと、はんだボールと、
はんだボールに接続された電気コンポーネントとを示す
図である。
【図１５】パッドの上面が、上部コアの誘電体層の上面
と同一面になる位置に、パッドが圧縮された、積層後の
複数のコアの断面図である。
【符号の説明】
１００ キャリア・シート １１０ 銅層 １２０ ホトレジスト層 １４５ 銅層 １５０ 円形状パッド １５５ 長円状パッド ２１０ 金層 ２２０ スズ層 ３０１，３０２，３０３ コア ３１１ スルーホール ３８０，３９０ 誘電体材料
───────────────────────────────────────────────────── フロントページの続き (72)発明者 デヴィッド・ノエル・ライト アメリカ合衆国 18818 ペンシルバニ ア州 フレンズヴィル アールディー１ ボックス 1772（番地なし) (56)参考文献 特開 平７−115280（ＪＰ，Ａ) 特開 平６−21631（ＪＰ，Ａ) 特開 平４−192495（ＪＰ，Ａ) 特開 平７−66362（ＪＰ，Ａ) 特開 平６−77073（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H05K 3/00 - 3/46

Claims (16)

    (57)【特許請求の範囲】
  1. 【請求項１】上面に開いた複数のスルーホールを有する
    高密度プリント回路基板にパッドを設ける方法におい
    て、 ａ）キャリア・シート上に複数のパッドを所定のパター
    ンで形成する工程を含み、前記パッドの各々は、前記キ
    ャリア・シートに近接する銅層と、該銅層の上部に形成
    された接合金属層とを有し、 ｂ）前記プリント回路基板の上面上のスルーホール・パ
    ターンに位置決めして、前記複数のパッドを前記キャリ
    ア・シート上に配置する工程と、 ｃ）前記接合金属を用いて、前記上面上のスルーホール
    にパッドを積層する工程と、 ｄ）前記スルーホールに接合する前記複数のパッドから
    前記キャリア・シートを分離して、前記銅層を露出する
    工程とを含む、 ことを特徴とする、高密度プリント回路基板にパッドを
    設ける方法。
  2. 【請求項２】上面に複数のスルーホールを有する高密度
    多層プリント回路基板を形成する方法において、 ａ）キャリア・シート上に複数のパッドを所定のパター
    ンで形成する工程を含み、前記パッドの各々は、前記キ
    ャリア・シートに近接する銅層と、この銅層の上部に形
    成された接合金属層とを有し、 ｂ）所定のスルーホール・パターンを有する複数の予め
    形成されたコア回路基板を位置決めする工程を含み、前
    記複数のコアは、外部に開いたスルーホールを有する上
    面を有する上部コアを有し、 ｃ）前記上面上のスルーホール・パターンに位置決めし
    て、前記複数のパッドを前記キャリア・シート上に配置
    する工程と、 ｄ）前記接合金属を用いて、前記パッドを前記上面上の
    スルーホールに積層し、前記複数のコアを同時に積層し
    て、多層構造を得る工程と、 ｅ）前記スルーホールに接合する前記複数のパッドから
    前記キャリア・シートを分離して、前記銅層を露出する
    工程とを含む、 ことを特徴とする、高密度多層プリント回路基板を形成
    する方法。
  3. 【請求項３】上面に開いた複数のスルーホールを有する
    高密度多層プリント回路基板にパッドを設ける方法にお
    いて、 ａ）下記工程ａ１〜ａ７を含むキャリア・シート上に複
    数のパッドを形成する工程を含み、 ａ１）前記キャリア・シート上に銅表面層を付着して、
    銅表面キャリア・シートを与える工程、 ａ２）前記銅表面キャリア・シートにホトレジストを設
    ける工程、 ａ３）前記銅表面キャリア・シート上の前記ホトレジス
    トを、所定のパッド・パターンで露光する工程、 ａ４）工程ａ３による露出表面を現像し洗浄して、前記
    所定のパッド・パターンを有する複数の露出領域を設け
    る工程、 ａ５）前記複数の露出領域上に銅を付着する工程、 ａ６）工程ａ５において付着された銅の上に接合金属を
    付着する工程、 ａ７）前記キャリア・シートから、前記ホトレジストの
    層および前記銅の層を除去する工程、 ｂ）前記多層プリント回路基板の上面上のスルーホール
    ・パターンに位置決めして、前記複数のパッドを前記キ
    ャリア・シート上に配置する工程と、 ｃ）前記接合金属を用いて、前記上面上のスルーホール
    にパッドを積層する工程と、 ｄ）前記スルーホールに接合する前記複数のパッドから
    前記キャリア・シートを分離する工程とを含む、 ことを特徴とする、高密度多層プリント回路基板にパッ
    ドを設ける方法。
  4. 【請求項４】前記工程（ａ）は、前記キャリア・シート
    上に銅をスパッタし電気めっきする工程を含む請求項１
    に記載の方法。
  5. 【請求項５】前記キャリア・シートは、ポリイミドより
    なる請求項１に記載の方法。
  6. 【請求項６】前記キャリア・シートは、ステンレス銅よ
    りなる請求項１に記載の方法。
  7. 【請求項７】前記工程（ａ）は、前記接合金属を電気め
    っきする工程を含む請求項１に記載の方法。
  8. 【請求項８】前記接合金属は、金およびスズよりなる請
    求項７に記載の方法。
  9. 【請求項９】前記積層工程は、遷移液相（ＴＬＰ）プロ
    セスを含む請求項１に記載の方法。
  10. 【請求項１０】前記接合金属は、金およびスズよりな
    り、前記ＴＬＰプロセスは、前記金およびスズを加熱し
    て、金−スズ合金を形成する工程を含む請求項９に記載
    の方法。
  11. 【請求項１１】前記回路基板は、誘電体材料よりなる上
    面を定め、前記工程（ｃ）は、前記複数のパッドを前記
    プリント回路基板内に圧縮して、前記複数のパッドの最
    外面が、プリント回路基板の誘電体層の上面と同一面と
    なるようにする工程を含む請求項１に記載の方法。
  12. 【請求項１２】電子コンポーネントを、前記複数のパッ
    ドの少なくとも１つに実装する工程をさらに含む請求項
    １に記載の方法。
  13. 【請求項１３】電子コンポーネントを実装する前記工程
    は、はんだボールを設ける工程を含む請求項１２に記載
    の高密度プリント回路基板にパッドを設ける方法。
  14. 【請求項１４】前記複数のパッドの少なくとも１つは、
    前記プリント回路基板の少なくとも２つのスルーホール
    を覆う形状を有し、前記積層工程は、前記パッドを前記
    少なくとも２つのスルーホールに接着する工程を含む請
    求項１に記載の方法。
  15. 【請求項１５】多層プリント回路基板を形成する方法に
    おいて、 複数の金属めっきスルーホールの開口が上面に露出して
    いる上部コアを含む、複数のコアプリント回路基板（Ｐ
    ＣＢ）を用意する工程と、 前記スルーホール開口を覆って融着すべき大きさおよび
    材料の接合金属層を含む金属積層構造の複数のパッドが
    所定のパッド・パターンでシート基層上に剥離可能に設
    けられているキャリア・シートを用意する工程と、 前記複数のＰＣＢを、相互接続できる構成で、互いに位
    置決めする工程と、 前記複数のパッドがそれぞれ対応する前記スルーホール
    開口を覆って整置されるように前記キャリア・シートを
    前記ＰＣＢ上面に合わせて位置決めする工程と、 前記スルーホール開口とそれらを覆うパッドとの融着面
    が前記ＰＣＢ上面から押し込まれたレベルに位置するよ
    うに前記ＰＣＢおよび複数のパッドを加熱および圧縮す
    る工程と、 前記キャリア・シートを剥離して、前記スルーホール開
    口が前記パッドで覆われている多層ＰＣＢを与える工程
    と、 を含むことを特徴とする多層プリント回路基板の形成方
    法。
  16. 【請求項１６】前記加熱および圧縮する工程は、前記パ
    ッドが前記ＰＣＢ上面と実質的に平坦面化されるまで行
    なうことを特徴とする請求項１５に記載の方法。」
JP33539396A 1995-12-29 1996-12-16 高密度プリント回路基板にパッドを設ける方法 Expired - Fee Related JP3320325B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/580678 1995-12-29
US08/580,678 US5829124A (en) 1995-12-29 1995-12-29 Method for forming metallized patterns on the top surface of a printed circuit board

Publications (2)

Publication Number Publication Date
JPH09186437A JPH09186437A (ja) 1997-07-15
JP3320325B2 true JP3320325B2 (ja) 2002-09-03

Family

ID=24322083

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33539396A Expired - Fee Related JP3320325B2 (ja) 1995-12-29 1996-12-16 高密度プリント回路基板にパッドを設ける方法

Country Status (4)

Country Link
US (2) US5829124A (ja)
JP (1) JP3320325B2 (ja)
KR (1) KR100268742B1 (ja)
CN (1) CN1134209C (ja)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5632631A (en) 1994-06-07 1997-05-27 Tessera, Inc. Microelectronic contacts with asperities and methods of making same
US5773195A (en) * 1994-12-01 1998-06-30 International Business Machines Corporation Cap providing flat surface for DCA and solder ball attach and for sealing plated through holes, multi-layer electronic structures including the cap, and a process of forming the cap and for forming multi-layer electronic structures including the cap
US6002177A (en) * 1995-12-27 1999-12-14 International Business Machines Corporation High density integrated circuit packaging with chip stacking and via interconnections
US5829124A (en) * 1995-12-29 1998-11-03 International Business Machines Corporation Method for forming metallized patterns on the top surface of a printed circuit board
US6307659B1 (en) 1997-09-24 2001-10-23 Stratos Lightwave, Inc. Optoelectronic transceiver having an adaptable logic level signal detect output
US6713707B2 (en) 1997-10-16 2004-03-30 Magna International, Inc. Welding material and method without carrier
US6621037B2 (en) * 1997-10-16 2003-09-16 Magna International Inc. Welding material with conductive sheet and method
US6689982B2 (en) 1997-10-16 2004-02-10 Magna International, Inc. Apparatus and method for welding aluminum tubes
US6009632A (en) * 1997-12-12 2000-01-04 Mercury Diagnostics, Inc. Alignment system for optical analyte testing meter components
US6373269B1 (en) * 1998-10-13 2002-04-16 Frederick J. Holmes Circuit board particularly adapted for use with high density test point in-circuit testers
JP3973340B2 (ja) * 1999-10-05 2007-09-12 Ｎｅｃエレクトロニクス株式会社 半導体装置、配線基板、及び、それらの製造方法
US6686653B2 (en) * 2000-06-28 2004-02-03 Institut National D'optique Miniature microdevice package and process for making thereof
US6884313B2 (en) * 2001-01-08 2005-04-26 Fujitsu Limited Method and system for joining and an ultra-high density interconnect
US6429390B1 (en) 2001-03-12 2002-08-06 International Business Machines Corporation Structure and method for forming the same of a printed wiring board having built-in inspection aids
JP3675407B2 (ja) * 2001-06-06 2005-07-27 株式会社デンソー 電子装置
US6663786B2 (en) * 2001-06-14 2003-12-16 International Business Machines Corporation Structure having embedded flush circuitry features and method of fabricating
US6740567B2 (en) * 2001-06-20 2004-05-25 Taiwan Semiconductor Manufacturing Co., Ltd Laminating method for forming integrated circuit microelectronic fabrication
KR100416000B1 (ko) * 2001-07-11 2004-01-24 삼성전자주식회사 다수의 핀을 갖는 부품이 실장되는 인쇄회로기판
KR20070074001A (ko) 2002-03-05 2007-07-10 히다치 가세고교 가부시끼가이샤 수지 부착 금속박, 금속 피복 적층판, 그를 이용한 프린트배선판 및 그의 제조 방법
US20030234276A1 (en) * 2002-06-20 2003-12-25 Ultratera Corporation Strengthened bonding mechanism for semiconductor package
US6876088B2 (en) 2003-01-16 2005-04-05 International Business Machines Corporation Flex-based IC package construction employing a balanced lamination
US6867121B2 (en) * 2003-01-16 2005-03-15 International Business Machines Corporation Method of apparatus for interconnecting a relatively fine pitch circuit layer and adjacent power plane(s) in a laminated construction
US7253510B2 (en) 2003-01-16 2007-08-07 International Business Machines Corporation Ball grid array package construction with raised solder ball pads
US6994918B2 (en) * 2003-08-12 2006-02-07 Johnson Morgan T Selective application of conductive material to circuit boards by pick and place
US7416106B1 (en) * 2003-09-29 2008-08-26 Emc Corporation Techniques for creating optimized pad geometries for soldering
TWI262041B (en) * 2003-11-14 2006-09-11 Hitachi Chemical Co Ltd Formation method of metal layer on resin layer, printed wiring board, and production method thereof
US7332817B2 (en) * 2004-07-20 2008-02-19 Intel Corporation Die and die-package interface metallization and bump design and arrangement
US7390735B2 (en) * 2005-01-07 2008-06-24 Teledyne Licensing, Llc High temperature, stable SiC device interconnects and packages having low thermal resistance
US7353479B2 (en) * 2005-01-31 2008-04-01 Faraday Technology Corp. Method for placing probing pad and computer readable recording medium for storing program thereof
US7830021B1 (en) * 2005-09-06 2010-11-09 Rockwell Collins, Inc. Tamper resistant packaging with transient liquid phase bonding
JP4295767B2 (ja) * 2006-01-10 2009-07-15 日本特殊陶業株式会社 コンデンサ
JP2008205132A (ja) * 2007-02-19 2008-09-04 Nec Corp プリント配線板及びこれとフレキシブルプリント基板とのはんだ接続構造並びに方法
TWI455671B (zh) * 2007-10-23 2014-10-01 Ube Industries 印刷電路板之製造方法
JP2008263222A (ja) * 2008-06-23 2008-10-30 Ibiden Co Ltd 多層プリント配線板
JP2009143233A (ja) * 2008-12-24 2009-07-02 Nippon Mining & Metals Co Ltd キャリア付金属箔
US8552311B2 (en) * 2010-07-15 2013-10-08 Advanced Bionics Electrical feedthrough assembly
JP5430002B2 (ja) * 2010-08-31 2014-02-26 京セラＳｌｃテクノロジー株式会社 配線基板およびその製造方法
US8431445B2 (en) 2011-06-01 2013-04-30 Toyota Motor Engineering & Manufacturing North America, Inc. Multi-component power structures and methods for forming the same
FR2994304A1 (fr) * 2012-08-02 2014-02-07 St Microelectronics Tours Sas Puce a montage en surface
CN108140138A (zh) * 2015-04-14 2018-06-08 第资本服务公司 具有emv接口的动态交易卡和制造方法
US9990795B2 (en) 2015-04-14 2018-06-05 Capital One Services, Llc Dynamic transaction card with EMV interface and method of manufacturing
ES2928498T3 (es) 2019-05-07 2022-11-18 Light Med Usa Inc Método de fase líquida transitoria de plata-indio de unión de dispositivo semiconductor y soporte de dispersión de calor y estructura semiconductora que tiene una junta de unión de fase líquida transitoria de plata-indio
CN113936545B (zh) * 2021-10-15 2024-01-16 业成科技（成都）有限公司 背光模组及其制造方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US535523A (en) * 1895-03-12 Fire-escape
ES316614A1 (es) * 1964-08-24 1966-07-01 Gen Electric Un procedimiento para preparar una composicion electronicamente conductora.
US3832769A (en) * 1971-05-26 1974-09-03 Minnesota Mining & Mfg Circuitry and method
US3781596A (en) * 1972-07-07 1973-12-25 R Galli Semiconductor chip carriers and strips thereof
US4016050A (en) * 1975-05-12 1977-04-05 Bell Telephone Laboratories, Incorporated Conduction system for thin film and hybrid integrated circuits
US3986939A (en) * 1975-01-17 1976-10-19 Western Electric Company, Inc. Method for enhancing the bondability of metallized thin film substrates
DE3036260A1 (de) * 1980-09-26 1982-04-29 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zur herstellung von elektrischen kontakten an einer silizium-solarzelle
US4648179A (en) * 1983-06-30 1987-03-10 International Business Machines Corporation Process of making interconnection structure for semiconductor device
US4879156A (en) * 1986-05-02 1989-11-07 International Business Machines Corporation Multilayered ceramic substrate having solid non-porous metal conductors
US4851614A (en) * 1987-05-22 1989-07-25 Compaq Computer Corporation Non-occluding mounting hole with solder pad for printed circuit boards
US4832255A (en) * 1988-07-25 1989-05-23 International Business Machines Corporation Precision solder transfer method and means
JPH0298190A (ja) * 1988-10-04 1990-04-10 Mitsubishi Electric Corp プリント配線板
US5113579A (en) * 1989-06-30 1992-05-19 Semicon Components, Inc. Method of manufacturing hybrid integrated circuit
US5015538A (en) * 1989-09-22 1991-05-14 Minnesota Mining And Manufacturing Company Process for pulse electroplating electroactive polymers and articles derived therefrom
US5611140A (en) * 1989-12-18 1997-03-18 Epoxy Technology, Inc. Method of forming electrically conductive polymer interconnects on electrical substrates
JP2940269B2 (ja) * 1990-12-26 1999-08-25 日本電気株式会社 集積回路素子の接続方法
US5338900A (en) * 1991-03-06 1994-08-16 International Business Machines Corporation Structures for electrically conductive decals filled with inorganic insulator material
US5306872A (en) * 1991-03-06 1994-04-26 International Business Machines Corporation Structures for electrically conductive decals filled with organic insulator material
US5116459A (en) * 1991-03-06 1992-05-26 International Business Machines Corporation Processes for electrically conductive decals filled with organic insulator material
JPH05114448A (ja) * 1991-10-21 1993-05-07 Fujitsu Ltd 後付け部品のはんだ付け方法
US5239448A (en) * 1991-10-28 1993-08-24 International Business Machines Corporation Formulation of multichip modules
JP2910397B2 (ja) * 1992-04-22 1999-06-23 日本電気株式会社 半田接続方法
US5305523A (en) * 1992-12-24 1994-04-26 International Business Machines Corporation Method of direct transferring of electrically conductive elements into a substrate
US5288951A (en) * 1992-10-30 1994-02-22 At&T Bell Laboratories Copper-based metallizations for hybrid integrated circuits
JP2716336B2 (ja) * 1993-03-10 1998-02-18 日本電気株式会社 集積回路装置
US5323947A (en) * 1993-05-03 1994-06-28 Motorola, Inc. Method and apparatus for use in forming pre-positioned solder bumps on a pad arrangement
US5773195A (en) * 1994-12-01 1998-06-30 International Business Machines Corporation Cap providing flat surface for DCA and solder ball attach and for sealing plated through holes, multi-layer electronic structures including the cap, and a process of forming the cap and for forming multi-layer electronic structures including the cap
US5829124A (en) * 1995-12-29 1998-11-03 International Business Machines Corporation Method for forming metallized patterns on the top surface of a printed circuit board
US5764485A (en) * 1996-04-19 1998-06-09 Lebaschi; Ali Multi-layer PCB blockade-via pad-connection
US5819401A (en) * 1996-06-06 1998-10-13 Texas Instruments Incorporated Metal constrained circuit board side to side interconnection technique

Also Published As

Publication number Publication date
KR970050001A (ko) 1997-07-29
JPH09186437A (ja) 1997-07-15
US6066808A (en) 2000-05-23
CN1134209C (zh) 2004-01-07
CN1156392A (zh) 1997-08-06
KR100268742B1 (ko) 2000-10-16
US5829124A (en) 1998-11-03

Similar Documents

Publication Publication Date Title
JP3320325B2 (ja) 高密度プリント回路基板にパッドを設ける方法
JP4766049B2 (ja) 部品内蔵モジュールの製造方法および部品内蔵モジュール
KR100466680B1 (ko) 덴드라이트 상호접속을 이용하여 박판에 대한 박막의 부착
JPH04251968A (ja) 電子装置
US20030035272A1 (en) Solid via layer to layer interconnect
TWI430728B (zh) 製造具有焊料膏連接之電路化基板的方法
KR100499008B1 (ko) 비아홀이 필요없는 양면 인쇄회로기판 및 그 제조방법
JP2000165050A (ja) 高密度相互接続を有する多層ラミネ―ト基板とその製造方法
JP2000514955A (ja) Ｚ軸相互接続方法および回路
JP4201436B2 (ja) 多層配線基板の製造方法
JP2006165496A (ja) ビアポストにより層間伝導性を有するパラレル多層プリント基板およびその製造方法
KR100257926B1 (ko) 회로기판형성용다층필름 및 이를 사용한 다층회로기판 및 반도체장치용패키지
KR100757910B1 (ko) 매립패턴기판 및 그 제조방법
JP3754171B2 (ja) 回路基板及びその製造方法
CN110972414A (zh) 复合电路板及其制造方法
KR100339252B1 (ko) 땜납범프(bump)를갖춘반도체장치및그의제조방법
US5884397A (en) Method for fabricating chip carriers and printed circuit boards
KR100951574B1 (ko) 코어리스 패키지 기판의 솔더 형성 방법
JP2002009440A (ja) 複合配線基板
JP2006303338A (ja) 多層回路基板とその製造方法
JP4590088B2 (ja) フレキシブル基板素片、及び、多層フレキシブル配線板
JPH0230199B2 (ja) Fukugopurintohaisenbannoseizohoho
JP2002043745A (ja) 配線基板及びそれを用いた半導体装置
JPH05226839A (ja) 多層電子部品搭載用基板の製造方法
JP2000260895A (ja) テープパッケージとその製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080621

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees