CN101958252B - 超小型微电子电路的平面型载体空腔气密性封装方法 - Google Patents

超小型微电子电路的平面型载体空腔气密性封装方法 Download PDF

Info

Publication number
CN101958252B
CN101958252B CN2009100576212A CN200910057621A CN101958252B CN 101958252 B CN101958252 B CN 101958252B CN 2009100576212 A CN2009100576212 A CN 2009100576212A CN 200910057621 A CN200910057621 A CN 200910057621A CN 101958252 B CN101958252 B CN 101958252B
Authority
CN
China
Prior art keywords
microelectronic circuit
carrier
flat carrier
microminiature
lid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009100576212A
Other languages
English (en)
Other versions
CN101958252A (zh
Inventor
邹波
华亚平
李莉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shendi semiconductor (Shaoxing) Co.,Ltd.
Original Assignee
Senodia Technologies Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Senodia Technologies Shanghai Co Ltd filed Critical Senodia Technologies Shanghai Co Ltd
Priority to CN2009100576212A priority Critical patent/CN101958252B/zh
Publication of CN101958252A publication Critical patent/CN101958252A/zh
Application granted granted Critical
Publication of CN101958252B publication Critical patent/CN101958252B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Micromachines (AREA)

Abstract

本发明公开了一种超小型微电子电路的平面型载体空腔气密性封装方法，其包括以下步骤：提供平面载体：设计并制作封装微电子电路芯片所需的平面载体；在平面载体上贴片：把微电子电路芯片固定在平面载体上，然后利用金丝球焊键合线连接微电子电路芯片与平面载体上的压焊块；涂胶盖子：根据封装盖子的尺寸，用密封胶涂覆在键合线附近起到保护和绝缘的作用，然后把盖子凹边对准键合线侧，将盖子覆盖在平面载体上；气密封装：根据密封胶需要的固化条件进行放置，烘烤或紫外光辐照，固化后的密封胶和封装盖子形成了一个气密性腔体。本发明在封装盖子的两侧设计凹边，与键合线保持距离，而不会碰触键合金属线，另外两边的封装环实现对准与固定的要求。

Description

超小型微电子电路的平面型载体空腔气密性封装方法
技术领域
本发明涉及一种微电子电路芯片的封装技术，特别是涉及一种超小型微电子电路的平面型载体空腔气密性封装方法。
背景技术
随着芯片技术的迅猛发展，重量轻、尺寸小的新一代智能电子产品不断问世，对微电子电路的封装体积和成本要求越来越高，要求小型化、轻量化、高性能化、多功能化、低功耗化和低成本化的气密性封装。目前微电子电路芯片封装方法主要包括LCC(陶瓷无引线芯片载体)等陶瓷管壳封装，DIP(双列直插式封装技术)、QFP(四侧引脚扁平封装技术)和BGA(球栅阵列封装技术)等塑料封装，以及高端的倒装芯片封装(Flip chip)。但是陶瓷管壳封装的体积大和价格贵，不适于那些要求小体积，低成本的应用场合；塑料封装中塑封料与微电子电路芯片间热膨胀系数不匹配，引起的残余应力将直接影响那些对应力敏感的芯片的性能和使用寿命，特别是对于芯片表面不能有接触的器件，如MEMS(Micro-Electro-Mechanical System，微机电系统)器件，振荡器，声表面波器件等，这些器件必须封装在气密性腔体内。Flip chip一般应用于管脚密度非常高的高级封装，成本较高，而且要形成气密性腔体非常困难。
目前发展了一种板上芯片技术COB(chip on board)可直接将芯片贴装在印刷电路板上，芯片与基板的电气连接用引线键合方法实现，并用树脂覆盖以确保可靠性。与其它气密性封装技术相比，COB技术性能更优越，灵活性更大，体积更小，价格也更低廉，具有更强的易用性和更简化的产品工艺流程。基于COB技术，李宗亚等人发明了一种平面型载体空腔气密性封装方法(如中国专利号CN 200410065464.7)，就是将芯片在平面载体上固定并键合，用管帽对基板单元进行密封。该技术可以给微电子电路芯片提供密封腔体，大大降低封装成本，便于全自动操作，提供了生产效率及成品率，但其体积还是比较大。微电子电路封装时要更有效地利用平面基板材料的面积，而且要避免封装带来的残余应力问题，也就是要尽量避免封装材料的热膨胀系数不匹配的情况，良好的气密性封装也是封装时追求的一个目标。
发明内容
本发明要解决的技术问题是为了克服现有技术的缺陷，提供一种超小型微电子电路的平面型载体空腔气密性封装方法，本发明通过在封装盖子的两侧设计凹边，与键合线保持一定距离，而不会碰触键合金属线，另外两边的封装环可实现对准与固定的要求。另外，固化于封装盖子周围的塑封胶与盖子可形成气密性封装的空腔，达到保护芯片和金属引线的目的。
本发明是通过下述技术方案来解决上述技术问题的：一种超小型微电子电路的平面型载体空腔气密性封装方法，其特征在于，其包括以下步骤：
S1、提供平面载体：设计并制作封装微电子电路芯片所需的平面载体；
S2、在平面载体上贴片：把微电子电路芯片固定在平面载体上，然后利用金丝球焊键合线连接微电子电路芯片与平面载体上的压焊块；
S3、涂胶盖子：根据封装盖子的尺寸，用密封胶涂覆在键合线附近起到保护和绝缘的作用，然后把盖子凹边对准键合线侧，将盖子覆盖在平面载体上；
S4、气密封装：根据密封胶需要的固化条件进行放置，烘烤或紫外光辐照，固化后的密封胶和封装盖子形成了一个气密性腔体。
优选地，所述密封胶具有气密性封装性能。
优选地，所述密封胶为苯并环丁烯。
优选地，所述盖子具有凹边，凹边跟平面载体之间有间隙，密封胶将该间隙密封起来。
优选地，所述平面载体具有金属焊脚，金属焊脚和平面载体的金属压焊块是对应连接的。
优选地，所述密封胶填满盖子与平面载体之间的间隙形成一个密封腔。
优选地，所述微电子电路芯片固定在平面载体上，压焊块分布在平面载体的两边，盖子的底边跟平面载体紧密接触，密封胶将盖子和平面载体密封起来。
优选地，所述平面载体为单层或多层印刷电路板，单层或多层陶瓷板。
本发明的积极进步效果在于：相比于传统的平面型载体空腔气密性封装技术，本发明的平面型载体空腔气密性制造技术具有封装面积更小，成本更低的优点。
附图说明
图1为本发明封装结构的俯视图。
图2为封装结构的Y方向侧视图。
图3为封装结构的X方向侧视图。
图4为封装结构的X方向的剖面图。
图5为图4的左侧局部放大图。
图6为用于比较的普通平面型载体密封腔封装的示意图。
具体实施方式
下面结合附图给出本发明较佳实施例，以详细说明本发明的技术方案。
本发明涉及一种超小型微电子电路的平面型载体空腔气密性封装方法，是在平面型载体上固定好芯片，键合之后进行密封胶涂覆，再覆盖特殊设计的盖子以形成气密腔体保护芯片。该超小型微电子电路的平面型载体空腔气密性封装后的结构如下：
如图1所示，微电子电路芯片4被固定在一平面载体上，平面载体上的压焊块2分布在平面载体的两边，键合线3连接微电子电路芯片4和平面载体上的压焊块2。
如图2所示，盖子5的底边跟平面载体7紧密接触，密封胶1将盖子5和平面载体7密封起来，密封胶1具有气密性封装性能，如苯并环丁烯(BCB)等具有气密性的功能。
如图3和图5所示，盖子有两个特殊设计的凹边，盖子5上的凹边8跟平面载体7之间有间隙12，密封胶1将该间隙12密封起来。平面载体7具有金属焊脚6，金属焊脚6和平面载体的金属压焊块2是对应连接的，凹边8可以保证盖子与键合金属线之间有一定距离，并且凹边的设计可以缩小盖子的尺寸，最终减小了封装的整体面积。
如图4所示，盖子上的凹边8与金属压焊块2保持一定距离，密封胶1填满盖子与平面载体之间的间隙，形成一个密封腔9，密封胶与盖子形成密封腔以免芯片受到外界污染，芯片表面无塑封胶覆盖，也避免了因热塑封而造成芯片内部产生残余应力。
如图5所示，盖子上的凹边8与平面载体7形成间隙12，盖子上的凹边与平面载体表面有一定距离，并且盖子上的凹边与键合线保持间距10，以免盖子与键合线碰触。
如图6所示，封装盖子5与平面载体7紧密贴合，密封胶1起到固定和密封的作用，普通平面型载体密封腔封装中盖子与压焊块之间具有间距11，普通平面型载体密封腔封装中盖子与键合线之间具有间距13。很明显，本发明中盖子的凹边与键合线间距10比普通型平面型载体密封腔封装中盖子与压焊块间距11小得多。
本发明超小型微电子电路的平面型载体空腔气密封装方法具体包括以下步骤：
a、提供一平面载体：设计并制作封装微电子电路芯片所需的平面载体，如单层或多层印刷电路板(PCB)，单层或多层陶瓷板等。
b、在平面载体上贴片：把微电子电路芯片固定在平面载体上，然后利用金丝球焊键合线连接微电子电路芯片pad(焊盘)与平面载体上的压焊块。
c、涂胶盖子：根据封装盖子的尺寸，用密封胶涂覆在键合线附近起到保护和绝缘的作用，然后把盖子凹边对准键合线侧，将盖子覆盖在平面载体上。
d、气密封装：根据密封胶需要的固化条件进行放置，烘烤或紫外光辐照，固化后的密封胶和封装盖子形成了一个气密性腔体，对于芯片达到了气密封装的效果，保护芯片和键合线在盖子内部不受外界粉尘颗粒的沾污和水汽的侵蚀。
将微电子电路芯片贴于平面载体上，键合金属连线后，根据封装盖子的尺寸大小在芯片和键合线周围点密封胶，封装盖子有两边的高度是比较短的，形成凹边，因而可以避开金属键合线而正好接触塑封胶，密封胶固化后就在盖子内部形成一个密封腔体。由于封装盖子有两个凹边，高于平面载体一段距离，从而保证盖子不会与平面载体上的压焊块相接触，避免了盖子与平面载体上的压焊块短路的可能性，所以盖子这个方向的尺寸可以大大缩小，即大大缩小了这个方向的封装尺寸。由于键合线是从平面载体向芯片倾斜的，盖子上凹边的高度决定了盖子与键合线间的距离，也对缩小盖子尺寸有贡献。盖子另外两边则是正常高度，在固定盖子时具有定位作用。微电子电路芯片表面因为没有密封胶的覆盖，这样就不存在密封胶和芯片的热膨胀系数不同而产生的残余应力。所以这种超小型微电子电路的平面型载体空腔气密封装方法具有成本低，面积小和应力小的优点。
虽然以上描述了本发明的具体实施方式，但是本领域的技术人员应当理解，这些仅是举例说明，在不背离本发明的原理和实质的前提下，可以对这些实施方式做出多种变更或修改。因此，本发明的保护范围由所附权利要求书限定。

Claims (8)

1.一种超小型微电子电路的平面型载体空腔气密性封装方法，其特征在于，其包括以下步骤：
S1、提供平面载体：设计并制作封装微电子电路芯片所需的平面载体；
S2、在平面载体上贴片：把微电子电路芯片固定在平面载体上，然后利用金丝球焊键合线连接微电子电路芯片与平面载体上的压焊块；
S3、涂胶盖子：根据封装盖子的尺寸，用密封胶涂覆在键合线附近起到保护和绝缘的作用，然后把盖子凹边对准键合线侧，将盖子覆盖在平面载体上；
S4、气密封装：根据密封胶需要的固化条件进行放置，烘烤或紫外光辐照，固化后的密封胶和封装盖子形成了一个气密性腔体。
2.如权利要求1所述的超小型微电子电路的平面型载体空腔气密性封装方法，其特征在于，所述密封胶具有气密性封装性能。
3.如权利要求2所述的超小型微电子电路的平面型载体空腔气密性封装方法，其特征在于，所述密封胶为苯并环丁烯。
4.如权利要求1所述的超小型微电子电路的平面型载体空腔气密性封装方法，其特征在于，所述盖子具有凹边，凹边和平面载体之间有间隙，密封胶将该间隙密封起来。
5.如权利要求1所述的超小型微电子电路的平面型载体空腔气密性封装方法，其特征在于，所述平面载体具有金属焊脚，金属焊脚和平面载体的压焊块是对应连接的。
6.如权利要求1所述的超小型微电子电路的平面型载体空腔气密性封装方法，其特征在于，所述密封胶填满盖子与平面载体之间的间隙形成一个密封腔。
7.如权利要求1所述的超小型微电子电路的平面型载体空腔气密性封装方法，其特征在于，所述平面载体为单层或多层印刷电路板，单层或多层陶瓷板。
8.如权利要求1所述的超小型微电子电路的平面型载体空腔气密性封装方法，其特征在于，所述微电子电路芯片固定在平面载体上，压焊块分布在平面载体的两边，盖子的底边跟平面载体紧密接触，密封胶将盖子和平面载体密封起来。
CN2009100576212A 2009-07-21 2009-07-21 超小型微电子电路的平面型载体空腔气密性封装方法 Active CN101958252B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009100576212A CN101958252B (zh) 2009-07-21 2009-07-21 超小型微电子电路的平面型载体空腔气密性封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009100576212A CN101958252B (zh) 2009-07-21 2009-07-21 超小型微电子电路的平面型载体空腔气密性封装方法

Publications (2)

Publication Number Publication Date
CN101958252A CN101958252A (zh) 2011-01-26
CN101958252B true CN101958252B (zh) 2012-07-04

Family

ID=43485517

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009100576212A Active CN101958252B (zh) 2009-07-21 2009-07-21 超小型微电子电路的平面型载体空腔气密性封装方法

Country Status (1)

Country Link
CN (1) CN101958252B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6947367B2 (ja) * 2016-12-20 2021-10-13 ローム株式会社 センサモジュールおよびその製造方法
EP3385692A1 (en) * 2017-04-03 2018-10-10 Indigo Diabetes N.V. Hermeticity testing of an optical assembly

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5998242A (en) * 1997-10-27 1999-12-07 Lsi Logic Corporation Vacuum assisted underfill process and apparatus for semiconductor package fabrication
CN1445831A (zh) * 2002-03-18 2003-10-01 美新半导体（无锡）有限公司 微电子电路的空腔型封装方法
CN1638070A (zh) * 2004-12-01 2005-07-13 美新半导体（无锡）有限公司 微电子电路的平面型载体空腔气密性封装方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5998242A (en) * 1997-10-27 1999-12-07 Lsi Logic Corporation Vacuum assisted underfill process and apparatus for semiconductor package fabrication
CN1445831A (zh) * 2002-03-18 2003-10-01 美新半导体（无锡）有限公司 微电子电路的空腔型封装方法
CN1638070A (zh) * 2004-12-01 2005-07-13 美新半导体（无锡）有限公司 微电子电路的平面型载体空腔气密性封装方法

Also Published As

Publication number Publication date
CN101958252A (zh) 2011-01-26

Similar Documents

Publication Publication Date Title
US8304883B2 (en) Semiconductor device having multiple semiconductor elements
US20020008315A1 (en) Semiconductor package and method of fabricating the same
CN101262002A (zh) 具有晶粒容纳通孔的影像传感器封装与其方法
CN103943573B (zh) 一种集成电路内部封装方法
US20130316501A1 (en) Ultra-thin near-hermetic package based on rainier
KR101574135B1 (ko) 칩 실장 방법 및 칩 패키지
CN101252108A (zh) 具有晶粒容纳通孔与连接通孔的半导体元件封装与其方法
US20080093748A1 (en) Semiconductor package and fabrication process thereof
JP2002134640A (ja) 薄型感光式半導体装置
JP2008288489A (ja) チップ内蔵基板の製造方法
CN101295754A (zh) 发光二极管的芯片倒装焊封装结构与方法
US20030007334A1 (en) Circuit housing
EP1020908B1 (en) Resin-sealed surface mounting type electronic parts
CN101471307B (zh) 半导体封装体及其制造方法
CN115377270A (zh) 一种led封装结构
CN101958252B (zh) 超小型微电子电路的平面型载体空腔气密性封装方法
CN201466017U (zh) 超小型微电子电路的平面型载体空腔气密性封装结构
US8258013B1 (en) Integrated circuit assembly having vented heat-spreader
TW201310589A (zh) 封裝結構及製造方法
CN201478293U (zh) 芯片倒扣焊封装的气密密封结构
KR20020028266A (ko) 반도체 패키지 및 그의 제조 방법
KR20150031849A (ko) 칩 실장용 기판 및 칩 패키지
CN203787410U (zh) 一种高散热芯片嵌入式电磁屏蔽封装结构
CN219106132U (zh) 一种3d围坝类产品的气密性封装结构
KR20040056437A (ko) 적층형 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee
CP02 Change in the address of a patent holder

Address after: 201203, room 306, building A, building 3000, 1 East Dragon Road, Shanghai, Pudong New Area

Patentee after: Senodia Semiconductor (Shanghai) Co., Ltd.

Address before: 201203 Shanghai City Chenhui Road, Zhangjiang hi tech Park No. 88 Building No. 1 room 307

Patentee before: Senodia Semiconductor (Shanghai) Co., Ltd.

PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: Cavity type air-tight packaging method of planar carrier of microminiature microelectronic circuit

Effective date of registration: 20140108

Granted publication date: 20120704

Pledgee: Bank of Beijing, Limited by Share Ltd, Shanghai branch

Pledgor: Senodia Semiconductor (Shanghai) Co., Ltd.

Registration number: 2014310000001

PLDC Enforcement, change and cancellation of contracts on pledge of patent right or utility model
PC01 Cancellation of the registration of the contract for pledge of patent right

Date of cancellation: 20140808

Granted publication date: 20120704

Pledgee: Bank of Beijing, Limited by Share Ltd, Shanghai branch

Pledgor: Senodia Semiconductor (Shanghai) Co., Ltd.

Registration number: 2014310000001

PLDC Enforcement, change and cancellation of contracts on pledge of patent right or utility model
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: Cavity type air-tight packaging method of planar carrier of microminiature microelectronic circuit

Effective date of registration: 20151228

Granted publication date: 20120704

Pledgee: Bank of Shanghai Limited by Share Ltd Pudong branch

Pledgor: Senodia Semiconductor (Shanghai) Co., Ltd.

Registration number: 2015310000052

PLDC Enforcement, change and cancellation of contracts on pledge of patent right or utility model
PC01 Cancellation of the registration of the contract for pledge of patent right
PC01 Cancellation of the registration of the contract for pledge of patent right

Date of cancellation: 20210208

Granted publication date: 20120704

Pledgee: Bank of Shanghai Limited by Share Ltd. Pudong branch

Pledgor: Senodia Technologies (Shanghai) Co.,Ltd.

Registration number: 2015310000052

CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 312030 Building 5, intelligent innovation center, 487 Kebei Avenue, Keqiao Economic and Technological Development Zone, Keqiao District, Shaoxing City, Zhejiang Province

Patentee after: Shendi semiconductor (Shaoxing) Co.,Ltd.

Address before: Room 306, building a, building 1, 3000 Longdong Avenue, Pudong New Area, Shanghai 201203

Patentee before: Senodia Technologies (Shanghai) Co.,Ltd.