KR20150031849A - 칩 실장용 기판 및 칩 패키지 - Google Patents

칩 실장용 기판 및 칩 패키지 Download PDF

Info

Publication number
KR20150031849A
KR20150031849A KR20130111578A KR20130111578A KR20150031849A KR 20150031849 A KR20150031849 A KR 20150031849A KR 20130111578 A KR20130111578 A KR 20130111578A KR 20130111578 A KR20130111578 A KR 20130111578A KR 20150031849 A KR20150031849 A KR 20150031849A
Authority
KR
South Korea
Prior art keywords
chip
electrode
bump
conductive
substrate
Prior art date
Application number
KR20130111578A
Other languages
English (en)
Inventor
안범모
남기명
송태환
Original Assignee
(주)포인트엔지니어링
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)포인트엔지니어링 filed Critical (주)포인트엔지니어링
Priority to KR20130111578A priority Critical patent/KR20150031849A/ko
Priority to US15/022,557 priority patent/US9673367B2/en
Priority to PCT/KR2014/008641 priority patent/WO2015041456A1/ko
Priority to CN201480051090.5A priority patent/CN105580130A/zh
Publication of KR20150031849A publication Critical patent/KR20150031849A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/08238—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bonding area connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H01L2224/81207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/81424—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83104—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus by applying pressure, e.g. by injection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00015—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed as prior art
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은 칩을 실장하기 위한 기판에 관한 것으로, 본 발명에 따른 칩 실장용 기판은 실장되는 칩에 전극을 인가하는 복수의 도전부; 상기 칩의 전극부 각각에 전극을 인가하기 위하여 상기 도전부를 전기적으로 분리시키는 적어도 하나의 절연부; 및 상기 절연부로 분리된 상기 도전부 각각의 표면상에서 소정의 높이로 형성되어 상기 칩에 형성된 전극부와 접합되는 범프를 포함한다. 본 발명에 따르면, 수직절연층이 포함된 금속기판의 경우, 칩의 전극부위와 기판의 전극부위가 전기적으로 접합되어야 함에 따라 금속 기판상에 부가적으로 형성된 범프를 이용하여 칩의 전극부위에 형성된 도금층을 접합하여, 기판과 칩 간의 긴밀한 접합이 가능하다. 나아가, 칩의 접합 부위에 봉지재를 도포하여, 재료간의 열평창계수 차이에 의한 크랙 발생을 방지할 수 있으며, 외부와의 접촉을 방지하여 본딩 부위의 산화를 막을 수 있어, 칩이 실장된 내부를 불활성 기체로 충진하는 부가 공정 없이 패키징 공정을 수행할 수 있다.

Description

칩 실장용 기판 및 칩 패키지{Substrate for mounting a chip and chip package}
본 발명은 칩을 실장하기 위한 기판에 관한 것으로, 보다 상세하게는 UV 칩이 실장되는 기판 및 UV칩이 실장된 패키지에 관한 것이다.
UV칩의 경우 대부분 전극이 하부에 형성되는 플립 칩(Flip chip)형태로서, 플립칩 구조의 칩을 기판에 실장하기 위해서는 전극의 구조상 위치와, 실장되는 기판의 평탄도에 따른 문제로 서브마운트를 더 포함하여 실장하였다.
즉, 종래의 세라믹 패키지 타입에서는 칩이 실장된 실리콘 웨이퍼 상에 전극이 코팅된 형태의 서브마운트를 세라믹에 형성된 전극부 상에 접합하고, 실리콘 웨이퍼 상에 형성된 전극과 UV 플립칩의 전극을 접합하여 칩을 실장하였다.
이러한 방식에 따르면 세라믹 기판에 서브마운트를 실장해야하는 부가적인 공정이 필요하였으며, 서브마운트의 실장을 위한 구조적 특징(에폭시 접착제)에 따라 UV 칩에서 발생하는 열을 금속기판에 효과적으로 전달할 수 없는 문제가 있었으며, 이에 따라 UV 칩의 수명이 감소하는 문제가 발생하였다.
본 발명은 전술한 문제점을 해결하기 위해 안출된 것으로서, 서브마운트 없이 칩의 실장이 가능한 금속 기판 구조를 제안하는 것을 목적으로 한다. 나아가, 칩의 실장에 따른 접합부위의 노출을 방지하는 칩 패키지 구조를 제안하는 것을 목적으로 한다.
상기 기술적 과제를 해결하기 위한 본 실시예에 따른 칩 실장용 기판은 실장되는 칩에 전극을 인가하는 복수의 도전부; 상기 칩의 전극부 각각에 전극을 인가하기 위하여 상기 도전부를 전기적으로 분리시키는 적어도 하나의 절연부; 및 상기 절연부로 분리된 상기 도전부 각각의 표면상에서 소정의 높이로 형성되어 상기 칩에 형성된 전극부와 접합되는 범프를 포함한다.
상기 칩 실장용 기판은 상기 칩이 실장되는 공간을 형성하기 위하여 상기 도전부의 내측방향으로 오목한 캐비티를 형성하고, 상기 칩은 상기 캐비티 내에서 실장되는 것이 바람직하다.
상기 범프는 상기 캐비티가 형성된 상기 도전부 각각의 표면상에서 소정의 높이로 형성되어 상기 칩에 형성된 전극부와 접합되는 것이 바람직하다.
상기 전극부는 상기 캐비티가 형성된 상기 도전부의 표면에 대향하는 상기 칩의 일면에 형성되며, 상기 범프는 상기 대향하는 일면에 형성된 상기 전극부와 접합되는 것이 바람직하다.
상기 칩 실장용 기판은 상기 전극부와 상기 범프의 솔더링을 위하여 상기 범프의 표면상에 형성되는 솔더를 더 포함한다.
상기 칩 실장용 기판은 상기 범프의 형성 위치를 표시하기 위하여, 상기 절연부와 연관되어 도전부의 표면상에 형성되는 마킹부를 더 포함한다.
상기 칩 실장용 기판은 상기 캐비티내에 소정 깊이의 오목부를 형성하고, 상기 범프는 상기 오목부가 형성된 상기 도전부 각각의 표면상에서 소정의 높이로 형성되어 상기 칩에 형성된 전극부와 접합되는 것이 바람직하다.
상기 칩 실장용 기판은 상기 절연부로 분리된 상기 도전부 각각의 표면상에서 소정의 높이로 형성되어 상기 범프와 상기 도전부를 접합하는 도금층을 더 포함한다.
상기 기술적 과제를 해결하기 위한 본 실시예에 따른 칩 패키지는 칩; 및 상기 칩에 전극을 인가하는 복수의 도전부와 상기 칩의 전극부 각각에 전극을 인가하기 위하여 상기 도전부를 전기적으로 분리시키는 적어도 하나의 절연부로 구성된 칩 실장용 기판을 포함하고, 상기 칩 실장용 기판은 분리된 상기 도전부 각각의 표면상에서 소정의 높이로 형성되어 상기 칩에 형성된 전극부와 접합된 범프를 더 포함한다.
상기 칩 패키지는 상기 칩의 전극부와 상기 범프의 접합으로 형성된 상기 칩과 상기 칩 실장용 기판 사이의 공간에 형성되어 상기 칩 접합부위를 봉지하는 봉지부를 더 포함하는 것이 바람직하다.
본 발명에 따르면, 수직절연층이 포함된 금속기판의 경우, 칩의 전극부위와 기판의 전극부위가 전기적으로 접합되어야 함에 따라 금속 기판상에 부가적으로 형성된 범프를 이용하여 칩의 전극부위에 형성된 도금층을 접합하여, 기판과 칩 간의 긴밀한 접합이 가능하다.
나아가, 칩의 접합 부위에 봉지재를 도포하여, 재료간의 열평창계수 차이에 의한 크랙 발생을 방지할 수 있으며, 외부와의 접촉을 방지하여 본딩 부위의 산화를 막을 수 있어, 칩이 실장된 내부를 불활성 기체로 충진하는 부가 공정 없이 패키징 공정을 수행할 수 있다.
도 1은 UV 플립칩을 실장하기 위한 세라믹 구조의 기판 및 칩 실장된 세라믹 패키지를 나타내는 도이다.
도 2는 본 발명의 일실시예에 따른 칩 실장용 기판의 구조를 나타내는 도이다.
도 3내지 도 6은 본 발명의 일실시예에 따른 칩 실장용 기판에 칩이 실장된 칩 패키지를 나타내는 도이다.
도 7은 본 발명의 일실시예에 따른 마킹부를 더 포함하는 칩 실장용 기판을 나타내는 도이다.
이하의 내용은 단지 발명의 원리를 예시한다. 그러므로 당업자는 비록 본 명세서에 명확히 설명되거나 도시되지 않았지만 발명의 원리를 구현하고 발명의 개념과 범위에 포함된 다양한 장치를 발명할 수 있는 것이다. 또한, 본 명세서에 열거된 모든 조건부 용어 및 실시예들은 원칙적으로, 발명의 개념이 이해되도록 하기 위한 목적으로만 명백히 의도되고, 이와같이 특별히 열거된 실시예들 및 상태들에 제한적이지 않는 것으로 이해되어야 한다.
상술한 목적, 특징 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이며, 그에 따라 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다.
또한, 발명을 설명함에 있어서 발명과 관련된 공지 기술에 대한 구체적인 설명이 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에 그 상세한 설명을 생략하기로 한다. 이하에는 첨부한 도면을 참조하여 본 칩 실장용 기판의 바람직한 실시예에 대해 상세하게 설명하는데, 편의상 칩으로서 UV칩을 예로 들어 설명한다.
도 1을 참조하면, 도 1은 UV 플립칩(20)을 실장하기 위한 세라믹 구조의 기판(10) 및 칩 실장된 세라믹 패키지를 나타내는 도이다.
세라믹 구조의 기판(10)은 실장되는 칩(20)에 전극을 인가하기 위한 전극부(12)가 세라믹 기판 내에 형성되어 있으며, 전극부(12) 각각에 칩이 와이어 본딩으로 접합하게 된다.
절연층을 별도로 필요로 하지 않는 세라믹 구조의 특징상, 전극부(12)는 각각 분리되어 형성되나, UV 플립칩(20)의 전극부가 칩의 경우 전극이 하부에 형성되는 구조상 특징 및 기판의 평탄도에 따른 문제로 칩(20)을 기판에 직접 실장하지 않고, 서브마운트(14)를 더 포함하여 실장하였다.
즉, 세라믹 패키지 타입에서는 실리콘 웨이퍼 상에 전극이 코팅된 형태의 서브마운트(14)를 세라믹에 형성된 전극부(16) 상에 접함하고, 실리콘 웨이퍼 상에 형성된 전극(16)과 UV 플립칩의 전극을 접합하여 칩(20)을 실장하였다. 이후 서브마운트(14)의 전극부(16)와, 기판의 전극부(12)를 와이어 본딩을 통해 접합하여 칩에 전극을 인가하였다.
이러한 방식에 따르면 세라믹 기판에 서브마운트(14)를 실장해야하는 부가적인 공정이 필요하였으며, 서브마운트의 실장을 위한 구조적 특징(에폭시 접착제(15))에 따라 UV 칩에서 발생하는 열을 금속기판에 효과적으로 전달할 수 없는 문제가 있었으며, 이에 따라 UV 칩의 수명이 감소하는 문제가 발생하였다.
따라서, 본 발명은 이에 따른 문제점을 해결하기 위해 서브마운트 없이 칩의 실장이 가능한 금속 기판 구조 및 칩의 실장에 따른 접합부위의 노출을 방지하는 칩 패키지 구조를 제안한다. 이하 도면을 참조하여 본 발명에 대하여 보다 상세히 설명한다.
도 2는 본 발명의 일실시예에 따른 칩(200) 실장용 기판의 구조를 나타내는 도이다.
도 2를 참조하면, 본 실시예에 따른 칩(200) 실장용 기판은 도전부(110), 절연부(120) 및 범프(130)를 포함한다.
본 실시예에서 도전부(110)는 실장되는 칩(200)에 전극을 인가한다. 즉 도전부(110)는 칩(200)에 전극을 인가하기 위하여 도전성 물질로 형성되며, 도전부(110)의 하부는 전극이 형성된 기판(50)과 접합하여 외부로부터 전극을 인가 받는다. 본 실시예에서 도전부(110)는 알루미늄 판재를 이용하여 형성될 수 있다.
절연부(120)는 칩(200)의 전극부(210) 각각에 전극을 인가하기 위하여 도전부(110)를 전기적으로 분리시킨다. 즉, 칩(200)에 양극과 음극의 전극을 각각 인가하기 위하여 도전부(110)를 전기적으로 분리시키며, 분리된 각각의 도전부(110)는 외부로 부터 양극과 음극을 각각 인가 받는다.
나아가, 본 실시예에서 칩(200) 실장용 기판은 칩(200)이 실장되는 공간을 형성하기 위하여 도전부(110)의 내측방향으로 오목한 캐비티(140)를 형성한다. 즉 도 2를 참조하면, 칩(200)이 실장되는 기판의 표면은 외부면 보다 오목한 형상으로 형성된다. 즉, 기판은 칩(200)이 실장되는 부분 주위로 외벽이 형성된 형상이 된다. 이때 캐비티(140)의 형상은 칩(200)에서 발광된 광의 반사를 위하여 상광하협의 형상으로 형성될 수 있다. 즉, 도 2를 참조하면 외벽은 기판이 실장되는 중심부 방향으로 기울어진 형태로 형성될 수 있다.
본 실시예에서 범프(130)는, 절연부(120)로 분리된 도전부(110) 각각의 표면상에서 소정의 높이로 형성되어 칩(200)에 형성된 전극부(210)와 접합된다. 즉 범프(130)는 도전부(110)의 표면, 도 2를 참조하면 캐비티(140)의 중심부에 해당하는 도전부(110)의 표면 상에 형성된다.
캐비티(140)의 중심부에 해당하는 도전부(110)의 표면은 절연부(120)로 분리되며, 절연부(120)로 분리된 양 도전부(110)의 표면 상에 소정의 높이로 형성된다. 범프(130)는 도전부(110)에 인가된 전극을 실장되는 칩(200)의 전극부(210)에 인가하기 위하여 도전성 물질로 형성되는 것이 바람직하며, 금을 재료로 하는 골드 범프(130)일 수 있다.
즉 칩(200)의 전극부(210)는 캐비티(140)가 형성된 도전부(110)의 표면에 대향하는 칩(200)의 일면에 형성되며, 범프(130)는 대향하는 일면에 형성된 전극부(210)와 접합된다.
도 3을 참조하면, 도 3은 상술한 실시예에 따른 칩(200) 실장용 기판에 칩(200)이 실장된 칩(200) 패키지를 나타내는 도로서, 도 3에서 칩(200)의 전극부(210)는 칩(200)의 바닥면에 형성되며, 칩(200)이 기판에 실장되면 칩(200)의 전극부(210)는 기판에 형성된 범프(130)와 접하게 된다.
따라서, 본 실시예에서 범프(130)는, 알루미늄 기판상에 칩(200)이 위치하는 곳(전극부위)에 형성되며, 범프(130)는 와이어 본딩 장비를 이용하여 형성될 수 있다. 또는 다른 실시예에서 범프는 칩의 전극부에 미리 형성되거나, 칩의 전극부 자체를 범프 역할을 할 수 있는 두께로 형성하여, 알루미늄 기판상에 접합하는 것도 가능하다.
나아가, 도 3을 참조하면, 칩(200) 실장용 기판은 전극부(210)와 범프(130)의 솔더링을 위하여 범프(130)의 표면상에 형성되는 솔더(150)를 더 포함할 수 있다. UV chip 전극부위에 형성된 도금층(160)과 범프(130)는 써모 소닉(thermo-sonic)으로 접합 가능하나, 범프(130)의 표면상에 솔더(150)를 형성하여 이를 통해 솔더링 하여 접합하는 것도 가능하다.
나아가 도 6을 참조하면, 본 실시예에서 칩(200) 실장용 기판은 캐비티(140)내에 소정 깊이의 오목부를 형성하고, 범프(130)는 오목부가 형성된 도전부(110) 각각의 표면상에서 소정의 높이로 형성되어 칩(200)에 형성된 전극부(210)와 접합될 수 있다. 즉 도 2와 같이 캐비티(140)가 형성된 도전부(110)의 표면에 도 6과 같은 소정의 깊이의 오목부를 더 형성하고 오목부의 표면에 범프(130)를 형성하는 것도 가능하다.
플립 칩(200) 구조상 UV 광선이 출력되는 공간은 칩(200)의 하부를 제외한 부분이므로, 실장시 범프(130)와 전극부(210)가 접합되는 부위를 UV 광선이 조사되는 부분과 명확히 구분지어 보다 UV 출력을 향상시킬 수 있다.
더불어, 후술하는 봉지부(400) 를 별도로 구성할 수 있으므로, 봉지부(400) 구성 시 재료의 양을 보다 정확하게 제어 할 수 있다. 이에 대한 상세한 설명은 후술한다.
나아가, 도 5을 참조하면 본 실시예에 따른 칩(200) 실장용 기판은 도금층(160)을 더 포함할 수 있다. 도금층(160)은 도전부(110) 표면상에 범프(130)와 도전부(110) 사이에 형성된다. 즉, 도전부(110) 표면상의 범프(130) 접합에 신뢰성이 저하될 수 있는 가능성이 있어 도전부(110) 표면상에 선택적인 도금층(160)을 형성하여 범프(130)를 보다 견고하게 접합시키는 것도 가능하다.
또한, 도 7을 참조하면 본 실시예에 따른 칩(200) 실장용 기판은 칩(200) 접합을 위한 범프(130)가 형성될 위치를 표시하기 위하여, 범프(130)를 접합하는 기기가 인식할 수 있는 표식으로서 마킹부(180)를 더 포함할 수 있다. 본 실시예에서 마킹부(180)는 절연층과 교차하는 형상으로 형성되어, 범프(130) 접합 장치는 절연층 및 마킹부(180)를 기준으로 범프(130)가 형성될 위치를 인식하여 범프(130)를 미리 결정된 위치에 접합할 수 있다.
본 실시예에서 마킹은 다양한 방법으로 진행할 수 있으며, 레이저를 이용하여 표식을 형성할 수 도 있다. 레이저를 사용하면, 도 2나 도 6과 같이, 굴곡 있는 깊이의 형상에도 손쉽게 진행할 수 있다. 나아가 절연층을 기준으로 표식이 진행해야 하므로, 마킹부(180)는 절연층과 연관 지어 형성되는 것이 바람직하다.
이하 상술한 실시예에 따른 칩(200) 실장용 기판에 칩(200)이 실장된 칩(200) 패키지에 대하여 설명한다. 도 3을 참조하면, 본 실시예에 따른 칩(200) 패키지는 칩(200), 칩(200) 실장용 기판, 봉지부재(300)을 포함한다.
상술한 바와 같이 본 실시예에서 칩(200)은 UV칩(200)일 수 있으며, 그 형상은 칩(200)의 하부에 전극부(210)가 형성된 플립 칩(200) 형상일 수 있다.
칩(200) 실장용 기판은 상술한 실시예에 따라 칩(200)에 전극을 인가하는 복수의 도전부(110)와 칩(200)의 전극부(210) 각각에 전극을 인가하기 위하여 도전부(110)를 전기적으로 분리시키는 적어도 하나의 절연부(120)로 구성되며, 분리된 도전부(110) 각각의 표면상에서 소정의 높이로 형성되어 칩(200)에 형성된 전극부(210)와 접합된 범프(130)를 더 포함한다. 이하 본 실시예에 따른 칩(200) 패키지의 칩(200) 실장용 기판은 상술한 실시예에서 설명한바 이에 대한 설명은 중복되므로 생략한다
봉지부재(300)는 캐비티(140) 내에서 실장된 칩(200)을 봉지하기 위한 구성으로서, 도전부(110)의 상면에서 캐비티(140)를 덮는 형태로 형성될 수 있다. 봉지부재는 글라스나 쿼츠 또는 실리콘으로 형성될 수 있다.
나아가 본 실시예에서 칩(200) 패키지는 봉지부(400)를 더 포함한다. 봉지부(400)는 칩(200)의 전극부(210)와 범프(130)의 접합으로 형성된 칩(200)과 칩(200) 실장용 기판 사이의 공간에 형성되어 칩(200) 접합부위를 봉지한다.
즉 도 4를 참조하면, 봉지재를 칩(200) 접합 부위에 도포하여 칩(200)과 기판재료간의 열팽창계수 차이에 의한 크랙방지에 도움이 되므로, 보다 신뢰성 있는 패키징 구조를 형성 할 수 있다..
또한, 칩(200) 접합 부위가 공기와 접촉하지 않으므로, 외기에 의한 칩(200)의 산화를 막을 수 있어, 칩(200) 내부를 진공상태로 형성하거나, 불활성 기체 예를 들어 N2 가스를 칩(200) 내부에 충진하여 칩(200) 내부의 상태를 불활성 상태로 처리 할 필요가 없다.
즉, 이상의 실시예에 따른 칩 패키지에서는 수직 절연층이 포함된 금속기판의 경우, 칩의 전극부위와 기판의 전극부위가 전기적으로 접합되어야 함에 따라 본 실시예에 따른 형상과 같이 금속 기판상에 부가적으로 범프를 형성하고, 칩의 전극부위에 형성된 전극부(210)와 접합될 수 있게 하여 기판과 칩 간의 긴밀한 접합이 이루어 지도록 할 수 있다. 나아가, 칩의 접합 부위에 봉지재를 도포하여, 재료간의 열평창계수 차이에 의한 크랙 발생을 방지할 수 있으며, 외부와의 접촉을 방지하여 본딩 부위의 산화를 막을 수 있어, 칩이 실장된 내부를 불활성 기체로 충진하는 부가 공정 없이 패키징 공정을 수행할 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위 내에서 다양한 수정, 변경 및 치환이 가능할 것이다.
따라서, 본 발명에 개시된 실시예 및 첨부된 도면들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예 및 첨부된 도면에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구 범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (18)

  1. 실장되는 칩에 전극을 인가하는 복수의 도전부;
    상기 칩의 전극부 각각에 전극을 인가하기 위하여 상기 도전부를 전기적으로 분리시키는 적어도 하나의 절연부; 및
    상기 절연부로 분리된 상기 도전부 각각의 표면상에서 소정의 높이로 형성되어 상기 칩에 형성된 전극부와 접합되는 범프를 포함하는 것을 특징으로 하는 칩 실장용 기판.
  2. 제 1 항에 있어서,
    상기 칩 실장용 기판은 상기 칩이 실장되는 공간을 형성하기 위하여 상기 도전부의 내측방향으로 오목한 캐비티를 형성하고,
    상기 칩은 상기 캐비티 내에서 실장되는 것을 특징으로 하는 칩 실장용 기판
  3. 제 2 항에 있어서,
    상기 범프는 상기 캐비티가 형성된 상기 도전부 각각의 표면상에서 소정의 높이로 형성되어 상기 칩에 형성된 전극부와 접합되는 것을 특징으로 하는 칩 실장용 기판
  4. 제 2 항에 있어서,
    상기 전극부는 상기 캐비티가 형성된 상기 도전부의 표면에 대향하는 상기 칩의 일면에 형성되며,
    상기 범프는 상기 대향하는 일면에 형성된 상기 전극부와 접합되는 것을 특징으로 하는 칩 실장용 기판
  5. 제 1 항에 있어서,
    상기 칩 실장용 기판은 상기 전극부와 상기 범프의 솔더링을 위하여 상기 범프의 표면상에 형성되는 솔더를 더 포함하는 것을 특징으로 하는 칩 실장용 기판.
  6. 제 1 항에 있어서,
    상기 칩 실장용 기판은 상기 범프의 형성 위치를 표시하기 위하여, 상기 절연부와 연관되어 도전부의 표면상에 형성되는 마킹부를 더 포함하는 것을 특징으로 하는 칩 실장용 기판.
  7. 제 2 항에 있어서,
    상기 칩 실장용 기판은 상기 캐비티내에 소정 깊이의 오목부를 형성하고,
    상기 범프는 상기 오목부가 형성된 상기 도전부 각각의 표면상에서 소정의 높이로 형성되어 상기 칩에 형성된 전극부와 접합되는 것을 특징으로 하는 칩 실장용 기판
  8. 제 1 항에 있어서,
    상기 칩 실장용 기판은 상기 절연부로 분리된 상기 도전부 각각의 표면상에서 소정의 높이로 형성되어 상기 범프와 상기 도전부를 접합하는 도금층을 더 포함하는 것을 특징으로 하는 칩 실장용 기판.
  9. 칩; 및
    상기 칩에 전극을 인가하는 복수의 도전부와 상기 칩의 전극부 각각에 전극을 인가하기 위하여 상기 도전부를 전기적으로 분리시키는 적어도 하나의 절연부로 구성된 칩 실장용 기판을 포함하고,
    상기 칩 실장용 기판은 분리된 상기 도전부 각각의 표면상에서 소정의 높이로 형성되어 상기 칩에 형성된 전극부와 접합된 범프를 더 포함하는 것을 특징으로 하는 칩 패키지.
  10. 제 9 항에 있어서,
    상기 칩 패키지는 상기 칩의 전극부와 상기 범프의 접합으로 형성된 상기 칩과 상기 칩 실장용 기판 사이의 공간에 형성되어 상기 칩 접합부위를 봉지하는 봉지부를 더 포함하는 것을 특징으로 하는 칩 패키지
  11. 제 9 항에 있어서,
    상기 칩 실장용 기판은 상기 칩이 실장되는 공간을 형성하기 위하여 상기 도전부의 내측방향으로 오목한 캐비티를 형성하고,
    상기 칩은 상기 캐비티 내에서 실장되는 것을 특징으로 하는 칩 패키지.
  12. 제 11 항에 있어서,
    상기 범프는 상기 캐비티가 형성된 상기 도전부 각각의 표면상에서 소정의 높이로 형성되어 상기 칩에 형성된 전극부와 접합되는 것을 특징으로 칩 패키지.
  13. 제 12 항에 있어서,
    상기 전극부는 상기 캐비티가 형성된 상기 도전부의 표면에 대향하는 상기 칩의 일면에 형성되며,
    상기 범프는 상기 대향하는 일면에 형성된 상기 전극부와 접합되는 것을 특징으로 하는 칩 패키지.
  14. 제 9 항에 있어서,
    상기 칩 실장용 기판은 상기 전극부와 상기 범프의 솔더링을 위하여 상기 범프의 표면상에 형성되는 솔더를 더 포함하는 것을 특징으로 하는 칩 패키지.
  15. 제 9 항에 있어서,
    상기 칩 실장용 기판은 상기 범프의 형성 위치를 표시하기 위하여, 상기 절연부와 연관되어 도전부의 표면상에 형성되는 마킹부를 더 포함하는 것을 특징으로 하는 칩 패키지.
  16. 제 11 항에 있어서,
    상기 칩 실장용 기판은 상기 캐비티내에 소정 깊이의 오목부를 형성하고,
    상기 범프는 상기 오목부가 형성된 상기 도전부 각각의 표면상에서 소정의 높이로 형성되어 상기 칩에 형성된 전극부와 접합되는 것을 특징으로 하는 칩 패키지.
  17. 제 9 항에 있어서,
    상기 칩 실장용 기판은 상기 절연부로 분리된 상기 도전부 각각의 표면상에서 소정의 높이로 형성되어 상기 범프와 상기 도전부를 접합하는 도금층을 더 포함하는 것을 특징으로 하는 칩 패키지.
  18. 제 11 항에 있어서,
    상기 칩 패키지는 상기 캐비티 내에서 실장된 칩을 봉지하기 위한 봉지부재를 더 포함하는 것을 특징으로 하는 칩 패키지.
KR20130111578A 2013-09-17 2013-09-17 칩 실장용 기판 및 칩 패키지 KR20150031849A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR20130111578A KR20150031849A (ko) 2013-09-17 2013-09-17 칩 실장용 기판 및 칩 패키지
US15/022,557 US9673367B2 (en) 2013-09-17 2014-09-17 Substrate for mounting chip and chip package
PCT/KR2014/008641 WO2015041456A1 (ko) 2013-09-17 2014-09-17 칩 실장용 기판 및 칩 패키지
CN201480051090.5A CN105580130A (zh) 2013-09-17 2014-09-17 用于安装芯片的衬底和芯片封装

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130111578A KR20150031849A (ko) 2013-09-17 2013-09-17 칩 실장용 기판 및 칩 패키지

Publications (1)

Publication Number Publication Date
KR20150031849A true KR20150031849A (ko) 2015-03-25

Family

ID=52689067

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130111578A KR20150031849A (ko) 2013-09-17 2013-09-17 칩 실장용 기판 및 칩 패키지

Country Status (4)

Country Link
US (1) US9673367B2 (ko)
KR (1) KR20150031849A (ko)
CN (1) CN105580130A (ko)
WO (1) WO2015041456A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7111950B2 (ja) * 2018-04-17 2022-08-03 日亜化学工業株式会社 発光装置及びその製造方法
TWI688317B (zh) * 2018-10-31 2020-03-11 台灣愛司帝科技股份有限公司 發光二極體晶片的固接方法及固接裝置
CN113644185B (zh) * 2021-07-14 2023-12-29 深圳市源科光电有限公司 一种led芯片支架及led灯珠

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3078899B1 (en) * 2001-08-09 2020-02-12 Everlight Electronics Co., Ltd Led illuminator and card type led illuminating light source
JP4023723B2 (ja) * 2002-04-05 2007-12-19 シチズン電子株式会社 表面実装型発光ダイオード
TW563263B (en) * 2002-09-27 2003-11-21 United Epitaxy Co Ltd Surface mounting method for high power light emitting diode
KR100650263B1 (ko) * 2005-11-24 2006-11-27 엘지전자 주식회사 발광 소자 패키지 및 그의 제조 방법
JP2008172113A (ja) * 2007-01-15 2008-07-24 Ngk Spark Plug Co Ltd 配線基板
CN101225938B (zh) * 2007-01-18 2010-09-01 优利科技股份有限公司 利用模内转印薄膜射出/挤出成型的发光二极管灯罩
TW200937667A (en) * 2008-02-20 2009-09-01 Advanced Optoelectronic Tech Package structure of chemical compound semiconductor device and fabricating method thereof
KR101092063B1 (ko) * 2009-04-28 2011-12-12 엘지이노텍 주식회사 발광소자 패키지 및 그 제조방법
CN101567411A (zh) * 2009-05-26 2009-10-28 晶科电子（广州）有限公司 发光二极管倒装焊集成封装结构及制作方法
KR20160103394A (ko) * 2015-02-24 2016-09-01 에스케이하이닉스 주식회사 반도체 패키지

Also Published As

Publication number Publication date
WO2015041456A1 (ko) 2015-03-26
US20160211428A1 (en) 2016-07-21
US9673367B2 (en) 2017-06-06
CN105580130A (zh) 2016-05-11

Similar Documents

Publication Publication Date Title
CN105990309B (zh) 封装基板及应用其的封装结构
JP2019220726A (ja) 波長変換材料の気密シールを有するｌｅｄモジュール
KR101574135B1 (ko) 칩 실장 방법 및 칩 패키지
JP6294418B2 (ja) 光半導体装置および光半導体装置の製造方法
JP2020061574A (ja) Ｌｅｄを取り囲む全内部反射レイヤを伴うｌｅｄのためのサブストレート
CN105702696A (zh) 影像传感芯片的封装结构及其制作方法
JP4301075B2 (ja) 発光ダイオード用パッケージおよびそれを用いた発光装置
TW201301561A (zh) Led覆晶結構及其製造方法
US20120286308A1 (en) Led package structure and method of fabricating the same
KR20150031849A (ko) 칩 실장용 기판 및 칩 패키지
JP6511807B2 (ja) 半導体レーザ装置、光源装置、半導体レーザ装置の製造方法、及び光源装置の製造方法
CN115377270A (zh) 一种led封装结构
JP2011192845A (ja) 発光部品、発光器及び発光部品の製造方法
JP2015188004A (ja) パッケージ、半導体装置及び半導体モジュール
JP5433399B2 (ja) 発光装置
JP2016072408A (ja) 光源及びその製造方法、実装方法
TW201503337A (zh) 影像感測器之小尺寸、重量及封裝
CN104934380B (zh) 一种用于芯片的封装结构
TWI425658B (zh) 發光二極體封裝結構及其製造方法
KR101111428B1 (ko) 반도체패키지 및 이의 제조방법
US20220392820A1 (en) Integrated circuit optical package
TWI509843B (zh) 發光二極體的封裝結構
KR20120093672A (ko) 발광소자 패키지 및 이의 제조방법
KR20140110257A (ko) 발광소자 패키지
JP2019204830A (ja) 半導体発光装置及び半導体発光装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment