CN109273423A - 芯片结构、芯片级封装增强结构及方法 - Google Patents

芯片结构、芯片级封装增强结构及方法 Download PDF

Info

Publication number
CN109273423A
CN109273423A CN201810963744.1A CN201810963744A CN109273423A CN 109273423 A CN109273423 A CN 109273423A CN 201810963744 A CN201810963744 A CN 201810963744A CN 109273423 A CN109273423 A CN 109273423A
Authority
CN
China
Prior art keywords
chip
metal layer
low power
layer
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810963744.1A
Other languages
English (en)
Inventor
李树琪
王保兴
蔡勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ningbo Tian Bang Photoelectric Technology Co Ltd
Original Assignee
Ningbo Tian Bang Photoelectric Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ningbo Tian Bang Photoelectric Technology Co Ltd filed Critical Ningbo Tian Bang Photoelectric Technology Co Ltd
Priority to CN201810963744.1A priority Critical patent/CN109273423A/zh
Publication of CN109273423A publication Critical patent/CN109273423A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4922—Bases or plates or solder therefor having a heterogeneous or anisotropic structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)

Abstract

本发明公开了一种芯片结构、芯片级封装增强结构及方法。所述芯片级封装增强结构包括基座以及芯片结构，芯片结构的第二表面设置有金属层，金属层包含有一个以上微沟槽，微沟槽与焊料层贴合形成贯穿所述金属层并与外界连通的微导气通道，其中的焊料层由固晶焊料形成。本发明提供的芯片级封装增强方法在芯片衬底背面的金属层设置了图形化的微沟槽，微沟槽与焊料层贴合形成贯穿金属层并与外界连通的微导气通道，使原本可能无序失控的固晶空洞率特别是存在大空洞的问题进行了有序化的干预处理，将焊料层中的气泡特别是大气泡有效的泄放，能够降低芯片的峰值结温，使芯片工作在一个散热通道稳定的状态，提升了芯片的可靠性能以及降低了芯片的失效率。

Description

芯片结构、芯片级封装增强结构及方法
技术领域
本发明特别涉及一种芯片结构、芯片级封装增强结构及方法，属于半导体技术领域。
背景技术
目前在大功率器件，大规模集成电路以及超大规模集成电路在设计制作中由于材料和工艺对于单位功率面积的限制或光刻精度对于最小尺寸的限制需要制作成较大的面积(达到平方毫米级别甚至更大的面积)。由此而带来的芯片固晶过程中存在空洞率过大，特别是存在大的空洞(贴合效果不佳)带来的芯片散热引起的效率下降，可靠性低甚至芯片失效问题一直困扰着业界。目前采用的固晶方法主要包括：
1)在芯片背面做金锡金属层，使用共晶焊接的方式，降低空洞率；
2)使用不带有机物溶剂的固晶材料，例如焊料片，焊料线，纳米银浆；
3)使用常规固晶材料，优化固晶材料的固晶图形，降低空洞率；
4)使用常规固晶材料，在固晶加工过程中使用真空回流工艺，降低空洞率；
5)使用常规固晶材料，在固晶加工过程中使用超声波振动，来降低空洞率或打散大空洞；
6)使用小芯片进行电路级的串并连接，回避大面积芯片可能带来的大空洞以及高空洞率的问题；以上是目前主要的降低大面积芯片空洞率的方法，虽然这些方法都可以将空洞率以及大空洞的问题控制在一个比较良好的范围，但是普遍存在工艺成本高，设备成本较高，材料成本高，工艺复杂度高等缺点。因此，提供一种制作工艺简单、成本低、能够有效克服空洞率问题的固晶方法仍是业界亟待解决的问题之一。
发明内容
本发明的主要目的在于提供一种芯片结构、芯片级封装增强结构及方法，以克服现有技术的不足。
为实现前述发明目的，本发明采用的技术方案包括：
本发明实施例一方面提供了一种芯片结构，具有相背对的第一表面和第二表面，所述第一表面设置有功能区，所述第二表面设置有金属层；所述金属层包含有一个以上微沟槽。
本发明实施例还提供了一种芯片级封装增强结构，其包括基座以及所述的芯片结构，所述芯片结构的金属层与基座焊接固定，所述微沟槽与焊料层贴合形成贯穿所述金属层并与外界连通的微导气通道，其中的焊料层由固晶焊料形成。
本发明实施例还提供了一种芯片结构的制备方法，其包括：
提供芯片，所述芯片的第一表面设置有功能区；
在所述芯片的第二表面形成包含有一个以上微沟槽的金属层，所述第一表面与第二表面相背对。
本发明实施例还提供了一种芯片级封装增强方法，其包括：
提供所述的芯片结构；
利用固晶焊料将所述芯片结构的金属层与基座焊接固定，且使由所述金属层内的微沟槽与焊料层贴合形成的微导气通道贯穿所述金属层并与外界连通，其中的焊料层由固晶焊料形成。
与现有技术相比，本发明的优点包括：
1)本发明提供的芯片级封装增强方法在芯片衬底背面的金属层设置了图形化的微沟槽，所述的微沟槽与焊料层贴合形成贯穿所述金属层并与外界连通的微导气通道，使原本可能无序失控的固晶空洞率特别是存在大空洞的问题进行了有序化的干预处理，将焊料层中的气泡特别是大气泡有效的泄放，能够降低芯片的峰值结温，使芯片工作在一个散热通道稳定的状态，有效实现对于芯片效率的保护，提升了芯片的可靠性能以及降低了芯片的失效率；
2)本发明对于芯片工作在高低温下的热膨胀应力实现了有效的释放；
3)本发明可以应用于目前所有的大尺寸芯片的背面加工工艺以及可以适用于目前所有的固晶工艺的封装技术。
附图说明
图1是本发明一典型实施例中一种芯片的结构示意图；
图2a是本发明一典型实施例中一种芯片级封装增强结构的结构示意图；
图2b是本发明一典型实施例中一种芯片级封装增强结构中微导气通道的放大图；
图3a、图3b、图3c、图3d分别是本发明一典型实施案例中一字型、纵横交错型、六边形交错型、平行四边形交错型的连续导气结构的结构示意图；
图4是现有技术中一种芯片结构示意图；
图5是在现有技术中的一种芯片结构的正面形成正面保护性材料层的结构示意图；
图6是本发明实施例1中一种芯片结构的制备方法的流程示意图；
图7是本发明实施例2中一种芯片结构的制备方法的流程示意图；
图8是本发明实施例3中一种芯片结构的制备方法的流程示意图；
图9是本发明一典型实施案例中一种芯片级封装增强结构的超声波扫描测试图。
具体实施方式
鉴于现有技术中的不足，本案发明人经长期研究和大量实践，得以提出本发明的技术方案。如下将对该技术方案、其实施过程及原理等作进一步的解释说明。
本发明实施例一方面提供了一种芯片结构，具有相背对的第一表面和第二表面，所述第一表面设置有功能区，所述第二表面设置有金属层；所述金属层包含有一个以上微沟槽。
进一步的，所述金属层包含有复数个微沟槽，其中两个以上微沟槽相互连通或相互隔离。
进一步的，所述微沟槽的内壁对固晶焊料不粘连浸润。
更进一步的，所述微沟槽的宽度与所述芯片厚度的比值≤2∶1。
优选的，所述微沟槽的宽度为1μm-1mm。
进一步的，由所述一个以上微沟槽形成的微沟槽阵列结构贯穿所述金属层并与外界连通。
更进一步的，由所述一个以上微沟槽形成的微沟槽阵列结构沿与所述第二表面成≥0°而＜90°角的方向贯穿所述金属层，并与外界连通。
本发明实施例还提供了一种芯片级封装增强结构，其包括基座以及所述的芯片结构，所述芯片结构的金属层与基座焊接固定，所述微沟槽与焊料层贴合形成贯穿所述金属层并与外界连通的微导气通道，其中的焊料层由固晶焊料形成。
进一步的，所述芯片级封装增强结构包含由一个以上微导气通道形成的连续导气结构，所述连续导气结构贯穿所述金属层并与外界连通。
本发明实施例还提供了一种芯片结构的制备方法，其包括：
提供芯片，所述芯片的第一表面设置有功能区；
在所述芯片的第二表面形成包含有一个以上微沟槽的金属层，所述第一表面与第二表面相背对。
进一步的，所述金属层包含有复数个微沟槽，其中两个以上微沟槽相互连通或相互隔离。
进一步的，所述微沟槽的内壁对固晶焊料不粘连浸润。
进一步的，所述微沟槽的宽度与所述芯片厚度的比值≤2：1。
优选的，所述微沟槽的宽度为1μm-1mm。
进一步的，由所述一个以上微沟槽形成的微沟槽阵列结构贯穿所述金属层并与外界连通。
在一些较为具体的实施方案中，所述的制备方法具体包括：
于所述芯片的第二表面设置图形化掩模，
利用所述图形化掩模在所述第二表面形成金属层，
除去所述掩模，从而在所述金属层中形成一个以上微沟槽；
或者，于所述芯片的第二表面形成金属层，
在所述金属层上设置有机物层，
于所述有机物层上设置图形化掩模，
利用所述图形化掩模对所述有机物层进行图形化处理，获得图形化有机物层，
利用所述图形化有机物层对所述金属层进行刻蚀，从而在所述金属层中形成一个以上微沟槽；
或者，于所述芯片的第二表面设置有机物层，
在所述有机物层上设置图形化掩模，
利用所述掩模对所述有机物层进行图形化处理，获得图形化有机物层；
利用所述图形化掩模和图形化有机物层在所述第二表面形成金属层，
除去所述图形化掩模和有机物层，从而在所述金属层中形成一个以上微沟槽。
在一些较为具体的实施方案中，所述的制备方法还包括：先在所述芯片的第一表面覆盖保护材料层，之后在所述第二表面设置金属层。
本发明实施例还提供了一种芯片级封装增强方法，其包括：
提供所述的芯片结构；
利用固晶焊料将所述芯片结构的金属层与基座焊接固定，且使由所述金属层内的微沟槽与焊料层贴合形成的微导气通道贯穿所述金属层并与外界连通，其中的焊料层由固晶焊料形成。
如下将结合附图以及具体实施例对该技术方案、其实施过程及原理等作进一步的解释说明。
本发明在芯片背面金属层进行图形化设计形成微沟槽，微沟槽与焊料层(其中的焊料层由固晶焊料形成)贴合形成贯穿金属层并与外界连通的微导气通道，将固晶中可能产生的有机溶剂(或助焊剂)气泡(空洞)合理化泄放，从而以一种低成本的方式在芯片背面实现一种芯片级的降低空洞率特别是减少大空洞形成的几率的方法。芯片背面金属化的主要目的是实现将芯片贴合在基座上达到支撑的效果以及通过金属层与基座之间的良好连接将芯片工作时表面产生的大量的热从上往下的转移出去。目前在芯片封装工艺中出现的普通焊料进行固晶过程中，采用性价比较高的焊料中都含有有机溶剂(或助焊剂)的成分，而较大面积的芯片由于需要固晶的面积较大，焊料中的有机溶剂在熔融状态下没有合适的途径也没有合适的方式对封闭在焊料内的有机物气泡形成泄放，而这种有机物形成的气泡从俯视角度来看就想芯片下方形成的一个个空洞，因此表征固晶焊接的参数称之为空洞率。这种有机物形成的气泡存在于芯片与基板接触的界面之间，是一种不良的传热介质，因此在芯片下方；如果形成了这种气泡，特别是大的气泡，往往就会导致芯片表面由于工作产生的大量的热不能很好的传导散出而聚集在气泡上方的芯片内，引起该区域芯片的结温急剧上升，即芯片存在很高的峰值结温，进而会使芯片出现效率降低，可靠性下降甚至芯片失效的问题。针对现有技术中的不足，本发明提供的芯片级封装增强方法在芯片背面的金属层设置了图形化的微导气通道，使原本可能无序失控的固晶空洞率特别是存在大空洞的问题进行了有序化的干预处理，将焊料层中的气泡特别是大气泡有效的泄放，能够降低芯片的峰值结温，使芯片工作在一个散热通道稳定的状态，有效实现对于芯片效率的保护，提升了芯片的可靠性能以及降低了芯片的失效率。
在一些较为具体的实施方案中，请参阅图1，一种芯片结构，包括芯片衬底1，在芯片衬底1的正面(即第一表面)具有功能结构(或称功能区)3，在芯片衬底1和功能结构3之间还设置有外延层11，芯片衬底1的背面(即第二表面)设置有金属层4，在金属层4内设置有由复数条微沟槽41组成的微沟槽阵列结构，相邻两个微沟槽41之间可以是彼此相互独立，所述的微沟槽阵列结构贯穿所述金属层4并与外界连通；微沟槽41的宽度a小于或等于芯片厚度(即芯片衬底(可以包括或不包括外延层)、功能结构的厚度之和)h的两倍，例如微导气通道41的宽度可以为1μm-1mm。
请参阅图2a和图2b，一种芯片级封装增强结构，包括所述的芯片(芯片结构如图1所示)以及支撑芯片的基座2，芯片衬底1背面的金属层4经焊料层(其中的焊料层由固晶焊料形成)5与基座2固定结合，金属层4内的微沟槽41与焊料层5贴合形成微导气通道41’，复数条微导气通道组成的连续导气结构贯穿所述金属层4并与外界连通，复数条微导气通道组成的连续导气结构呈一字型(如图3a)，或者复数条微导气通道之间可以相互交错连通，使连续导气结构呈纵横交错型(图3b)、六边形交错型(图3c)、平行四边形交错型(图3d)。
请再参阅图2b，每一个微导气通道41’的有效运作需要保持其A面(微导气通道与芯片衬底背面的连接面)，B面(微导气通道与金属层的连接面)和C面(微导气通道与金属层的连接面)对于固晶焊料(即焊料)不粘连浸润，已达到微导气通道不会闭塞阻滞的效果；因此在微导气通道41’的A、B、C三面进行不浸润化设计和处理以达到微导气通道实现对于芯片固晶的空洞率控制以及芯片结温的稳定；形成的有序的不浸润微导气通道，使得芯片在完成固晶贴合后，在工作状态高低温下的热膨胀产生的应力得到了有效的释放，提高了芯片工作下的热膨胀的可靠性。
在一些较为具体的实施方案中，在对芯片进行固晶前，首先提供芯片并对芯片进行保护处理，请参阅图4和图5，一种芯片的结构可以包括衬底、形成在衬底上的外延层、形成在外延层上的功能区图形(即功能结构)，在芯片正面的功能区图形上形成一层正面保护性材料(即保护材料层)以保护已经制作完成的芯片正面功能区图形和便于在芯片背面实现技术工艺加工。
实施例1
一种芯片级封装增强方法可参阅图6所示，其在图5结构的基础上进行，
1)首先在芯片衬底的背面设置图形化掩模；
2)利用所述图形化掩模在芯片背面进行金属化工艺以形成金属层；
3)除去所述掩模，从而在金属层内形成一个以上的微沟槽；
4)除去芯片正面的正面保护性材料层，并采用固晶焊料将形成的芯片背面的金属层与基座固定结合，从而使金属层内的微沟槽与焊料层贴合形成微导气通道，完成加工。
实施例2
一种芯片级封装增强方法可参阅图7所示，其在图5结构的基础上进行，
1)首先在芯片衬底的背面进行金属化工艺以形成金属层，金属层的顶层为一层已焊接的金属；
2)在金属层上涂布一层有机物薄膜层(即有机物层，有机物薄膜层的材质可以是正性光刻胶或负性光刻胶)；
3)在有机物薄膜层上设置图形化掩模，利用所述图形化掩模对所述有机物层进行图形化处理，获得图形化有机物薄膜层，
4)以图形化有机物薄膜层作为掩模，以干法刻蚀或湿法刻蚀的方式对金属层进行加工处理，从而在金属层内形成一个以上的微沟槽；
5)除去有机物薄膜层和芯片正面的正面保护性材料层，并采用固晶焊料将形成的芯片背面的金属层与基座固定结合，从而使金属层内的微沟槽与焊料层贴合形成微导气通道，完成加工。
实施例3
一种芯片级封装增强方法可参阅图8所示，其在图5结构的基础上进行，
1)首先在芯片衬底的背面涂布一层有机物薄膜层(有机物薄膜层的材质可以是正性光刻胶、负性光刻胶)；
2)在所述有机物薄膜层上设置图形化掩模，利用所述掩模对所述有机物薄膜层进行图形化处理，获得图形化有机物薄膜层；
3)利用所述图形化掩模和图形化有机物层在所述第二表面形成金属层(例如，除去部分有机物薄膜层，并将余留部分的有机物薄膜层作为掩模，在保留有部分有机物薄膜层的条件下，在芯片背面进行金属化工艺以形成金属层；由于存在有机物薄膜层，存在有机物薄膜层的金属化部分的高度高于图形定义的去除部分的金属化部分的高度)；
4)除去所述图形化掩模和有机物薄膜层，从而在金属层内形成一条以上的微沟槽；
5)除去芯片正面的正面保护性材料层，并采用固晶焊料将形成的芯片背面的金属层与基座固定结合，从而使金属层内的微沟槽与焊料层贴合形成微导气通道，完成加工。
对本发明实施例1-3中所述的方法形成的芯片级封装增强结构进行超声波扫描测试，测试结果如图9所示；这里我们采用的是纵横交错型的排布的连续导气结构，通过测试结果我们可以看到，一颗20mm X 20mm的芯片的空洞率低、特别是未发现大的空洞；以及对采用本发明方法形成的芯片进行高低温测试后发现其应力测试结果良好。
本发明提供的芯片级封装增强方法在芯片背面的金属层设置了图形化的微导气通道，使原本可能无序失控的固晶空洞率特别是存在大空洞的问题进行了有序化的干预处理，将焊料层中的气泡特别是大气泡有效的泄放，能够降低芯片的峰值结温，使芯片工作在一个散热通道稳定的状态，有效实现对于芯片效率的保护，提升了芯片的可靠性能以及降低了芯片的失效率。
应当理解，上述实施例仅为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。

Claims (10)

1.一种芯片结构，具有相背对的第一表面和第二表面，所述第一表面设置有功能区，所述第二表面设置有金属层；其特征在于：所述金属层包含有一个以上微沟槽。
2.根据权利要求1所述的芯片结构，其特征在于：所述金属层包含有复数个微沟槽，其中两个以上微沟槽相互连通或相互隔离；和/或，所述微沟槽的内壁对固晶焊料不粘连浸润；和/或，所述微沟槽的宽度与所述芯片厚度的比值≤2∶1；和/或，所述微沟槽的宽度为1μm-1mm；和/或，由所述一个以上微沟槽形成的微沟槽阵列结构贯穿所述金属层并与外界连通。
3.根据权利要求2所述的芯片结构，其特征在于：由所述一个以上微沟槽形成的微沟槽阵列结构沿与所述第二表面成≥0°而＜90°角的方向贯穿所述金属层，并与外界连通。
4.一种芯片级封装增强结构，其特征在于包括基座以及权利要求1-3中任一项所述的芯片结构，所述芯片结构的金属层与基座焊接固定，所述微沟槽与焊料层贴合形成贯穿所述金属层并与外界连通的微导气通道，其中的焊料层由固晶焊料形成。
5.根据权利要求4所述的芯片级封装增强结构，其特征在于：所述芯片级封装增强结构包含由一个以上微导气通道形成的连续导气结构，所述连续导气结构贯穿所述金属层并与外界连通。
6.一种芯片结构的制备方法，其特征在于包括：
提供芯片，所述芯片的第一表面设置有功能区；
在所述芯片的第二表面形成包含有一个以上微沟槽的金属层，所述第一表面与第二表面相背对。
7.根据权利要求6所述的制备方法，其特征在于：所述金属层包含有复数个微沟槽，其中两个以上微沟槽相互连通或相互隔离；和/或，所述微沟槽的内壁对固晶焊料不粘连浸润；和/或，所述微沟槽的宽度与所述芯片厚度的比值≤2∶1；和/或，所述微沟槽的宽度为1μm-1mm；和/或，由所述一个以上微沟槽形成的微沟槽阵列结构贯穿所述金属层并与外界连通。
8.根据权利要求6所述的制备方法，其特征在于具体包括：
于所述芯片的第二表面设置图形化掩模，
利用所述图形化掩模在所述第二表面形成金属层，
除去所述掩模，从而在所述金属层中形成一个以上微沟槽；
或者，于所述芯片的第二表面形成金属层，
在所述金属层上设置有机物层，
于所述有机物层上设置图形化掩模，
利用所述图形化掩模对所述有机物层进行图形化处理，获得图形化有机物层，
利用所述图形化有机物层对所述金属层进行刻蚀，从而在所述金属层中形成一个以上微沟槽；
或者，于所述芯片的第二表面设置有机物层，
在所述有机物层上设置图形化掩模，
利用所述掩模对所述有机物层进行图形化处理，获得图形化有机物层；
利用所述图形化掩模和图形化有机物层在所述第二表面形成金属层，
除去所述图形化掩模和有机物层，从而在所述金属层中形成一个以上微沟槽。
9.根据权利要求8所述的制备方法，其特征在于还包括：先在所述芯片的第一表面覆盖保护材料层，之后在所述第二表面设置金属层。
10.一种芯片级封装增强方法，其特征在于包括：
提供权利要求1-3中任一项所述的芯片结构；
利用固晶焊料将所述芯片结构的金属层与基座焊接固定，且使由所述金属层内的微沟槽与焊料层贴合形成的微导气通道贯穿所述金属层并与外界连通，其中的焊料层由固晶焊料形成。
CN201810963744.1A 2018-08-22 2018-08-22 芯片结构、芯片级封装增强结构及方法 Pending CN109273423A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810963744.1A CN109273423A (zh) 2018-08-22 2018-08-22 芯片结构、芯片级封装增强结构及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810963744.1A CN109273423A (zh) 2018-08-22 2018-08-22 芯片结构、芯片级封装增强结构及方法

Publications (1)

Publication Number Publication Date
CN109273423A true CN109273423A (zh) 2019-01-25

Family

ID=65154314

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810963744.1A Pending CN109273423A (zh) 2018-08-22 2018-08-22 芯片结构、芯片级封装增强结构及方法

Country Status (1)

Country Link
CN (1) CN109273423A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110544739A (zh) * 2019-09-02 2019-12-06 闽南师范大学 一种倒装红光芯片及其制作方法
CN112530885A (zh) * 2019-09-18 2021-03-19 江苏长电科技股份有限公司 芯片封装结构及封装方法
CN117059533A (zh) * 2023-10-11 2023-11-14 广东成利泰科技有限公司 一种自动化低空洞阵列式大功率桥堆生产线及生产工艺
EP4336576A1 (de) * 2022-09-09 2024-03-13 ZKW Group GmbH Leuchtmittel für einen kraftfahrzeugscheinwerfer

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5162359A (en) * 1974-11-28 1976-05-29 Tokyo Shibaura Electric Co Denkisoshino toritsukehoho
JP2006351926A (ja) * 2005-06-17 2006-12-28 Auto Network Gijutsu Kenkyusho:Kk 回路基板、電子部品及び電気接続箱
CN103079337A (zh) * 2011-10-11 2013-05-01 里德安吉公司 用于改善的焊料接合的带槽板
US8718720B1 (en) * 2010-07-30 2014-05-06 Triquint Semiconductor, Inc. Die including a groove extending from a via to an edge of the die

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5162359A (en) * 1974-11-28 1976-05-29 Tokyo Shibaura Electric Co Denkisoshino toritsukehoho
JP2006351926A (ja) * 2005-06-17 2006-12-28 Auto Network Gijutsu Kenkyusho:Kk 回路基板、電子部品及び電気接続箱
US8718720B1 (en) * 2010-07-30 2014-05-06 Triquint Semiconductor, Inc. Die including a groove extending from a via to an edge of the die
CN103079337A (zh) * 2011-10-11 2013-05-01 里德安吉公司 用于改善的焊料接合的带槽板

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110544739A (zh) * 2019-09-02 2019-12-06 闽南师范大学 一种倒装红光芯片及其制作方法
CN112530885A (zh) * 2019-09-18 2021-03-19 江苏长电科技股份有限公司 芯片封装结构及封装方法
EP4336576A1 (de) * 2022-09-09 2024-03-13 ZKW Group GmbH Leuchtmittel für einen kraftfahrzeugscheinwerfer
US11982416B2 (en) 2022-09-09 2024-05-14 Zkw Group Gmbh Illuminant for vehicle headlamp
CN117059533A (zh) * 2023-10-11 2023-11-14 广东成利泰科技有限公司 一种自动化低空洞阵列式大功率桥堆生产线及生产工艺
CN117059533B (zh) * 2023-10-11 2023-12-19 广东成利泰科技有限公司 一种自动化低空洞阵列式大功率桥堆生产线及生产工艺

Similar Documents

Publication Publication Date Title
CN109273423A (zh) 芯片结构、芯片级封装增强结构及方法
US10062665B2 (en) Semiconductor packages with thermal management features for reduced thermal crosstalk
KR101451495B1 (ko) 인터포저를 갖는 범프레스 빌드-업 층 패키지 디자인
US9576938B2 (en) 3DIC packages with heat dissipation structures
TWI255536B (en) Chip-stacked semiconductor package and fabrication method thereof
US6162659A (en) Method for manufacturing a package structure having a heat spreader for integrated circuit chips
US9209163B2 (en) Package-on-package structures
US20190139817A1 (en) Semiconductor Packaging Structure and Process
TWI376022B (en) Semiconductor package structure and method of fabricating the same
TWI644367B (zh) 一種具熱界面的裝置及製造方法
TWI650816B (zh) 半導體裝置及其製造方法
JP5657145B2 (ja) 半導体装置
CN107393884A (zh) 一种压接式igbt模块叠层组件及压接式igbt模块内部封装结构
CN207398071U (zh) 一种压接式igbt模块叠层组件及压接式igbt模块内部封装结构
US5777385A (en) Ceramic ball grid array (CBGA) package structure having a heat spreader for integrated-circuit chips
CN210607230U (zh) 一种用于系统散热的封装结构
KR102320177B1 (ko) 반도체 다이와 수동 열 교환기 사이에 열 계면 결합을 생성하기 위한 장치 및 방법
TWI324817B (en) Multiple chip package
CN210040171U (zh) 一种芯片封装产品
TW200845322A (en) Package structure and manufacturing method thereof
CN101026100A (zh) 倒装芯片封装结构及其形成方法
EP3751603A3 (en) Semiconductor package with a heat sink bonded to a semiconductor chip with a bonding layer and to a molding material with a thermal interface material
TWI242270B (en) Chip package
CN101752264B (zh) 散热型半导体封装结构及其制法
CN217691145U (zh) 能提高被动散热的硅基扇出型三维立体集成封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190125