KR101451495B1 - 인터포저를 갖는 범프레스 빌드-업 층 패키지 디자인 - Google Patents

인터포저를 갖는 범프레스 빌드-업 층 패키지 디자인 Download PDF

Info

Publication number
KR101451495B1
KR101451495B1 KR1020127031945A KR20127031945A KR101451495B1 KR 101451495 B1 KR101451495 B1 KR 101451495B1 KR 1020127031945 A KR1020127031945 A KR 1020127031945A KR 20127031945 A KR20127031945 A KR 20127031945A KR 101451495 B1 KR101451495 B1 KR 101451495B1
Authority
KR
South Korea
Prior art keywords
microelectronic die
interposer
microelectronic
die
package
Prior art date
Application number
KR1020127031945A
Other languages
English (en)
Other versions
KR20130033375A (ko
Inventor
프라모드 말라트카르
Original Assignee
인텔 코오퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코오퍼레이션 filed Critical 인텔 코오퍼레이션
Publication of KR20130033375A publication Critical patent/KR20130033375A/ko
Application granted granted Critical
Publication of KR101451495B1 publication Critical patent/KR101451495B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/06155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73259—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H01L2225/06544—Design considerations for via connections, e.g. geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Abstract

본 개시물은 집적 회로 패키지 디자인의 분야에 관한 것으로, 특히, BBUL(bumpless build-up layer) 디자인들을 사용하는 패키지들에 관한 것이다. 본 설명의 실시예들은, 마이크로전자 패키지들을 제조하는 분야에 관한 것으로, 적층된 마이크로전자 컴포넌트들을 가능하게 하기 위해 범프레스 빌드-업 층 패키지에 인터포저, 이를테면, 스루-실리콘 비아 인터포저가 사용될 수 있다.

Description

인터포저를 갖는 범프레스 빌드-업 층 패키지 디자인{BUMPLESS BUILD-UP LAYER PACKAGE DESIGN WITH AN INTERPOSER}
본 설명의 실시예들은 일반적으로 마이크로전자 디바이스 패키지 디자인들의 분야에 관한 것으로, 특히, 범프레스 빌드-업 층(bumpless build-up layer; BBUL) 디자인들을 사용하는 패키지에 관한 것이다. 마이크로전자 전자 디바이스 크기의 축소로 인해, 마이크로전자 디바이스 패키지들은 적은 공간을 차지할 필요가 있고, 이는 마이크로전자 컴포넌트들을 적층함으로써 달성될 수 있다.
본 개시물의 주제는 본 명세서의 결론 부분에서 자세히 언급되고 뚜렷하게 청구된다. 본 개시물의 전술한 및 다른 특징들은, 첨부한 도면들과 함께 취해진, 다음의 설명 및 첨부된 청구항들로부터 더 완전하게 명백해지게 될 것이다. 첨부한 도면들은 단지 본 개시물에 따른 여러 실시예들을 묘사하는 것이므로, 그의 범주를 제한하는 것으로 간주되어서는 안된다는 것이 이해된다. 개시물은 첨부한 도면들의 사용을 통해 추가적인 특이성 및 상세와 함께 설명될 것이므로, 본 개시물의 장점들이 더 쉽게 확인될 수 있다.
도 1 및 2는 범프레스 빌드-업 층 디자인에서 인터포저를 갖는 마이크로전자 패키지의 일 실시예의 측면 단면도를 도시한다.
도 3 및 4는 인터포저의 실시예들을 보여주는 도 1의 라인 A-A를 따른 평면도를 도시한다.
도 5는 범프레스 빌드-업 층 디자인에서 인터포저를 갖는 마이크로전자 패키지의 또 다른 실시예의 측면 단면도를 도시한다.
도 6은 인터포저의 일 실시예를 보여주는 도 5의 라인 B-B를 따른 평면도를 도시한다.
도 7 및 8은 범프레스 빌드-업 층 디자인에서 마이크로전자 다이와 통합된 인터포저를 갖는 마이크로전자 패키지의 일 실시예의 측면 단면도를 도시한다.
도 9 및 10은 마이크로전자 다이에 통합된 인터포저의 실시예들을 보여주는 도 7의 라인 C-C를 따른 평면도를 도시한다.
도 11은 범프레스 빌드-업 층 디자인에서 마이크로전자 다이와 통합된 인터포저를 갖는 마이크로전자 패키지의 또 다른 실시예의 측면 단면도를 도시한다.
도 12는 마이크로전자 다이와 통합된 인터포저의 일 실시예를 보여주는 도 11의 라인 D-D를 따른 평면도를 도시한다.
도 13은 마이크로전자 패키지에 인터포저를 통합하는 프로세스의 하나의 실시예의 순서도이다.
다음의 상세한 설명에서는, 실례로서, 청구된 주제가 실행될 수 있는 특정 실시예들을 보여주는 첨부하는 도면들이 참조된다. 이러한 실시예들은 당업자가 주제를 실행하는 것을 가능하게 하기에 충분히 자세히 설명되어 있다. 다양한 실시예들은, 상이하지만, 반드시 상호 배타적일 필요는 없다는 것이 이해되어야 한다. 예를 들어, 여기에 설명된 특정한 특징, 구조, 또는 특성은, 하나의 실시예와 관련하여, 청구된 주제의 사상 및 범주에서 벗어나지 않고 다른 실시예들 내에서 구현될 수 있다. 또한, 각각의 공개된 실시예 내에 있는 개개의 요소들의 위치 혹은 배치는 청구된 주제의 사상 및 범주에서 벗어나지 않고 수정될 수 있다는 것이 이해되어야 한다. 다음의 상세한 설명은, 따라서, 한정하는 의미로 취해지는 것이 아니고, 주제의 범주는 단지 첨부된 청구항들에 의해서만 정의되며, 첨부된 청구항들이 권리를 부여한 등가물들의 전체 범위와 함께, 적절하게 해석된다. 도면들에서, 비슷한 참조 번호들은 여러 도면들 전체에 걸쳐 동일하거나 유사한 요소들 또는 기능성을 지칭하고, 거기에 묘사된 요소들이 반드시 서로 규격에 맞게 그려질 필요는 없으며, 오히려 개개의 요소들은 본 설명의 맥락에서 요소들이 보다 쉽게 이해되도록 하기 위해 확대 또는 축소될 수 있다.
본 설명의 실시예들은, 적층된 마이크로전자 컴포넌트들을 용이하게 하기 위해, 범프레스 빌드-업 층 패키지에서 인터포저, 이를테면, 스루-실리콘 비아 인터포저가 사용될 수 있는 마이크로전자 패키지들을 제조하는 분야에 관한 것이다.
도 1 및 2는, 본 설명의 하나의 실시예에 따른, 인터포저를 갖는 BBUL-C(bumpless build-up layer-coreless substrate technology) 마이크로전자 패키지의 단면도를 도시한다. 도시된 바와 같이, 마이크로전자 패키지(100)는 적어도 하나의 마이크로전자 다이(102)를 포함할 수 있고, 여기서 마이크로전자 다이(102)는 활성 표면(active surface; 104), 마이크로전자 다이 활성 표면(104)에 실질적으로 평행한 후면(back surface; 106), 및 마이크로전자 다이 활성 표면(104)으로부터 마이크로전자 다이 후면(106)으로 연장하는 적어도 두 개의 대향하는 면들(opposing sides; 108)을 포함한다.
도 2를 참조하면, 마이크로전자 다이(102)는 마이크로전자 다이 활성 표면(104)에 적어도 하나의 콘택트 랜드(contact land; 112)를 더 포함할 수 있고, 여기에서 각각의 마이크로전자 다이 콘택트 랜드(112)는 마이크로전자 다이(102) 내에 있는 집적 회로들(도시되지 않음)에 접속될 수 있다. 마이크로전자 다이(102)는, 프로세서나 마이크로프로세서(단일 또는 다중-코어), 메모리 디바이스, 칩셋, 그래픽 디바이스, 애플리케이션 특정 집적 회로 등을 포함하지만 이에 한정되지 않는 임의의 적절한 집적 회로 디바이스일 수 있다. 마이크로전자 다이 콘택트 랜드(112)는, 구리, 알루미늄, 은, 금, 또는 그들의 합금을 포함하지만 이에 한정되지 않는 임의의 적절한 도전성 재료일 수 있다.
도 2에 도시된 바와 같이, 마이크로전자 패키지(100)는 적어도 하나의 마이크로전자 다이 면(microelectronic die side; 108)에 근접하게(proximate) 위치한 인터포저(120)를 더 포함할 수 있고, 여기서 인터포저(120)는 전면(front surface; 124), 인터포저 전면(124)에 실질적으로 평행한 대향하는 후면(opposing back surface; 126), 및 인터포저 전면(124)으로부터 인터포저 후면(126)으로 연장하는 적어도 하나의 면(side; 128)을 포함한다. 인터포저(120)는 인터포저 전면(124)으로부터 인터포저 후면(126)으로 관통하여 연장하는 적어도 하나의 전도성 비아(132)를 가질 수 있다. 각각의 인터포저 전도성 비아(132)는 인터포저 전면(124)에 콘택트 랜드(134)를 그리고 인터포저 후면(126)에 콘택트 랜드(136)를 가질 수 있다. 인터포저 도전성 비아들(132), 인터포저 전면 콘택트 랜드들(134) 및, 인터포저 후면 콘택트 랜드들(136)은 본 기술 분야에서 알려진 임의의 기술에 의해 제조될 수 있고, 구리, 알루미늄, 은, 금, 또는 그들의 합금을 포함하지만 이에 한정되지 않는 임의의 적절한 도전성 재료로 만들어질 수 있다.
하나의 실시예에서, 인터포저(120)는 실리콘-함유 재료, 이를테면, 비정질 실리콘이나 실리콘-게르마늄, 또는 세라믹 재료일 수 있다. 또 다른 실시예에서, 인터포저(120)는, 당업자에게 이해되는 바와 같이, 열 팽창 불일치(thermal expansion mismatch)를 최소화하기 위해 마이크로전자 다이(102)에서 지배적인 재료(predominate material)와 동일한 실리콘 재료일 수 있다.
인터포저(120)는, 인터포저 후면(126)이 마이크로전자 다이 후면(106)에 실질적으로 평면이 되도록 디자인될 수 있고, 인터포저 전면(124)이 마이크로전자 다이 활성 표면(104)에 실질적으로 평면이 되도록 디자인될 수 있다. 캡슐화 재료(encapsulation material; 142)는 마이크로전자 다이 면들(108) 및 인터포저 면들(128)에 인접하여(adjacent) 배치될 수 있고, 이로써 기판(148)을 형성할 수 있다. 캡슐화 재료(142)의 후면(144)은 인터포저 후면(126)과 실질적으로 평면이 되고 마이크로전자 다이 후면(106)과 실질적으로 평면이 되도록 형성될 수 있다. 캡슐화 재료(142)는, 이를테면, 일본, 210-0801, 가와사키시, 가와사키쿠, 1-2 스즈키쵸, Ajinomoto Fine-Techno Co., Inc.에서 이용가능한, 실리카 충전 에폭시들(silica-filled epoxies)(Ajinomoto GX13, Ajinomoto GX92 등)을 포함하지만 이에 한정되지 않는 임의의 적절한 유전체 재료일 수 있다.
빌드-업 층(build-up layer; 150)은 캡슐화 재료 전면(146)에 형성될 수 있다. 빌드-업 층(150)은 상이한 층들 상의 전도성 트레이스들 및/또는 다른 마이크로전자 컴포넌트들을 접속하기 위해 각각의 유전체 층을 관통하여 연장하는 전도성 비아들을 갖는 각각의 유전체 층에 형성된 전도성 트레이스들을 갖는 복수의 유전체 층을 포함할 수 있다. 도 2를 참조하면, 빌드-업 층(150)은, 캡슐화 재료(142)를 관통하여 형성된, 트레이스와 마이크로전자 다이 간 전도성 비아(trace-to-microelectronic die conductive via; 153) 및 트레이스와 인터포저 간 전도성 비아(trace-to-interposer conductive via; 155)를 통해 적어도 하나의 마이크로전자 다이 콘택트 랜드(112) 및/또는 적어도 하나의 인터포저 전면 콘택트 랜드(134)에 각각 접속된 적어도 하나의 제1 층 전도성 트레이스(152)를 포함할 수 있다. 유전체 층(154)은 적어도 하나의 제1 층 전도성 트레이스(152)와 캡슐화 재료 전면(146)에 인접하여 형성될 수 있다. 적어도 하나의 전도성 비아(156)는 적어도 하나의 제1 층 전도성 트레이스(152)를 적어도 하나의 제2 층 전도성 트레이스(158)에 접속하기 위해 유전체 층(154)을 관통하여 연장할 수 있다. 빌드-업 층(150)은 마이크로전자 다이(102)를 인터포저(120)에 접속하는데 또는 마이크로전자 다이(102)를 외부 상호접속부들(interconnects; 162)(도 1에 도시됨)에 접속하는데 사용될 수 있다. 이러한 접속부들(connections)은 도 1에서 사선들(164)로 도시된다. 외부 상호접속부들(162)은 땜납 볼들(도 1에 도시되는 바와 같이) 또는 핀들(도시되지 않음)일 수 있고 마이크로전자 패키지(100)를 외부 디바이스들(도시되지 않음)에 접속하는데 사용될 수 있다.
단지 하나의 유전체 층과 두 개의 전도성 트레이스 층들이 도시되어 있지만, 빌드-업 층(150)은 임의의 적절한 수의 유전체 층들과 전도성 트레이스 층들일 수 있다는 것이 이해된다. 유전체 층(들), 이를테면, 유전체 층(154)은 본 기술 분야에서 알려진 임의의 기술에 의해 형성될 수 있고, 임의의 적절한 유전체 재료로 형성될 수 있다. 전도성 트레이스 층들, 이를테면, 제1 층 전도성 트레이스(152)와 제2 층 전도성 트레이스(158), 및 전도성 비아들(156)은 본 기술 분야에서 알려진 임의의 기술에 의해 제조될 수 있고, 구리, 알루미늄, 은, 금, 또는 그들의 합금을 포함하지만 이에 한정되지 않는 임의의 적절한 전도성 재료로 만들어질 수 있다.
도 1에 도시된 바와 같이, 적층된 마이크로전자 다이(170)는 복수의 상호접속부들(172)(땜납 볼들로 도시됨)을 통해 인터포저(120)에 부착될 수 있다. 적층된 마이크로전자 다이(170)는 마이크로전자 다이 후면(106) 위에서 연장할 수 있고, 마이크로전자 다이(102)의 대향하는 면 상의 인터포저(120)에 부착될 수 있다. 적층된 마이크로전자 다이(170)는, 프로세서나 마이크로프로세서(단일 또는 다중-코어), 메모리 디바이스, 칩셋, 그래픽 디바이스, 애플리케이션 특정 집적 회로 등을 포함하지만 이에 한정되지 않는 임의의 적절한 집적 회로 디바이스일 수 있다. 하나의 실시예에서, 마이크로전자 다이(102)는 마이크로프로세서이고, 적층된 마이크로전자 다이(170)는 메모리 디바이스이다.
도 3에 도시된 바와 같이, 인터포저(120)는 마이크로전자 다이(102)를 둘러싸고 있을 수 있고, 인터포저(120)의 모든 면들에 분산된 상호접속부들(172)을 가질 수 있다. 도 4에 도시된 바와 같이, 인터포저(120)는 마이크로전자 다이(102)의 대향하는 면들 상의 두 개의 별도의 섹션들(요소 1201 및 1202로 도시됨)일 수 있다.
도 1에 도시된 바와 같이, 적층된 마이크로전자 다이(170)는 마이크로전자 다이(102)에 걸쳐 있을 필요가 없다는 것이 이해된다. 도 5 및 6은 본 설명의 일 실시예를 도시하고, 여기에서 인터포저(180)는 도 1-4의 실시예들에 대하여 설명된 방식으로 마이크로전자 다이(102)의 하나의 면(108)에 위치할 수 있다. 도 5를 참조하면, 적층된 마이크로전자 다이(170)는 복수의 상호접속부(172)(땜납 볼들로 도시됨)를 통해 인터포저(180)에 부착될 수 있다.
도 7 및 8은, 본 설명의 또 다른 실시예에 따른, 마이크로전자 다이와 통합된 인터포저를 갖는 BBUL-C(bumpless build-up layer-coreless substrate technology) 마이크로전자 패키지의 단면도를 도시한다. 도 7에 도시된 바와 같이, 마이크로전자 패키지(200)는 적어도 하나의 마이크로전자 다이(202)를 포함할 수 있고, 여기서 마이크로전자 다이(202)는 활성 표면(204), 마이크로전자 다이 활성 표면(204)에 실질적으로 평행한 후면(206), 및 마이크로전자 다이 활성 표면(204)으로부터 마이크로전자 다이 후면(206)으로 연장하는 적어도 두 개의 대향하는 면들(208)을 포함한다. 마이크로전자 다이(202)는, 당업자에 의해 이해되는 바와 같이, 집적 회로들이 형성되어 있는, 마이크로전자 다이(202)의 중앙 부분에 활성 영역(210)을 가질 수 있다. 마이크로전자 다이(202)는 마이크로전자 다이 활성 영역(210)과 적어도 하나의 마이크로전자 다이 면(208) 사이에 인터포저 영역(230)을 더 포함할 수도 있고, 어떠한 집적 회로(도시되지 않음)도 형성되지 않은 영역일 수도 있다. 당업자에게 이해되는 바와 같이, 인터포저 영역(230)은 마이크로전자 웨이퍼의 스트리트 영역(street area)일 수도 있고, 또는 마이크로전자 다이(202)의 크기를 확대함으로써 수용될 수도 있다.
도 8을 참조하면, 마이크로전자 다이(202)는 마이크로전자 다이 활성 영역(210) 내에 있는 마이크로전자 다이 활성 표면(204)에 적어도 하나의 콘택트 랜드(212)를 더 포함할 수 있고, 여기에서 마이크로전자 다이 콘택트 랜드들(212)은 마이크로전자 다이(202) 내에 있는 집적 회로들(도시되지 않음)에 접속될 수 있다. 마이크로전자 다이(202)는, 프로세서나 마이크로프로세서(단일 또는 다중-코어), 칩셋, 그래픽 디바이스, 애플리케이션 특정 집적 회로 등을 포함하지만 이에 한정되지 않는 임의의 적절한 집적 회로 디바이스일 수 있다. 마이크로전자 다이 콘택트 랜드들(212)은 구리, 알루미늄, 은, 금, 또는 그들의 합금을 포함하지만 이에 한정되지 않는 임의의 적절한 도전성 재료일 수 있다.
인터포저(220)는 인터포저 영역(230) 내에 형성될 수 있다. 인터포저(220)는 마이크로전자 다이 활성 표면(204)으로부터 마이크로전자 다이 후면(206)으로 연장하는 적어도 하나의 전도성 비아(232)를 가질 수 있다. 각각의 인터포저 전도성 비아(232)는 마이크로전자 다이 활성 표면(204)에 콘택트 랜드(234)를 가질 수 있고 마이크로전자 다이 후면(206)에 콘택트 랜드(236)를 가질 수 있다. 인터포저 도전성 비아들(232), 인터포저 전면 콘택트 랜드(234), 및 인터포저 후면 콘택트 랜드(236)는 본 기술 분야에서 알려진 임의의 기술에 의해 제조될 수 있고, 구리, 알루미늄, 은, 금, 또는 그들의 합금을 포함하지만 이에 한정되지 않는 임의의 적절한 도전성 재료로 만들어질 수 있다.
캡슐화 재료(242)는 마이크로전자 다이(202)의 면들(208)에 인접하게 배치될 수 있고, 이로써 기판(248)을 형성할 수 있다. 캡슐화 재료(242)의 후면(244)은 마이크로전자 다이 후면(206)과 실질적으로 평면으로 형성될 수 있다. 도 1-6의 캡슐화 재료(142)에 대하여 이전에 설명한 바와 같이, 캡슐화 재료(242)는, 이를테면, 일본, 210-0801, 가와사키시, 가와사키구, 1-2 스즈키쵸, Ajinomoto Fine-Techno Co., Inc.에서 이용가능한, 실리카 충전 에폭시들(Ajinomoto GX13, Ajinomoto GX92 등)을 포함하지만 이에 한정되지 않는 임의의 적절한 유전체 재료일 수 있다.
빌드-업 층(150)은 도 1 및 2에 대해 설명한 것과 동일한 방식으로 캡슐화 재료 전면(246)에 형성될 수 있다. 도 6을 참조하면, 빌드-업 층(150)은 마이크로전자 다이 콘택트 랜드들(212)을 인터포저 전면 콘택트 랜드들(234)에 접속하거나 또는 마이크로전자 다이(202)를 외부 상호접속부들(162)(도 5 참조)에 접속하는데 사용될 수 있다. 이러한 접속부들은 도 7에서 사선들(164)로 도시된다. 외부 상호접속부들(162)은 땜납 볼들(도 5에 도시되는 바와 같이) 또는 핀들(도시되지 않음)일 수 있고, 마이크로전자 패키지(200)를 외부 디바이스들(도시되지 않음)에 접속하는데 사용될 수 있다.
도 7에 도시된 바와 같이, 적층된 마이크로전자 다이(270)는 복수의 상호접속부(272)(땜납 볼들로 도시됨)를 통해 인터포저(220)에 부착될 수 있다. 적층된 마이크로전자 다이(270)는 마이크로전자 다이 후면(206) 위에서 연장할 수 있고, 마이크로전자 다이(202)의 대향하는 면 상의 인터포저(220)에 부착될 수 있다. 하나의 실시예에서, 마이크로전자 다이(202)는 마이크로프로세서이고, 적층된 마이크로전자 다이(270)는 메모리 디바이스이다.
도 9에 도시된 바와 같이, 인터포저(220)는 마이크로전자 다이(202)를 둘러싸고 있을 수 있고, 인터포저(220)의 모든 면들에 분산된 복수의 상호접속부(272)를 가질 수 있다. 도 10에 도시된 바와 같이, 인터포저(220)는 마이크로전자 다이(202)의 대향하는 면들 상의 두 개의 별도의 섹션들(요소 2201과 2202로 도시됨)일 수 있다.
적층된 마이크로전자 다이(270)는 마이크로전자 다이(102)에 걸쳐(span) 있을 필요가 없다는 것이 이해된다. 도 11 및 12는 본 설명의 일 실시예를 도시하고, 여기서 인터포저(280)는 도 7-10의 실시예들에 대하여 설명된 방식으로 마이크로전자 다이(202)의 하나의 면(208)에 형성될 수 있다. 도 11을 참조하면, 적층된 마이크로전자 다이(270)는 복수의 상호접속부(272)(땜납 볼들로 도시됨)를 통해 인터포저(280)에 부착될 수 있다.
본 설명의 인터포저는 마이크로전자 다이들(102 및 202)과 적층된 마이크로전자 다이들(170 및 270) 사이에 높은 상호접속 밀도(예컨대, 평방 밀리미터 당 약 30보다 큰)를 야기할 수 있는 한편, 실리콘 층 디자인 규칙들 및 프로세스들에 대한 영향력을 최소화할 수 있다는 것이 이해된다. 게다가, 적층된 마이크로전자 다이들(170 및 270)은 단일 다이로 도시되지만, 당업자에게 이해되는 바와 같이, 그들은 미리 적층된 다이들일 수 있다.
본 설명의 프로세스(300)의 일 실시예는 도 13에 도시된다. 블록 310에 정의된 바와 같이, 마이크로전자 다이가 제공될 수 있다. 블록 320에 정의된 바와 같이, 인터포저는, 마이크로전자 다이의 적어도 하나의 면에 근접하여(proximate) 제공될 수 있다. 블록 330에 정의된 바와 같이, 캡슐화 재료는 마이크로전자 다이의 적어도 하나의 면에 인접하여(adjacent) 배치될 수 있다. 블록 340에 정의된 바와 같이, 적층된 마이크로전자 다이는 인터포저에 부착될 수 있다.
또한, 본 설명의 주제 반드시 도 1-13에 도시된 특정 애플리케이션들에 한정될 필요가 없다는 것이 이해된다. 주제는 다른 적층된 다이 애플리케이션들에 적용될 수 있다. 게다가, 주제는 마이크로전자 디바이스 제조 분야 이외의 임의의 적절한 애플리케이션에서도 사용될 수 있다.
자세한 설명은, 실례들, 블록도들, 순서도들 및/또는 예들의 사용을 통해 디바이스들 및/또는 프로세스들의 다양한 실시예들을 설명한다. 그러한 실례들, 블록도들, 순서도들 및/또는 예들이 하나 이상의 특징 및/또는 동작을 포함하는 한, 각각의 실례, 블록도, 순서도 및/또는 예 내에 있는 각각의 특징 및/또는 동작은, 광범위한 하드웨어, 소프트웨어, 펌웨어, 또는 사실상 그들의 임의의 조합에 의해, 개별적으로 및/또는 총체적으로, 구현될 수 있다는 것이 당업자에 의해 이해될 것이다.
설명된 주제는 때때로 상이한 다른 컴포넌트들 내에 포함되거나, 그들과 접속된 상이한 컴포넌트들의 실례들을 보여준다. 이러한 실례들은 단지 예시적인 것으로, 동일한 기능성을 달성하기 위해 많은 대안적인 구조들이 구현될 수 있다는 것이 이해된다. 개념적 의미에서, 동일한 기능성을 달성하기 위한 컴포넌트들의 임의의 배열은 효율적으로 "연관(associated)"되어, 원하는 기능성이 달성된다. 따라서, 특정한 기능성을 달성하기 위해 여기에서 조합된 임의의 두 개의 컴포넌트는 서로 "연관된(associated with)" 것으로 보여질 수 있어, 구조들 또는 중간 컴포넌트들에 상관없이, 원하는 기능성이 달성된다. 마찬가지로, 그렇게 연관된 임의의 두 개의 컴포넌트는 또한 원하는 기능성을 달성하기 위해 서로 "동작적으로 접속(operably connected)" 또는 "동작적으로 결합(operably coupled)"되는 것으로 보여질 수 있고, 그렇게 연관될 수 있는 임의의 두 개의 컴포넌트는 또한 원하는 기능성을 달성하기 위해 서로 "동작적으로 결합가능한(operably couplable)" 것으로 보여질 수 있다. 동작적으로 결합가능한 특정 예들은 물리적 매터블(mateable) 및/또는 물리적 상호작용 컴포넌트들 및/또는 무선 상호작용가능 및/또는 무선 상호작용 컴포넌트들 및/또는 논리적 상호작용 및/또는 논리적 상호작용가능 컴포넌트들을 포함하지만 이에 한정되지 않는다.
여기, 특히 첨부된 청구항들에 사용된 용어들은 일반적으로 "오픈" 용어들로 의도되는 것으로 당업자에 의해 이해될 것이다. 일반적으로, "포함하는(including)" 또는 "포함하다(includes)"라는 용어는 각각 "에 한정되지 않지만 포함하는(including but not limited to)" 또는 "에 한정되지 않지만 포함한다(includes but is not limited to)"로 해석되어야 한다. 또한, "갖는(having)"이라는 용어는 "적어도 갖는(having at least)"으로 해석되어야 한다.
상세한 설명에서 복수 및/또는 단수 용어의 사용은 컨텍스트 및/또는 애플리케이션에 적합하게 복수에서 단수로 및/또는 단수에서 복수로 변환될 수 있다.
요소들의 수에 대한 표시가 청구항에서 사용되는 경우, 청구항을 그렇게 한정하려는 의도가 청구항에서 명백하게 인용될 것이고, 그러한 인용의 부재시, 그러한 의도는 존재하지 않는다는 것이 당업자에 의해 더 이해될 것이다. 또한, 도입된 청구항 인용의 특정 번호가 명백하게 인용된 경우, 이러한 인용은 일반적으로 "적어도" 인용된 번호를 의미하는 것으로 해석되어야 한다는 것을 당업자는 인식할 것이다.
명세서에서 "일 실시예", "하나의 실시예", "일부 실시예들", "또 다른 실시예", 또는 "다른 실시예들"이라는 용어의 사용은 하나 이상의 실시예들과 관련하여 설명된 특정한 특징, 구조, 또는 특성이 적어도 일부 실시예들에 포함될 수 있지만, 반드시 모든 실시예에 포함되어야 하는 것은 아니라는 것을 의미할 수 있다. 상세한 설명에서 "일 실시예", "하나의 실시예", "또 다른 실시예", 또는 "다른 실시예들"이라는 용어의 다양한 사용이 반드시 모두 동일한 실시예를 지칭하는 것일 필요는 없다.
어떤 예시적인 기술들이 다양한 방법들과 시스템들을 사용하여 여기에 설명되고 도시되었지만, 청구된 주제나 그의 사상으로부터 벗어나지 않고, 다양한 다른 수정들이 실시될 수 있고 등가물들이 대체될 수 있다는 것이 당업자에 의해 이해되어야 한다. 또한, 여기에 설명된 중심적인 개념으로부터 벗어나지 않고, 청구된 주제의 교시에 특정한 상황을 적응시키기 위해 많은 수정들이 실시될 수 있다. 따라서, 청구된 주제는 개시된 특정한 예들로 한정되지 않지만, 이러한 청구된 주제는 또한 첨부된 청구항들 및 그의 등가물의 범주 내에 있는 모든 구현들을 포함할 수 있도록 의도된다.

Claims (20)

  1. 마이크로전자 패키지로서,
    활성 표면(active surface), 대향하는 후면(opposing back surface), 및 마이크로전자 다이 활성 표면과 마이크로전자 다이 후면 사이에서 연장하는 적어도 두 개의 대향하는 면들(opposing sides)을 갖는 마이크로전자 다이;
    상기 마이크로전자 다이에 통합된(integral with) 인터포저(interposer);
    적어도 하나의 마이크로전자 다이 면과 접촉하는 캡슐화 재료(encapsulation material); 및
    상기 인터포저에 부착된 적층된 마이크로전자 다이(stacked microelectronic die)
    를 포함하는 마이크로전자 패키지.
  2. 제1항에 있어서, 상기 인터포저는 적어도 두 개의 대향하는 마이크로전자 다이 면들 상에 형성되는 마이크로전자 패키지.
  3. 제2항에 있어서, 상기 적층된 마이크로전자 다이는 상기 마이크로전자 다이에 걸쳐있는(span) 마이크로전자 패키지.
  4. 제2항에 있어서, 상기 인터포저는 상기 마이크로전자 다이의 활성 영역(active area)을 둘러싸는 마이크로전자 패키지.
  5. 삭제
  6. 삭제
  7. 제1항에 있어서, 상기 캡슐화 재료는 전면을 포함하고, 상기 캡슐화 재료의 전면 상에 형성된 빌드-업 층(build-up layer)을 더 포함하는 마이크로전자 패키지.
  8. 제1항에 있어서, 상기 캡슐화 재료는 상기 마이크로전자 다이 후면에 평면인(planar) 후면을 포함하는 마이크로전자 패키지.
  9. 제8항에 있어서, 상기 인터포저는 전면 및 후면을 포함하고, 상기 캡슐화 재료 후면은 인터포저 후면에 평면인 마이크로전자 패키지.
  10. 제1항에 있어서, 상기 마이크로전자 다이는 마이크로프로세서를 포함하고, 상기 적층된 마이크로전자 다이는 메모리 디바이스를 포함하는 마이크로전자 패키지.
  11. 마이크로전자 패키지를 형성하는 방법으로서,
    활성 표면, 대향하는 후면, 및 마이크로전자 다이 활성 표면과 마이크로전자 다이 후면 사이에서 연장하는 적어도 두 개의 대향하는 면들을 갖는 마이크로전자 다이를 제공하는 단계;
    상기 마이크로전자 다이에 통합된 인터포저를 제공하는 단계;
    상기 마이크로전자 다이의 적어도 하나의 면과 접촉하는 캡슐화 재료를 배치하는 단계; 및
    상기 인터포저에, 적층된 마이크로전자 다이를 부착하는 단계
    를 포함하는 마이크로전자 패키지 형성 방법.
  12. 제11항에 있어서, 상기 인터포저를 제공하는 단계는, 적어도 두 개의 대향하는 마이크로전자 다이 면들 상에 형성된 인터포저를 제공하는 단계를 포함하는 마이크로전자 패키지 형성 방법.
  13. 제12항에 있어서, 상기 적층된 마이크로전자 다이를 부착하는 단계는, 상기 마이크로전자 다이의 활성 영역에 걸쳐 있도록, 상기 인터포저에, 적층된 마이크로전자 다이를 부착하는 단계를 포함하는 마이크로전자 패키지 형성 방법.
  14. 제12항에 있어서, 상기 인터포저를 제공하는 단계는, 상기 마이크로전자 다이의 활성 영역을 둘러싸는 인터포저를 제공하는 단계를 포함하는 마이크로전자 패키지 형성 방법.
  15. 삭제
  16. 삭제
  17. 제11항에 있어서, 상기 캡슐화 재료를 배치하는 단계는 전면을 형성하기 위한 캡슐화 재료를 배치하는 단계를 포함하며, 상기 캡슐화 재료의 전면 상에 빌드-업 층을 형성하는 단계를 더 포함하는 마이크로전자 패키지 형성 방법.
  18. 제11항에 있어서, 상기 캡슐화 재료를 배치하는 단계는, 상기 마이크로전자 다이 후면에 평면인 후면을 형성하도록 캡슐화 재료를 배치하는 단계를 포함하는 마이크로전자 패키지 형성 방법.
  19. 제18항에 있어서, 상기 인터포저를 제공하는 단계는, 전면 및 후면을 포함하는 인터포저를 제공하는 단계를 포함하고, 상기 캡슐화 재료를 배치하는 단계는, 인터포저 후면에 평면인 후면을 형성하도록 상기 캡슐화 재료를 배치하는 단계를 포함하는 마이크로전자 패키지 형성 방법.
  20. 제11항에 있어서, 상기 마이크로전자 다이는 마이크로프로세서를 포함하고, 상기 적층된 마이크로전자 다이는 메모리 디바이스를 포함하는 마이크로전자 패키지 형성 방법.
KR1020127031945A 2010-06-30 2011-06-30 인터포저를 갖는 범프레스 빌드-업 층 패키지 디자인 KR101451495B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/827,323 US20120001339A1 (en) 2010-06-30 2010-06-30 Bumpless build-up layer package design with an interposer
US12/827,323 2010-06-30
PCT/US2011/042534 WO2012003280A2 (en) 2010-06-30 2011-06-30 Bumpless build-up layer package design with an interposer

Publications (2)

Publication Number Publication Date
KR20130033375A KR20130033375A (ko) 2013-04-03
KR101451495B1 true KR101451495B1 (ko) 2014-10-15

Family

ID=45399101

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127031945A KR101451495B1 (ko) 2010-06-30 2011-06-30 인터포저를 갖는 범프레스 빌드-업 층 패키지 디자인

Country Status (7)

Country Link
US (2) US20120001339A1 (ko)
EP (1) EP2589076B1 (ko)
KR (1) KR101451495B1 (ko)
CN (1) CN102934223B (ko)
SG (1) SG185077A1 (ko)
TW (1) TWI632651B (ko)
WO (1) WO2012003280A2 (ko)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8742561B2 (en) 2009-12-29 2014-06-03 Intel Corporation Recessed and embedded die coreless package
US8901724B2 (en) 2009-12-29 2014-12-02 Intel Corporation Semiconductor package with embedded die and its methods of fabrication
US8535989B2 (en) 2010-04-02 2013-09-17 Intel Corporation Embedded semiconductive chips in reconstituted wafers, and systems containing same
US8319318B2 (en) 2010-04-06 2012-11-27 Intel Corporation Forming metal filled die back-side film for electromagnetic interference shielding with coreless packages
US8618652B2 (en) 2010-04-16 2013-12-31 Intel Corporation Forming functionalized carrier structures with coreless packages
US8939347B2 (en) 2010-04-28 2015-01-27 Intel Corporation Magnetic intermetallic compound interconnect
US9847308B2 (en) 2010-04-28 2017-12-19 Intel Corporation Magnetic intermetallic compound interconnect
US8313958B2 (en) 2010-05-12 2012-11-20 Intel Corporation Magnetic microelectronic device attachment
US8434668B2 (en) 2010-05-12 2013-05-07 Intel Corporation Magnetic attachment structure
US8609532B2 (en) 2010-05-26 2013-12-17 Intel Corporation Magnetically sintered conductive via
US20120001339A1 (en) 2010-06-30 2012-01-05 Pramod Malatkar Bumpless build-up layer package design with an interposer
US8372666B2 (en) 2010-07-06 2013-02-12 Intel Corporation Misalignment correction for embedded microelectronic die applications
US8754516B2 (en) 2010-08-26 2014-06-17 Intel Corporation Bumpless build-up layer package with pre-stacked microelectronic devices
US8304913B2 (en) 2010-09-24 2012-11-06 Intel Corporation Methods of forming fully embedded bumpless build-up layer packages and structures formed thereby
US8937382B2 (en) 2011-06-27 2015-01-20 Intel Corporation Secondary device integration into coreless microelectronic device packages
US8848380B2 (en) 2011-06-30 2014-09-30 Intel Corporation Bumpless build-up layer package warpage reduction
US9679863B2 (en) * 2011-09-23 2017-06-13 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming interconnect substrate for FO-WLCSP
US9287249B2 (en) * 2012-04-11 2016-03-15 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device
US9257368B2 (en) 2012-05-14 2016-02-09 Intel Corporation Microelectric package utilizing multiple bumpless build-up structures and through-silicon vias
DE112012006469B4 (de) 2012-06-08 2022-05-05 Intel Corporation Mikroelektronisches Gehäuse mit nicht komplanaren gekapselten mikroelektronischen Bauelementen und einer Aufbauschicht ohne Kontaktierhügel
KR101364088B1 (ko) 2012-09-12 2014-02-20 전자부품연구원 인터포저, 그리고 이의 제조 방법
TWI488270B (zh) * 2012-09-26 2015-06-11 矽品精密工業股份有限公司 半導體封裝件及其製法
US20140091440A1 (en) * 2012-09-29 2014-04-03 Vijay K. Nair System in package with embedded rf die in coreless substrate
US9496195B2 (en) 2012-10-02 2016-11-15 STATS ChipPAC Pte. Ltd. Semiconductor device and method of depositing encapsulant along sides and surface edge of semiconductor die in embedded WLCSP
US9620413B2 (en) 2012-10-02 2017-04-11 STATS ChipPAC Pte. Ltd. Semiconductor device and method of using a standardized carrier in semiconductor packaging
US9721862B2 (en) 2013-01-03 2017-08-01 STATS ChipPAC Pte. Ltd. Semiconductor device and method of using a standardized carrier to form embedded wafer level chip scale packages
US9704824B2 (en) 2013-01-03 2017-07-11 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming embedded wafer level chip scale packages
US9087765B2 (en) 2013-03-15 2015-07-21 Qualcomm Incorporated System-in-package with interposer pitch adapter
US8772913B1 (en) 2013-04-04 2014-07-08 Freescale Semiconductor, Inc. Stiffened semiconductor die package
US8669140B1 (en) 2013-04-04 2014-03-11 Freescale Semiconductor, Inc. Method of forming stacked die package using redistributed chip packaging
KR101488608B1 (ko) 2013-07-19 2015-02-02 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9263370B2 (en) 2013-09-27 2016-02-16 Qualcomm Mems Technologies, Inc. Semiconductor device with via bar
WO2015099684A1 (en) * 2013-12-23 2015-07-02 Intel Corporation Package on package architecture and method for making
US20150262902A1 (en) 2014-03-12 2015-09-17 Invensas Corporation Integrated circuits protected by substrates with cavities, and methods of manufacture
US9355997B2 (en) 2014-03-12 2016-05-31 Invensas Corporation Integrated circuit assemblies with reinforcement frames, and methods of manufacture
US9165793B1 (en) 2014-05-02 2015-10-20 Invensas Corporation Making electrical components in handle wafers of integrated circuit packages
US9741649B2 (en) 2014-06-04 2017-08-22 Invensas Corporation Integrated interposer solutions for 2D and 3D IC packaging
US9252127B1 (en) 2014-07-10 2016-02-02 Invensas Corporation Microelectronic assemblies with integrated circuits and interposers with cavities, and methods of manufacture
EP3053191A4 (en) 2014-12-16 2017-06-28 Intel Corporation Electronic assembly that includes stacked electronic devices
KR20160122022A (ko) * 2015-04-13 2016-10-21 에스케이하이닉스 주식회사 인터포저를 갖는 반도체 패키지 및 제조 방법
US9478504B1 (en) 2015-06-19 2016-10-25 Invensas Corporation Microelectronic assemblies with cavities, and methods of fabrication
US9741620B2 (en) * 2015-06-24 2017-08-22 Invensas Corporation Structures and methods for reliable packages
US9524959B1 (en) 2015-11-04 2016-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. System on integrated chips and methods of forming same
CN109716509A (zh) * 2016-09-30 2019-05-03 英特尔公司 内插器封装上的嵌入式管芯
US10431563B1 (en) 2018-04-09 2019-10-01 International Business Machines Corporation Carrier and integrated memory
US10515929B2 (en) * 2018-04-09 2019-12-24 International Business Machines Corporation Carrier and integrated memory
US11450615B2 (en) * 2020-06-12 2022-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of fabricating the same
US20230354525A1 (en) * 2021-05-06 2023-11-02 Innoscience (Suzhou) Technology Co., Ltd. Nitride-based semiconductor module and method for manufacturing the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5977640A (en) * 1998-06-26 1999-11-02 International Business Machines Corporation Highly integrated chip-on-chip packaging
US20090294942A1 (en) * 2008-06-03 2009-12-03 Palmer Eric C Package on package using a bump-less build up layer (bbul) package

Family Cites Families (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5353498A (en) 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US6232152B1 (en) * 1994-05-19 2001-05-15 Tessera, Inc. Method of manufacturing a plurality of semiconductor packages and the resulting semiconductor package structures
US5527741A (en) 1994-10-11 1996-06-18 Martin Marietta Corporation Fabrication and structures of circuit modules with flexible interconnect layers
US5841193A (en) 1996-05-20 1998-11-24 Epic Technologies, Inc. Single chip modules, repairable multichip modules, and methods of fabrication thereof
US5790384A (en) * 1997-06-26 1998-08-04 International Business Machines Corporation Bare die multiple dies for direct attach
US6306680B1 (en) 1999-02-22 2001-10-23 General Electric Company Power overlay chip scale packages for discrete power devices
US6239482B1 (en) 1999-06-21 2001-05-29 General Electric Company Integrated circuit package including window frame
US6242282B1 (en) 1999-10-04 2001-06-05 General Electric Company Circuit chip package and fabrication method
US6271469B1 (en) 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
US6154366A (en) 1999-11-23 2000-11-28 Intel Corporation Structures and processes for fabricating moisture resistant chip-on-flex packages
JP2001156251A (ja) * 1999-11-25 2001-06-08 Mitsubishi Electric Corp 半導体装置
US6396148B1 (en) 2000-02-10 2002-05-28 Epic Technologies, Inc. Electroless metal connection structures and methods
US6555908B1 (en) 2000-02-10 2003-04-29 Epic Technologies, Inc. Compliant, solderable input/output bump structures
US6426545B1 (en) 2000-02-10 2002-07-30 Epic Technologies, Inc. Integrated circuit structures and methods employing a low modulus high elongation photodielectric
US6586836B1 (en) 2000-03-01 2003-07-01 Intel Corporation Process for forming microelectronic packages and intermediate structures formed therewith
US20020020898A1 (en) 2000-08-16 2002-02-21 Vu Quat T. Microelectronic substrates with integrated devices
US6734534B1 (en) 2000-08-16 2004-05-11 Intel Corporation Microelectronic substrate with integrated devices
US6586822B1 (en) 2000-09-08 2003-07-01 Intel Corporation Integrated core microelectronic package
US6489185B1 (en) 2000-09-13 2002-12-03 Intel Corporation Protective film for the fabrication of direct build-up layers on an encapsulated die package
US6713859B1 (en) 2000-09-13 2004-03-30 Intel Corporation Direct build-up layer on an encapsulated die package having a moisture barrier structure
JP2002093831A (ja) * 2000-09-14 2002-03-29 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
US6617682B1 (en) 2000-09-28 2003-09-09 Intel Corporation Structure for reducing die corner and edge stresses in microelectronic packages
US6709898B1 (en) 2000-10-04 2004-03-23 Intel Corporation Die-in-heat spreader microelectronic package
US6423570B1 (en) 2000-10-18 2002-07-23 Intel Corporation Method to protect an encapsulated die package during back grinding with a solder metallization layer and devices formed thereby
US6555906B2 (en) 2000-12-15 2003-04-29 Intel Corporation Microelectronic package having a bumpless laminated interconnection layer
US6703400B2 (en) 2001-02-23 2004-03-09 Schering Corporation Methods for treating multidrug resistance
US6706553B2 (en) 2001-03-26 2004-03-16 Intel Corporation Dispensing process for fabrication of microelectronic packages
US6894399B2 (en) 2001-04-30 2005-05-17 Intel Corporation Microelectronic device having signal distribution functionality on an interfacial layer thereof
US6888240B2 (en) 2001-04-30 2005-05-03 Intel Corporation High performance, low cost microelectronic circuit package with interposer
US7071024B2 (en) 2001-05-21 2006-07-04 Intel Corporation Method for packaging a microelectronic device using on-die bond pad expansion
US6586276B2 (en) 2001-07-11 2003-07-01 Intel Corporation Method for fabricating a microelectronic device using wafer-level adhesion layer deposition
US7183658B2 (en) 2001-09-05 2007-02-27 Intel Corporation Low cost microelectronic circuit package
US6580611B1 (en) 2001-12-21 2003-06-17 Intel Corporation Dual-sided heat removal system
US6841413B2 (en) 2002-01-07 2005-01-11 Intel Corporation Thinned die integrated circuit package
JP2003204015A (ja) * 2002-01-10 2003-07-18 Oki Electric Ind Co Ltd 半導体装置、半導体装置の製造方法、及びインターポーザ基板の製造方法
JP3923926B2 (ja) 2003-07-04 2007-06-06 株式会社東芝 半導体記憶装置
KR100621992B1 (ko) * 2003-11-19 2006-09-13 삼성전자주식회사 이종 소자들의 웨이퍼 레벨 적층 구조와 방법 및 이를이용한 시스템-인-패키지
JP4148201B2 (ja) 2004-08-11 2008-09-10 ソニー株式会社 電子回路装置
KR100573838B1 (ko) 2004-09-24 2006-04-27 주식회사 하이닉스반도체 반도체소자의 제조방법
US7442581B2 (en) 2004-12-10 2008-10-28 Freescale Semiconductor, Inc. Flexible carrier and release method for high volume electronic package fabrication
US7109055B2 (en) 2005-01-20 2006-09-19 Freescale Semiconductor, Inc. Methods and apparatus having wafer level chip scale package for sensing elements
US8089143B2 (en) * 2005-02-10 2012-01-03 Stats Chippac Ltd. Integrated circuit package system using interposer
US7160755B2 (en) 2005-04-18 2007-01-09 Freescale Semiconductor, Inc. Method of forming a substrateless semiconductor package
SG133445A1 (en) * 2005-12-29 2007-07-30 Micron Technology Inc Methods for packaging microelectronic devices and microelectronic devices formed using such methods
US7425464B2 (en) 2006-03-10 2008-09-16 Freescale Semiconductor, Inc. Semiconductor device packaging
TWI300978B (en) * 2006-08-07 2008-09-11 Phoenix Prec Technology Corp A plate having a chip embedded therein and the manufacturing method of the same
US7723164B2 (en) 2006-09-01 2010-05-25 Intel Corporation Dual heat spreader panel assembly method for bumpless die-attach packages, packages containing same, and systems containing same
US7659143B2 (en) 2006-09-29 2010-02-09 Intel Corporation Dual-chip integrated heat spreader assembly, packages containing same, and systems containing same
US7697344B2 (en) 2006-11-03 2010-04-13 Samsung Electronics Co., Ltd. Memory device and method of operating and fabricating the same
US7476563B2 (en) 2006-11-17 2009-01-13 Freescale Semiconductor, Inc. Method of packaging a device using a dielectric layer
US7588951B2 (en) 2006-11-17 2009-09-15 Freescale Semiconductor, Inc. Method of packaging a semiconductor device and a prefabricated connector
JP4897451B2 (ja) * 2006-12-04 2012-03-14 ルネサスエレクトロニクス株式会社 半導体装置
US7632715B2 (en) 2007-01-05 2009-12-15 Freescale Semiconductor, Inc. Method of packaging semiconductor devices
US7648858B2 (en) 2007-06-19 2010-01-19 Freescale Semiconductor, Inc. Methods and apparatus for EMI shielding in multi-chip modules
US7868445B2 (en) 2007-06-25 2011-01-11 Epic Technologies, Inc. Integrated structures and methods of fabrication thereof with fan-out metallization on a chips-first chip layer
US7595226B2 (en) 2007-08-29 2009-09-29 Freescale Semiconductor, Inc. Method of packaging an integrated circuit die
US7651889B2 (en) 2007-09-13 2010-01-26 Freescale Semiconductor, Inc. Electromagnetic shield formation for integrated circuit die package
US20090072382A1 (en) 2007-09-18 2009-03-19 Guzek John S Microelectronic package and method of forming same
US20090079064A1 (en) 2007-09-25 2009-03-26 Jiamiao Tang Methods of forming a thin tim coreless high density bump-less package and structures formed thereby
US9941245B2 (en) 2007-09-25 2018-04-10 Intel Corporation Integrated circuit packages including high density bump-less build up layers and a lesser density core or coreless substrate
US7851905B2 (en) 2007-09-26 2010-12-14 Intel Corporation Microelectronic package and method of cooling an interconnect feature in same
US8035216B2 (en) 2008-02-22 2011-10-11 Intel Corporation Integrated circuit package and method of manufacturing same
US7838337B2 (en) * 2008-12-01 2010-11-23 Stats Chippac, Ltd. Semiconductor device and method of forming an interposer package with through silicon vias
US20100163952A1 (en) 2008-12-31 2010-07-01 Chia-Hong Jan Flash Cell with Integrated High-K Dielectric and Metal-Based Control Gate
US8143097B2 (en) * 2009-09-23 2012-03-27 Stats Chippac, Ltd. Semiconductor device and method of forming open cavity in TSV interposer to contain semiconductor die in WLCSMP
US20110108999A1 (en) 2009-11-06 2011-05-12 Nalla Ravi K Microelectronic package and method of manufacturing same
US8742561B2 (en) 2009-12-29 2014-06-03 Intel Corporation Recessed and embedded die coreless package
US8901724B2 (en) 2009-12-29 2014-12-02 Intel Corporation Semiconductor package with embedded die and its methods of fabrication
US8891246B2 (en) 2010-03-17 2014-11-18 Intel Corporation System-in-package using embedded-die coreless substrates, and processes of forming same
US8535989B2 (en) 2010-04-02 2013-09-17 Intel Corporation Embedded semiconductive chips in reconstituted wafers, and systems containing same
US8431438B2 (en) 2010-04-06 2013-04-30 Intel Corporation Forming in-situ micro-feature structures with coreless packages
US8319318B2 (en) 2010-04-06 2012-11-27 Intel Corporation Forming metal filled die back-side film for electromagnetic interference shielding with coreless packages
US8618652B2 (en) 2010-04-16 2013-12-31 Intel Corporation Forming functionalized carrier structures with coreless packages
US8313958B2 (en) 2010-05-12 2012-11-20 Intel Corporation Magnetic microelectronic device attachment
US20120001339A1 (en) 2010-06-30 2012-01-05 Pramod Malatkar Bumpless build-up layer package design with an interposer
US8372666B2 (en) 2010-07-06 2013-02-12 Intel Corporation Misalignment correction for embedded microelectronic die applications
US8754516B2 (en) 2010-08-26 2014-06-17 Intel Corporation Bumpless build-up layer package with pre-stacked microelectronic devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5977640A (en) * 1998-06-26 1999-11-02 International Business Machines Corporation Highly integrated chip-on-chip packaging
US20090294942A1 (en) * 2008-06-03 2009-12-03 Palmer Eric C Package on package using a bump-less build up layer (bbul) package

Also Published As

Publication number Publication date
CN102934223A (zh) 2013-02-13
TW201205751A (en) 2012-02-01
WO2012003280A2 (en) 2012-01-05
SG185077A1 (en) 2012-12-28
KR20130033375A (ko) 2013-04-03
WO2012003280A3 (en) 2012-04-19
TWI632651B (zh) 2018-08-11
US20120001339A1 (en) 2012-01-05
US20130334696A1 (en) 2013-12-19
CN102934223B (zh) 2016-07-06
US9818719B2 (en) 2017-11-14
EP2589076A4 (en) 2015-11-04
EP2589076B1 (en) 2021-05-19
EP2589076A2 (en) 2013-05-08

Similar Documents

Publication Publication Date Title
KR101451495B1 (ko) 인터포저를 갖는 범프레스 빌드-업 층 패키지 디자인
KR101884971B1 (ko) 더미 다이들을 갖는 팬-아웃 적층 시스템 인 패키지(ｓｉｐ) 및 그 제조 방법
US9831213B2 (en) Bumpless build-up layer package with pre-stacked microelectronic devices
US10062665B2 (en) Semiconductor packages with thermal management features for reduced thermal crosstalk
KR102372300B1 (ko) 스택 패키지 및 그 제조 방법
US9679882B2 (en) Method of multi-chip wafer level packaging
KR101368538B1 (ko) 멀티칩 웨이퍼 레벨 패키지
US8519543B1 (en) Large sized silicon interposers overcoming the reticle area limitations
KR101673066B1 (ko) 다수의 열 경로를 갖는 스택된 반도체 다이 조립체 및 그와 연관된 시스템 및 상기 반도체 다이 조립체의 형성 방법
US7196411B2 (en) Heat dissipation for chip-on-chip IC packages
TWI578457B (zh) 半導體封裝結構
EP2775512A2 (en) Semiconductor devices
TWI506743B (zh) 半導體裝置的熱能管理結構及其製造方法
TW201222774A (en) Methods of forming fully embedded bumpless build-up layer packages and structures formed thereby
JP2015534287A (ja) 半導体デバイス及びその製造方法
CN104867909B (zh) 用于有源装置的嵌入式管芯再分布层
US9070657B2 (en) Heat conductive substrate for integrated circuit package

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant