KR102531470B1 - 임베디드 패키지 구조 및 이의 제조 방법 - Google Patents

임베디드 패키지 구조 및 이의 제조 방법 Download PDF

Info

Publication number
KR102531470B1
KR102531470B1 KR1020210099055A KR20210099055A KR102531470B1 KR 102531470 B1 KR102531470 B1 KR 102531470B1 KR 1020210099055 A KR1020210099055 A KR 1020210099055A KR 20210099055 A KR20210099055 A KR 20210099055A KR 102531470 B1 KR102531470 B1 KR 102531470B1
Authority
KR
South Korea
Prior art keywords
layer
substrate
metal
circuit layer
optical communication
Prior art date
Application number
KR1020210099055A
Other languages
English (en)
Other versions
KR20220017833A (ko
Inventor
씨엔밍 천
번시아 후앙
레이 펑
리나 지앙
빙슨 씨에
진동 펑
Original Assignee
주하이 엑세스 세미컨덕터 컴퍼니., 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주하이 엑세스 세미컨덕터 컴퍼니., 리미티드 filed Critical 주하이 엑세스 세미컨덕터 컴퍼니., 리미티드
Publication of KR20220017833A publication Critical patent/KR20220017833A/ko
Application granted granted Critical
Publication of KR102531470B1 publication Critical patent/KR102531470B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/13—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L33/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0207—Cooling of mounted components using internal conductor planes parallel to the surface for thermal conduction, e.g. power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4256—Details of housings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Light Receiving Elements (AREA)
  • Led Device Packages (AREA)
  • Semiconductor Lasers (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

본 발명은 임베디드 패키지 구조를 제공한다. 여기에는 기판에 임베디드되며, 빛을 방출 또는 수신하기 위한 작용면을 구비하는 광통신 소자-상기 작용면은 작용면 개구를 통해 상기 기판의 제1 표면으로부터 노출됨-; 및 상기 작용면 개구를 둘러싸되, 상기 제1 표면으로부터 먼 방향을 따라 상기 제1 표면을 넘어서도록 연장되는 차단벽이 포함된다. 또한 본 발명은 임베디드 패키지 구조의 제조 방법을 더 개시한다.

Description

임베디드 패키지 구조 및 이의 제조 방법 {EMBEDDED PACKAGING STRUCTURE AND METHOD FOR MANUFACTURING THE SAME}
본 출원의 실시예는 기판 패키지 기술 분야에 관한 것으로, 더욱 상세하게는 임베디드 패키지 구조 및 이의 제조 방법에 관한 것이다.
전자 산업이 발달함에 따라 전자 제품이 고집적화, 다기능화, 고성능화 및 소형화되는 경향을 보이고 있다. 이에 따라 다양한 소자를 배열할 수 있는 임베디드 패키지 기판이 점점 더 중요한 입지에 놓이고 있다. 임베디드 패키지 구조에는 통상적으로 금속 선재가 데이터 신호의 전송 매체로 사용되지만 금속 선재는 많은 한계가 있다. 예를 들어, 금속 선재는 선재의 영향으로 인해 전도성이 제한을 받으므로 전도성을 개선하는 방식을 통해 신호 전송 속도를 향상시키기가 어렵다. 금속 선재는 신호 전송 과정, 특히 고주파 전송 과정에서 외부 및 상호간 전자기 간섭을 일으키므로 추가적인 차폐 조치가 필요하며, 이러한 차폐 보호 조치는 회로 설계의 난이도를 높이는 결과를 초래한다. 또한 금속 선재가 전송하는 것은 아날로그 신호이므로, 다시 디지털 처리를 수행할 때 변환이 필요하므로 왜곡이 일어나기 쉽다.
앞서 언급한 금속 선재의 다양한 한계를 개선하기 위해, 전기 신호 대신 광 신호를 이용한 신호 전송 방식이 개발되었다. 이의 가장 현저한 효과는 광 신호가 전자파의 간섭을 거의 받지 않기 때문에 신호 전송 품질이 향상되고 신호 전송 왜곡이 줄어 전자기 차폐 구조의 설계를 감소시킬 수 있다는 것이다. 따라서 광 신호 전송 방식은 이미 미래의 발전 방향으로 자리잡았으며, 광통신 소자를 패키지에 내장하는 것은 소형화와 집적화를 구현하기 위한 필수적인 선택이 되었다.
종래 기술의 광통신 소자 패키지는 통상적으로 광통신 소자의 작용면, 즉 발광면 또는 수광면 상에 투명 물질로 형성된 광 채널 또는 투광층을 설치하여, 상기 작용면이 외부 또는 상호간 간섭을 받지 않도록 방지한다.
그러나 상기 종래 기술은 다음과 같은 기술적 문제점이 있다. 1) 광 채널 또는 투광층에 삽입해야 하는데 광 채널의 삽입 수준과 각도에 대한 요건이 매우 까다로워 가공 난이도가 높고 수율이 낮으며 비용이 높다. 2) 단일 패키지 내에서 상이한 광통신 소자 간의 통신을 수행할 수 없다. 3) 광통신 소자의 상대적 방열 면적이 작아 방열이 상대적으로 제한된다.
이를 고려하여, 본 출원 실시예의 목적 중 하나는 종래 기술의 상기 기술적 문제를 해결하기 위해 임베디드 패키지 구조 및 이의 제조 방법을 제공하는 데에 있다.
상기 목적을 기반으로, 제1 양상에 있어서 본 출원의 실시예는 임베디드 패키지 구조를 제공한다.
여기에는 기판에 임베디드되며, 빛을 방출 또는 수신하기 위한 작용면을 구비하는 광통신 소자-상기 작용면은 작용면 개구를 통해 상기 기판의 제1 표면으로부터 노출됨-; 및
상기 작용면 개구를 둘러싸되, 상기 제1 표면으로부터 먼 방향을 따라 상기 제1 표면을 넘어서도록 연장되는 차단벽이 포함된다.
일 실시예에 있어서, 상기 기판은 유전체 패키지 물질로 형성된 절연층, 및 상기 절연층 상의 제1 회로층과 제2 회로층을 포함한다. 여기에서 제1 회로층은 상기 기판의 제1 표면에 위치하고, 제2 회로층은 상기 기판에서 제1 표면에 대향하는 제2 표면에 위치한다.
일 실시예에 있어서, 제1 회로층과 제2 회로층은 상기 절연층을 관통하는 금속 비아 필러(via pillar)를 통해 전기적으로 접속된다.
일 실시예에 있어서, 상기 패키지 구조에는 적어도 2개의 상기 광통신 소자가 임베디드될 수 있다. 바람직하게는, 상기 적어도 2개의 광통신 소자는 작용면의 방향이 같다. 대안으로는, 상기 적어도 2개의 광통신 소자는 작용면의 방향이 다르거나 반대일 수 있다.
일 실시예에 있어서, 상기 기판에는 상기 광통신 소자를 둘러싸는 소자 둘레벽이 형성되며, 바람직하게는 상기 소자 둘레벽은 금속 물질, 바람직하게는 구리를 포함한다.
일 실시예에 있어서, 상기 광통신 소자에서 상기 작용면에 대향하는 소자 후면 상에는 금속 방열층이 형성된다. 바람직하게는, 상기 금속 방열층과 상기 소자 둘레벽은 상기 제2 배선층을 통해 연결된다.
일 실시예에 있어서, 상기 차단벽은 감광성 수지 물질 또는 금속 물질을 포함한다. 상기 감광성 수지 물질은 바람직하게는 폴리이미드 감광성 수지 또는 폴리페닐렌 에테르 감광성 수지이고, 상기 금속 물질은 바람직하게는 구리이다.
일부 실시예에 있어서, 상기 기판은 제1 회로층 및/또는 제2 회로층 상에 형성된 추가 빌드업(build-up) 구조를 더 포함한다. 바람직하게는, 상기 기판은 다층 상호 연결 구조로 형성될 수 있다.
제2 양상에 있어서, 본 출원의 실시예는 하기 단계를 포함하는 임베디드 패키지 구조의 제조 방법을 제공한다.
A) 유전체 프레임이 포함된 기판을 제조하며, 여기에서 상기 기판은 상기 프레임으로 둘러싸인 관통 캐비티 및 상기 프레임을 관통하는 높이를 가지는 금속 비아 필러를 포함한다.
B) 상기 기판의 제1 표면을 캐리어 부재 상에 배치한다.
C) 광통신 소자를 상기 기판의 상기 캐비티에 넣으며, 여기에서 상기 광통신 소자의 작용면은 상기 캐리어 부재 상에 실장한다.
D) 상기 기판에서 제1 표면에 대향하는 제2 표면 상에 유전체 패키지 물질을 적층 또는 코팅하여 절연층을 형성하여, 상기 유전체 패키지 물질로 광통신 소자와 프레임 사이의 갭을 완전히 채운다.
E) 상기 절연층을 얇게 만들어 상기 금속 비아 필러를 상기 제2 표면 상의 단면에서 노출시킨다.
F) 상기 캐리어 부재를 제거하여 상기 광통신 소자의 작용면과 상기 금속 비아 필러를 상기 제1 표면 상의 단면에서 노출시킨다.
G) 상기 기판의 제1 표면과 제2 표면 상에 제1 회로층과 제2 회로층을 형성하고, 여기에서 상기 제1 회로층 상에 작용면 개구를 형성하여 상기 제1 표면 상으로부터 상기 광통신 소자의 작용면을 노출시킨다.
H) 상기 기판의 제1 표면 상에 상기 광통신 소자의 작용면의 작용면 개구를 둘러싸는 차단벽을 형성하며, 여기에서 상기 차단벽은 상기 제1 표면으로부터 먼 방향을 따라 상기 제1 표면을 넘어서도록 연장된다.
바람직하게는, 상기 단계 A는 상기 유전체 프레임에서 상기 캐비티를 둘러싸는 소자 둘레벽을 형성하는 단계를 더 포함한다. 바람직하게는 상기 소자 둘레벽은 금속, 바람직하게는 구리를 포함한다.
바람직하게는, 상기 캐리어 부재는 열분해 또는 광분해 테이프, 표면이 열분해 또는 광분해 접착층으로 코팅된 희생 동박, 유리 캐리어 기판 또는 동박 적층판으로부터 선택된다.
일부 실시예에 있어서, 상기 유전체 패키지 물질은 유기 유전체 물질 또는 무기 유전체 물질로부터 선택되며, 바람직하게는 프리프레그(PP), 비스말레이미드/트리아진 수지(BT), 필름형 유기 수지(ABF) 및 에폭시 수지로 이루어진 군에서 선택된 하나 이상의 조합이다.
일 실시예에 있어서, 상기 단계 G는,
상기 기판의 제1 표면 상에 제1 시드층을 적용하는 단계;
상기 제1 시드층 상에 금속층을 증착하는 단계;
상기 금속층 상에 포토레지스트를 적용하고, 노광 및 현상하여 에칭 정지층을 형성하는 단계; 및
상기 금속층과 상기 제1 시드층에 대해 에칭을 수행하고 상기 에칭 정지층을 제거하여, 상기 제1 회로층과 상기 작용면 개구를 형성하는 단계를 더 포함한다.
다른 일 실시예에 있어서, 상기 단계 G는,
상기 기판의 제2 표면 상에 상기 광통신 소자의 후면을 노출시키는 단계;
상기 기판의 제2 표면 상에 제2 시드층을 적용하는 단계;
상기 제2 시드층 상에 포토레지스트를 적용하고, 노광 및 현상하여 제1 패턴을 형성하는 단계; 및
상기 제1 패턴에서 금속으로 도금하여 제2 회로층과 금속 방열층을 형성하는 단계를 더 포함한다.
바람직하게는, 상기 제1 회로층과 제2 회로층을 형성한 후, 상기 제1 회로층과 제2 회로층 상에 저항용접층을 형성한다.
일 실시예에 있어서, 상기 단계 G는,
상기 기판의 제2 표면 상에 상기 광통신 소자의 후면을 노출시키는 단계;
상기 기판의 제2 표면 상에 제2 시드층을 적용하는 단계;
상기 제2 시드층 상에 포토레지스트를 적용하고, 노광 및 현상하여 제1 패턴을 형성하는 단계; 및
상기 제1 패턴에서 금속으로 도금하여 제2 회로층과 금속 방열층을 형성하는 단계를 더 포함하며, 여기에서 상기 금속 방열층은 상기 제2 회로층을 통해 상기 소자 둘레벽에 연결된다.
일 실시예에 있어서, 상기 단계 H는,
상기 기판의 제1 표면 상에 감광성 수지 물질을 적용하는 단계; 및
노광, 현상, 경화시켜 상기 작용면 개구를 둘러싸는 상기 차단벽을 형성하는 단계를 더 포함한다.
다른 일 실시예에 있어서, 상기 단계 H는,
사전 제작된 금속 차단벽을 획득하는 단계;
상기 기판에서 제1 표면의 소정 위치에 땜납을 인쇄하는 단계;
상기 땜납 상에 상기 금속 차단벽을 실장하는 단계; 및
리플로우 솔더링(reflow soldering)을 통해 상기 차단벽을 형성하는 단계를 더 포함한다.
또 다른 일 실시예에 있어서, 상기 단계 H는,
상기 기판의 제1 표면 상에 제3 시드층을 적용하는 단계;
상기 제3 시드층 상에 포토레지스트를 적용하고, 노광 및 현상하여 제2 패턴을 형성하는 단계; 및
상기 제2 패턴에서 금속으로 도금하여 상기 차단벽을 형성하는 단계; 및
상기 포토레지스트를 제거하고 상기 제3 시드층을 에칭하는 단계를 더 포함한다.
이하에서는 본 출원 실시예 또는 종래 기술의 기술적 해결책을 보다 명확하게 설명하기 위해, 실시예 또는 종래 기술의 설명에 사용할 필요가 있는 첨부 도면을 간략하게 소개한다. 이하의 첨부 도면은 본 출원의 실시예에 불과하며, 본 출원이 속한 기술 분야의 당업자는 창의적인 노력 없이 이러한 도면으로부터 다른 도면을 더 얻을 수 있다.
도 1은 본 출원 실시예에 따른 임베디드 패키지 구조의 단면도이다.
도 2는 도 1에 도시된 임베디드 패키지 구조의 평면도이다.
도 3a 내지 도 3k는 본 출원 실시예에 따른 임베디드 패키지 구조의 제조 과정에서 중간 구조의 개략도이다.
본 출원 실시예의 목적, 특징 및 장점을 보다 명확하고 쉽게 이해하기 위해, 이하에서는 첨부 도면을 통해 본 출원 실시예의 기술적 해결책을 명확하고 완전하게 설명한다. 설명되는 실시예는 본 출원의 일부 실시예에 불과하며 모든 실시예가 아님에 유의한다. 본 출원의 실시예를 기반으로 창의적인 작업 없이 본 기술 분야의 당업자에 의해 획득된 다른 모든 실시예는 본 출원의 보호 범위에 속한다.
도 1은 본 출원 실시예에 따른 임베디드 패키지 구조의 단면도이며, 도 2는 도 1에 도시된 임베디드 패키지 구조의 평면도이다. 도면에 도시된 바와 같이, 임베디드 패키지 구조(100)는 기판(2)에 임베디드되며, 빛을 방출 또는 수신하기 위한 작용면(17)을 구비하는 광통신 소자(3)-작용면(17)은 작용면 개구(18)를 통해 기판(2)의 제1 표면(21)으로부터 노출됨-; 및 작용면 개구(18)를 둘러싸되, 제1 표면(21)으로부터 먼 방향을 따라 제1 표면(21)을 넘어서도록 연장되는 차단벽(1)을 포함한다.
도 1에 도시된 바와 같이, 기판(2)은 유전체 물질로 형성된 절연층(4), 및 절연층(4) 상의 제1 회로층(7)과 제2 회로층(8)을 포함한다. 여기에서 제1 회로층(7)은 기판(2)의 제1 표면(21)에 위치하고, 제2 회로층(8)은 기판(2)에서 제1 표면(21)에 대향하는 제2 표면(22)에 위치한다. 제1 회로층(7)과 제2 회로층(8)은 절연층(4)을 관통하는 금속 비아 필러(6)에 의해 전기적으로 접속된다. 금속 비아 필러(6)는 구리 필러 또는 알루미늄 필러일 수 있다. 회로층은 소자(3)의 전도성 단자(23, 24)에 연결되어 팬 아웃(fan out) 구성을 구현할 수 있다.
기판(2)은 광통신 소자(3)가 절연층(4)에 내장되어 프레임이 없는 코어리스 기판(coreless substrate)일 수 있으며, 캐비티가 있는 유전체 프레임을 시작 기판(starting substrate)으로 사용하며 캐비티 내에 광통신 소자(3)가 내장되고 유전체 패키지 물질이 채워져 절연층(4)을 형성하는 것일 수도 있다. 패키지 물질은 기판(2)과 같거나 다른 유기 유전체 물질인 폴리이미드, 에폭시 수지, 비스말레이미드/트리아진 수지(BT), 폴리페닐렌 에테르, ABF(Ajinomoto Buildup Film), 녹색 오일, PID 등을 채택할 수 있으며, 무기 유전체 물질을 채택할 수도 있다. 기판(2)과 동일한 물질을 패키지 물질로 사용하면, 절연층(4)이 동일한 물질로 형성되어 기판(2)이 분리되는 것을 방지할 수 있다.
기판(2)에는 적어도 2개의 광통신 소자(3)가 동시에 내장될 수 있다. 도 1 및 도 2는 2개의 광통신 소자(3)가 동시에 내장된 것을 도시하였다. 그러나 본 출원의 실시예는 이에 한정되지 않으며, 광통신 소자(3)의 개수와 유형은 임베디드 패키지 구조의 기능에 따라 결정할 수 있다.
기판(2)은 통상적으로 평판형 구조이며, 서로 대향하는 제1 표면(21)과 제2 표면(22)을 구비한다. 적어도 2개의 광통신 소자(3)는 작용면(17)의 방향이 같거나 반대일 수 있다. 예를 들어, 도 1에 도시된 2개의 광통신 소자(3)는 작용면(17)의 방향이 동일하게 모두 제1 표면(21)을 향한다. 그러나 하나의 광통신 소자(3)는 작용면(17)이 제1 표면(21)을 향하고, 다른 하나의 광통신 소자(3)는 작용면(17)이 제2 표면(22)을 향할 수도 있다.
도 1에 도시된 바와 같이, 기판(2)을 관통하며 광통신 소자(3)를 둘러싸는 소자 둘레벽(5)을 기판(2)에 형성할 수 있다. 대안으로는, 기판(2)에 소자 둘레벽(5)을 설치하지 않을 수도 있다. 소자 둘레벽(5)은 하나의 광통신 소자(3)를 둘러쌀 수 있으며, 복수의 광통신 소자(3)를 둘러쌀 수도 있다. 소자 둘레벽(5)은 전자기 차폐 역할을 하여 차폐된 소자가 전자기 간섭을 받는 것을 효과적으로 방지할 수 있다.
도면에 도시된 바와 같이, 광통신 소자(3)에서 작용면(17)에 대향하는 소자 후면 상에 금속 방열층(28)을 형성하여 소자의 열이 후면에서 방출되도록 도울 수 있다. 금속 방열층(28)은 제2 회로층(8)을 통해 소자 둘레벽(5)과 연결될 수 있다. 작용면 방향이 다른 복수의 광통신 소자가 존재하는 경우, 제1 표면(21) 상의 금속 방열층은 제1 회로층(7)을 통해 소자 둘레벽(5)에 연결될 수도 있다. 이러한 방식으로, 소자 둘레벽(5)은 연장된 방열 구조로 형성되며, 이는 방열 면적을 증가시키고 방열 효율을 향상시키는 데 유리하다.
도 1에 도시된 임베디드 패키지 구조(100)를 예로 들면, 차단벽(1)이 제1 표면(21)의 제1 회로층(7) 외측에 설치되며, 광통신 소자(3) 작용면(17)의 작용면 개구(18)를 둘러싸고, 제1 표면(21)으로부터 먼 방향을 따라 일정 거리 연장된다. 이를 통해 광통신 소자(3)의 광학 신호가 전송 과정에서 외부로부터 간섭 받는 것을 방지하며, 광통신 소자(3) 간의 상호 간섭도 방지할 수 있다. 차단벽(1)의 구체적인 형상은 제한되지 않는다. 차단벽(1)은 감광성 수지 물질 또는 구리와 같은 금속 물질로 제작할 수 있다. 상기 감광성 수지 물질은 폴리이미드 감광성 수지와 폴리페닐렌 에테르 감광성 수지로부터 선택할 수 있으며, 예를 들어 Microsystems HD-4100, Hitachi PVF-02 등이 있다.
회로층(7, 8)의 외측에는 저항용접층(19)과 금속 보호층(13)이 설치될 수 있다. 금속 보호층(13)은 회로층의 금속 표면 산화를 방지하기 위해 OSP(Organic Solderability Preservatives) 또는 ENEPIG(Electroless Nickel Electroless Palladium Immersion Gold)를 포함할 수 있다.
전술한 설명에서 알 수 있듯이, 상기 임베디드 패키지 구조는 발광과 수광의 고밀도 집적을 구현할 수 있으며, 서로 다른 패키지 간의 광전 통신을 구현하고 상호 간섭을 일으키지 않아 임베디드 패키지 구조 신호 전송의 신호 품질을 향상시킬 수 있다. 또한 방열 면적을 증가시키고 방열 효율을 향상시켜 임베디드 패키지 구조의 방열 효과를 개선할 수 있다.
도 3a 내지 도 3k는 도 1에 도시된 임베디드 패키지 구조(100)의 제조 방법 중 각 단계에서 중간 구조의 개략도를 도시하였다.
도 3에 도시된 바와 같이, 임베디드 패키지 구조(100)의 제조 방법은 하기 단계를 포함한다.
도 3a 및 그 평면도인 도 3b에 도시된 바와 같이, 유전체 프레임(10)이 포함된 기판(2)을 준비한다. 여기에서 기판(2)은 프레임(10)으로 둘러싸인 캐비티(9) 및 프레임(10)을 관통하는 높이를 가지는 금속 비아 필러(6)를 포함한다(단계 A). 기판(2)은 유전체 프레임(10)에서 캐비티(9)를 둘러싸도록 형성되는 소자 둘레벽(5)을 더 포함할 수 있다. 대안으로는, 소자 둘레벽(5)을 설치하지 않을 수도 있다. 소자 둘레벽(5)은 하나의 캐비티 또는 복수의 캐비티를 둘러쌀 수 있다. 소자 둘레벽(5)은 전자기 차폐 역할을 하여 차폐된 소자가 전자기 간섭을 받는 것을 방지할 수 있다.
다음으로 도 3c에 도시된 바와 같이, 기판(2)의 제1 표면(21)을 캐리어 부재(25) 상에 배치한다(단계 B). 캐리어 부재(25)는 광분해 또는 열분해 테이프와 같은 테이프일 수 있으며, 표면에 광분해 또는 열분해 접착층이 코팅된 희생 동박, 유리 기판 또는 동박 적층판일 수도 있다. 이는 가열 또는 자외선 조사를 통해 캐리어 부재를 분리시킬 수 있다. 그 다음, 광통신 소자(3)는 기판(2)에서 프레임(10)에 의해 둘러싸인 캐비티(9)에 배치하며, 여기에서 광통신 소자(3)의 작용면(17)은 캐리어 부재(25) 상에 실장한다(단계 C).
이어서 도 3d에 도시된 바와 같이, 기판(2)에서 제1 표면(21)에 대향하는 제2 표면(22) 상에 유전체 패키지 물질(26)을 적층 또는 코팅하여 절연층(4)을 형성하여, 유전체 패키지 물질로 광통신 소자(3)와 프레임 사이의 갭을 완전히 채운다(단계 D).
도 3e에 도시된 바와 같이, 절연층(4)을 얇게 만들어 금속 비아 필러(6)를 제2 표면(22) 상의 단면에 노출시킨다(단계 E). 플라즈마 에칭, 연삭, 연마 등 방식을 채택해 절연층(4)을 얇게 만들 수 있다. 금속 비아 필러(6)를 제2 표면(22) 상의 단면에 노출시킨 후, 레이저 홈 개설 또는 포토리소그래피 홈 개설 등의 방식을 통해 광통신 소자(3)에서 작용면(17)에 대향하는 후면 상에 소자 후면 홈(11)을 개설할 수 있다.
그 후, 자외선 조사 또는 가열을 통해 캐리어 부재(25)를 제거하여 광통신 소자(3)의 작용면(17)과 금속 비아 필러(6)을 제1 표면(21) 상의 단면에 노출시킨다(단계 F).
도 3f에 도시된 바와 같이, 기판(2)의 제1 표면(21)과 제2 표면(22) 상에 시드층(16)을 증착한다. 시드층 금속은 예를 들어 티타늄, 구리 및 티타늄-텅스텐 합금으로부터 선택할 수 있으나 이에 한정되지 않는다. 시드층(16)은 증착, 화학 도금 또는 스퍼터링의 방식을 통해 제작할 수 있다.
다음으로, 기판(2)의 제1 표면(21)과 제2 표면(22) 상에 각각 제1 회로층(7)과 제2 회로층(8)을 형성한다. 여기에서 제1 회로층(7) 상에 작용면 개구(18)를 형성하여 제1 표면(21) 상으로부터 광통신 소자(3)의 작용면(17)을 노출시킨다(단계 G).
도 3g 및 도 3h에 도시된 바와 같이, 단계 G는 시드층(16) 상에 금속층(7)을 증착하는 단계-비아 필 플레이팅(Via Fill Plating) 방식을 통해 금속층(7)을 형성할 수 있으며, 상기 금속층은 바람직하게는 구리층임-; 금속층(7) 상에 포토레지스트를 적용하고 노광 및 현상하여 에칭 정지층을 형성하는 단계; 및 금속층(7)과 시드층(16)에 대해 에칭을 수행하고 에칭 정지층을 제거하여, 제1 회로층(7)과 작용면 개구(18)를 형성하는 단계를 포함할 수 있다. 작용면 개구(18)는 광통신 소자(3)의 작용면(17)을 노출시켜, 광통신 소자(3)가 작용면(17)으로부터 외부로 빛을 방출하거나 외부로부터 빛을 수신하도록 한다.
단계 G는 광통신 소자(3)의 후면이 노출된 기판(2)의 제2 표면(22) 상에 시드층(16)을 적용하는 단계; 시드층(16) 상에 포토레지스트를 적용하고, 노광 및 현상을 거쳐 제1 패턴을 형성하는 단계; 및 제1 패턴에 금속으로 도금하여 제2 회로층(8)과 금속 방열층(28)을 형성하는 단계를 더 포함할 수 있다.
도 3i는 도 3h에서 제2 표면(22) 방향에서 관찰한 평면도이다. 도 3i에 도시된 바와 같이, 바람직한 기술적 해결책에 있어서, 광통신 소자(3)의 후면에 금속 방열층(28)을 형성하여, 광통신 소자(3)에 의해 생성된 열을 패키지 구조의 외표면으로 더욱 잘 전도시킴으로써, 소자의 작업 온도를 효과적으로 낮춘다. 또한 금속 방열층(28)은 제2 회로층(8)을 통해 소자 둘레벽(5)에 연결될 수 있어, 더 큰 방열 표면을 형성하고 방열 효율을 더욱 향상시킬 수 있다.
다음으로 도 3j에 도시된 바와 같이, 기판(2)의 제1 회로층(7)과 제2 회로층(8) 상에 저항용접층(19)을 적용하여 노출된 금속 윈도를 형성할 수 있다. 대안으로는, 기판(2)의 제1 회로층(7)과 제2 회로층(8) 상에 절연층을 연속 적층하고 회로층을 형성하는 방식으로 빌드업을 수행하여 다층 기판의 패키지 구조를 획득할 수 있다. 빌드업 구조가 작용면 개구(18)를 차단하는 것을 방지하기만 하면 된다. 또한 노출된 금속 윈도에 대해 금속 표면 처리를 수행하여 금속 보호층(13)을 더 형성할 수 있다. 예를 들어 회로층의 금속 표면 산화를 방지하기 위해 OSP(Organic Solderability Preservatives) 또는 ENEPIG(Electroless Nickel Electroless Palladium Immersion Gold)를 포함할 수 있다.
그 다음, 도 3k에 도시된 바와 같이, 기판(2)의 제1 표면(21) 상에 광통신 소자(3) 작용면(17)의 작용면 개구(18)를 둘러싸는 차단벽(1)을 형성한다. 여기에서 차단벽은 제1 표면(21)으로부터 먼 방향을 따라 제1 표면(21)을 넘어서도록 연장된다(단계 H). 단계 H는 기판(2)의 제1 표면(21) 상에 감광성 수지 물질을 적용하는 단계; 노광 및 현상 후, 상기 감광성 수지 물질이 경화되어 작용면 개구(18)를 둘러싸는 차단벽(1)을 형성하는 단계를 더 포함할 수 있다. 대안으로는, 단계 H는 구리 블록과 같이 사전 제작된 금속 블록을 획득하는 단계; 기판(2)에서 제1 표면(21)의 소정 위치에 땜납을 인쇄하는 단계; 상기 땜납 상에 상기 금속 블록을 실장하는 단계; 및 리플로우 솔더링를 통해 차단벽(1)을 형성하는 단계를 더 포함할 수 있다. 다른 대안으로는, 단계 H는 기판(2)의 제1 표면(21) 상에 시드층(16)을 증착하는 단계; 시드층(16) 상에 포토레지스트를 적용하고, 노광 및 현상을 거쳐 제2 패턴을 형성하는 단계; 제2 패턴에 구리와 같은 금속으로 도포하여 차단벽(1)을 형성하는 단계; 및 상기 포토레지스트를 제거하고 시드층(16)을 에칭하는 단계를 더 포함할 수 있다.
차단벽(1)은 광통신 소자(3)의 광학 신호가 전송 과정에서 외부 간섭을 받는 것을 방지할 수 있고, 광통신 소자(3) 사이의 상호 간섭을 방지할 수도 있다. 차단벽(1)의 구체적인 형상은 제한되지 않는다.
본 출원 실시예의 설명에서 "중심", "상", "하", "전", "후", "좌", "우", "수직", "수평", "내부", "외부" 등의 용어로 표시된 방향 또는 위치 관계는 첨부 도면에 표시된 방향 또는 위치 관계를 기반으로 한다. 이는 본 출원을 간략하게 설명하기 위한 것으로, 표시 또는 암시하는 장치 또는 요소가 반드시 특정한 방향으로 구비되거나 특정한 방향으로 구성 및 조작되어야 하는 것은 아니다. 따라서 이는 본 출원을 제한하는 것으로 이해해서는 안 된다. 또한 용어 "제1", "제2" 및 "제3"은 설명의 목적으로만 사용되며, 상대적인 중요성을 나타내거나 암시하는 것으로 이해해서는 안 된다.
본 출원 실시예의 설명에서 달리 명확하게 규정 및 한정되지 않는 한, "장착", "상호 연결", "연결" 용어는 넓은 의미로 해석되어야 한다. 예를 들어 고정 연결, 분리 가능한 연결, 또는 일체로 연결되는 것일 수 있으며, 기계적 연결 또는 전기적 연결일 수도 있고, 직접 연결되거나 중간 매개체를 통해 간접적으로 연결될 수도 있고, 2가지 요소 내부가 연통되는 것을 의미할 수도 있다. 본 출원이 속한 기술 분야의 당업자에게 있어서, 본 출원 실시예에서 언급된 용어의 구체적인 의미는 구체적인 상황에 따라 이해될 수 있다.
또한 전술한 본 출원의 서로 다른 실시예에 언급된 기술적 특징은 충돌하지 않는 한 서로 결합될 수 있다.
지금까지 첨부 도면에 도시된 바람직한 실시예를 통해 본 출원의 기술적 해결책을 설명하였으나, 본 출원이 속하는 기술 분야의 당업자는 본 출원의 보호 범위가 이러한 구체적인 실시예에 한정되지 않음을 이해할 수 있다. 본 출원의 원리를 벗어나지 않는다는 전제 하에서, 본 발명이 속한 기술 분야의 당업자는 관련 기술 특징에 대해 동등한 변경 또는 대체를 수행할 수 있으며, 이렇게 변경 또는 대체된 기술적 해결책은 모두 본 출원의 보호 범위에 속한다.
100-패키지 구조, 1-차단벽, 2-기판, 3-광통신 소자, 4-절연층, 5-소자 둘레벽, 6-금속 비아 필러, 7-제1 회로층, 8-제2 회로층, 9-캐비티, 10-프레임, 11-소자 후면 홈, 13-금속 보호층, 16-시드층, 17-작용면, 18-작용면 개구, 19-저항용접층, 21-제1 표면, 22-제2 표면, 25-캐리어 부재, 26-유전체 패키지 물질, 28-금속 방열층.

Claims (20)

  1. 임베디드 패키지 구조에 있어서,
    상기 패키지 구조는,
    기판에 임베디드되며, 빛을 방출 또는 수신하기 위한 작용면을 구비하는 광통신 소자 - 상기 작용면은 작용면 개구를 통해 상기 기판의 제1 표면으로부터 노출됨-; 및
    상기 작용면 개구를 둘러싸되, 상기 제1 표면으로부터 멀어지는 방향을 따라 상기 제1 표면을 넘어서도록 연장되는 금속 차단벽을 포함하고,
    상기 기판은 유전체 물질로 형성된 절연층, 및 상기 절연층 상의 제1 회로층과 제2 회로층을 포함하고, 상기 제1 회로층은 상기 기판의 제1 표면에 위치하고, 상기 제2 회로층은 상기 기판에서 상기 제1 표면에 대향하는 제2 표면에 위치하고,
    상기 기판에 상기 광통신 소자를 둘러싸는 금속으로 제작된 소자 둘레벽이 형성되고, 금속 방열층이 상기 광통신 소자에서 상기 작용면에 대향하는 소자 후면 상에 형성되고,
    상기 금속 차단벽은 상기 절연층으로부터 멀어지게 상기 제1 회로층 측에 배열되고, 상기 금속 차단벽과 상기 소자 둘레벽은 상기 제1 회로층을 통해 연결되고,
    상기 금속 방열층과 상기 소자 둘레벽은 상기 제2 회로층을 통해 연결되는 것을 특징으로 하는 임베디드 패키지 구조.
  2. 제1항에 있어서,
    상기 제1 회로층과 상기 제2 회로층은 상기 절연층을 관통하는 금속 비아 필러에 의해 전기적으로 접속되는 것을 특징으로 하는 임베디드 패키지 구조.
  3. 제1항에 있어서,
    상기 패키지 구조에 적어도 2개의 상기 광통신 소자가 임베디드되는 것을 특징으로 하는 임베디드 패키지 구조.
  4. 제3항에 있어서,
    상기 적어도 2개의 광통신 소자는 작용면의 방향이 같거나 다른 것을 특징으로 하는 임베디드 패키지 구조.
  5. 제1항에 있어서,
    상기 기판은 상기 제1 회로층 및 상기 제2 회로층 중 적어도 하나에 형성되는 추가 빌드업 구조를 더 포함하는 임베디드 패키지 구조.
  6. 임베디드 패키지 구조의 제조 방법에 있어서,
    A) 유전체 프레임이 포함된 기판을 준비하고, 상기 기판은 상기 프레임으로 둘러싸인 관통 캐비티 및 상기 프레임을 관통하는 높이를 가지는 금속 비아 필러를 포함하며, 상기 유전체 프레임에 상기 캐비티를 둘러싸는 금속으로 소자 둘레벽을 형성하는 단계;
    B) 상기 기판의 제1 표면을 캐리어 부재 상에 배치하는 단계;
    C) 광통신 소자를 상기 기판의 상기 캐비티에 넣는 단계 - 상기 광통신 소자의 작용면은 상기 캐리어 부재 상에 실장됨-;
    D) 상기 기판에서 제1 표면에 대향하는 제2 표면 상에 유전체 패키지 물질을 적층 또는 코팅하여 절연층을 형성하여, 상기 유전체 패키지 물질로 광통신 소자와 프레임 사이의 갭을 완전히 채우는 단계;
    E) 상기 절연층을 얇게 만들어 상기 금속 비아 필러를 상기 제2 표면 상의 단면에 노출시키는 단계;
    F) 상기 캐리어 부재를 제거하여 상기 광통신 소자의 작용면과 상기 금속 비아 필러를 상기 제1 표면 상의 단면에 노출시키는 단계;
    G) 상기 기판의 제1 표면과 제2 표면 상에 제1 회로층과 제2 회로층을 형성하는 단계 - 상기 제1 회로층 상에 작용면 개구를 형성하여 상기 제1 표면 상으로부터 상기 광통신 소자의 작용면을 노출시키고, 금속 방열층이 상기 광통신 소자에서 상기 작용면에 대향하는 소자 후면 상에 형성되고, 상기 금속 방열층과 상기 소자 둘레벽은 상기 제2 회로층을 통해 연결됨 -; 및
    H) 상기 제1 회로층 상에 상기 광통신 소자의 작용면을 둘러싸는 금속 차단벽을 형성하는 단계 - 상기 금속 차단벽은 상기 제1 표면으로부터 멀어지는 방향을 따라 상기 제1 표면을 넘어서도록 연장되고, 상기 금속 차단벽과 상기 소자 둘레벽은 상기 제1 회로층을 통해 연결됨 -;를 포함하는 것을 특징으로 하는 임베디드 패키지 구조의 제조 방법.
  7. 제6항에 있어서,
    상기 캐리어 부재는 열분해 또는 광분해 테이프, 표면이 열분해 또는 광분해 접착제로 코팅된 희생 동박, 유리 캐리어 기판 또는 단면 동박 적층판으로부터 선택되는 것을 특징으로 하는 임베디드 패키지 구조의 제조 방법.
  8. 제6항에 있어서,
    상기 단계 G는,
    상기 기판의 제1 표면 상에 제1 시드층을 적용하는 단계;
    상기 제1 시드층 상에 금속층을 증착하는 단계;
    상기 금속층 상에 포토레지스트를 적용하고, 노광 및 현상하여 에칭 정지층을 형성하는 단계; 및
    상기 금속층과 상기 제1 시드층에 대해 에칭을 수행하고 상기 에칭 정지층을 제거하여, 상기 제1 회로층과 상기 작용면 개구를 형성하는 단계를 더 포함하는 것을 특징으로 하는 임베디드 패키지 구조의 제조 방법.
  9. 제8항에 있어서,
    상기 단계 G는,
    상기 기판의 제2 표면 상에 상기 광통신 소자의 후면을 노출시키는 단계;
    상기 기판의 제2 표면 상에 제2 시드층을 적용하는 단계;
    상기 제2 시드층 상에 포토레지스트를 적용하고, 노광 및 현상하여 제1 패턴을 형성하는 단계; 및
    상기 제1 패턴에서 금속으로 도금하여 제2 회로층과 금속 방열층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 임베디드 패키지 구조의 제조 방법.
  10. 제8항 또는 제9항에 있어서,
    상기 제1 회로층과 제2 회로층을 형성한 후, 상기 제1 회로층과 제2 회로층 상에 저항용접층을 형성하는 것을 특징으로 하는 임베디드 패키지 구조의 제조 방법.
  11. 제6항에 있어서,
    상기 단계 H는,
    사전 제작된 금속 블록을 획득하는 단계;
    상기 기판에서 제1 표면의 소정 위치에 땜납을 인쇄하는 단계;
    상기 땜납 상에 상기 금속 블록을 실장하는 단계; 및
    리플로우 솔더링을 통해 상기 차단벽을 형성하는 단계를 더 포함하는 것을 특징으로 하는 임베디드 패키지 구조의 제조 방법.
  12. 제6항에 있어서,
    상기 단계 H는,
    상기 기판의 제1 표면 상에 제3 시드층을 적용하는 단계;
    상기 제3 시드층 상에 포토레지스트를 적용하고, 노광 및 현상하여 제2 패턴을 형성하는 단계; 및
    상기 제2 패턴에서 금속으로 도금하여 상기 차단벽을 형성하는 단계; 및
    상기 포토레지스트를 제거하고 상기 제3 시드층을 에칭하는 단계를 더 포함하는 것을 특징으로 하는 임베디드 패키지 구조의 제조 방법.
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020210099055A 2020-08-05 2021-07-28 임베디드 패키지 구조 및 이의 제조 방법 KR102531470B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202010778619.0A CN112103268B (zh) 2020-08-05 2020-08-05 一种嵌入式封装结构及其制造方法
CN202010778619.0 2020-08-05

Publications (2)

Publication Number Publication Date
KR20220017833A KR20220017833A (ko) 2022-02-14
KR102531470B1 true KR102531470B1 (ko) 2023-05-11

Family

ID=73749569

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210099055A KR102531470B1 (ko) 2020-08-05 2021-07-28 임베디드 패키지 구조 및 이의 제조 방법

Country Status (5)

Country Link
US (1) US20220045043A1 (ko)
JP (1) JP7176060B2 (ko)
KR (1) KR102531470B1 (ko)
CN (1) CN112103268B (ko)
TW (1) TWI772132B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112216656B (zh) * 2020-09-02 2021-07-06 珠海越亚半导体股份有限公司 一种具有定向光电传输通道的空腔基板及其制造方法
CN114666995B (zh) * 2022-02-25 2024-03-26 珠海越亚半导体股份有限公司 封装基板及其制作方法
TWI814612B (zh) * 2022-10-12 2023-09-01 創新服務股份有限公司 基板之電子元件植入方法及裝置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100327164A1 (en) * 2009-06-30 2010-12-30 Avago Technologies Ecbu (Singapore) Pte. Ltd. Optical Proximity Sensor Package with Molded Infrared Light Rejection Barrier and Infrared Pass Components
JP2013251285A (ja) * 2010-09-22 2013-12-12 Sanyo Electric Co Ltd 発光装置用パッケージ及びその製造方法
US20180182913A1 (en) * 2016-12-27 2018-06-28 Advanced Semiconductor Engineering, Inc. Optical device, optical module structure and manufacturing process

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8698269B2 (en) * 2011-02-28 2014-04-15 Ibiden Co., Ltd. Wiring board with built-in imaging device and method for manufacturing same
US20150279814A1 (en) * 2014-04-01 2015-10-01 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Embedded chips
US9525094B2 (en) * 2015-03-27 2016-12-20 Stmicroelectronics (Grenoble 2) Sas Proximity and ranging sensor
TWI585911B (zh) * 2015-08-12 2017-06-01 精材科技股份有限公司 一種感應器封裝體及其製造方法
US9911700B2 (en) 2016-01-26 2018-03-06 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Embedded packages
US9875970B2 (en) * 2016-04-25 2018-01-23 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
US10553453B2 (en) * 2016-07-14 2020-02-04 Intel Corporation Systems and methods for semiconductor packages using photoimageable layers
KR102561987B1 (ko) * 2017-01-11 2023-07-31 삼성전기주식회사 반도체 패키지와 그 제조 방법
US10651053B2 (en) * 2017-11-22 2020-05-12 Taiwan Semiconductor Manufacturing Co., Ltd. Embedded metal insulator metal structure
US10564679B2 (en) * 2018-04-05 2020-02-18 Samsung Electro-Mechanics Co., Ltd. Electronic device module, method of manufacturing the same and electronic apparatus
KR102164794B1 (ko) * 2018-08-27 2020-10-13 삼성전자주식회사 팬-아웃 반도체 패키지
US10832985B2 (en) * 2018-09-27 2020-11-10 Taiwan Semiconductor Manufacturing Company, Ltd. Sensor package and method
SG10201908828WA (en) * 2019-09-23 2021-04-29 Apple Inc Embedded Packaging Concepts for Integration of ASICs and Optical Components
CN111463178B (zh) * 2020-06-22 2020-10-09 珠海越亚半导体股份有限公司 一种散热嵌埋封装方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100327164A1 (en) * 2009-06-30 2010-12-30 Avago Technologies Ecbu (Singapore) Pte. Ltd. Optical Proximity Sensor Package with Molded Infrared Light Rejection Barrier and Infrared Pass Components
JP2013251285A (ja) * 2010-09-22 2013-12-12 Sanyo Electric Co Ltd 発光装置用パッケージ及びその製造方法
US20180182913A1 (en) * 2016-12-27 2018-06-28 Advanced Semiconductor Engineering, Inc. Optical device, optical module structure and manufacturing process

Also Published As

Publication number Publication date
CN112103268B (zh) 2021-08-03
US20220045043A1 (en) 2022-02-10
CN112103268A (zh) 2020-12-18
TW202207390A (zh) 2022-02-16
JP7176060B2 (ja) 2022-11-21
KR20220017833A (ko) 2022-02-14
JP2022031176A (ja) 2022-02-18
TWI772132B (zh) 2022-07-21

Similar Documents

Publication Publication Date Title
KR102531470B1 (ko) 임베디드 패키지 구조 및 이의 제조 방법
US10679955B2 (en) Semiconductor package with heat-dissipating structure and method of manufacturing the same
JP3910045B2 (ja) 電子部品内装配線板の製造方法
JP3297879B2 (ja) 連続して形成した集積回路パッケージ
TWI487450B (zh) 佈線基板及其製造方法
US20060198570A1 (en) Hybrid module and production method for same, and hybrid circuit device
US9706639B2 (en) Circuit board and method of manufacturing the same
KR100796522B1 (ko) 전자소자 내장형 인쇄회로기판의 제조방법
WO2020228704A1 (zh) 一种埋入式封装结构及其制备方法、终端
KR102411998B1 (ko) 회로 기판 및 그 제조방법
US11682661B2 (en) Hermetic optical component package having organic portion and inorganic portion
KR20200123572A (ko) 전자 소자 모듈 및 그 제조 방법
KR100816324B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조방법
KR20230041595A (ko) 몰딩 성형 공정 기반의 패키지 기판 및 이의 제조 방법
KR102524298B1 (ko) 차폐 캐비티를 구비한 임베디드 패키지 구조 및 이의 제조 방법
US20070047869A1 (en) Semiconductor device integrated with opto-electric component and method for fabricating the same
JP2016004810A (ja) 電子回路装置及び電子回路装置の製造方法
KR102586694B1 (ko) 지향성 광전 전송 채널을 구비한 캐비티 기판 및 이의 제조 방법
KR20150043135A (ko) 금속막을 포함한 인쇄회로기판 및 그것을 포함한 반도체 패키지
JP6613756B2 (ja) 半導体装置および半導体装置の製造方法
KR20120039163A (ko) 인쇄회로기판 및 그 제조방법
KR20210131689A (ko) 전자 소자 모듈 및 그 제조 방법
US11523495B1 (en) Multilayer PCB structure with inner thermally conductive material, optical communication module having the same and method of fabricating the same
TWI837681B (zh) 電路板總成與其製造方法
KR101580285B1 (ko) 솔더 레지스트 필름, 이를 포함하는 패키지 기판 및 그 제조 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant