CN106252298B - 指纹辨识芯片封装结构及其制作方法 - Google Patents

指纹辨识芯片封装结构及其制作方法 Download PDF

Info

Publication number
CN106252298B
CN106252298B CN201510442002.0A CN201510442002A CN106252298B CN 106252298 B CN106252298 B CN 106252298B CN 201510442002 A CN201510442002 A CN 201510442002A CN 106252298 B CN106252298 B CN 106252298B
Authority
CN
China
Prior art keywords
identification
fingerprint
chip
active surface
fingerprint chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510442002.0A
Other languages
English (en)
Other versions
CN106252298A (zh
Inventor
林士熙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chipmos Technologies Inc
Original Assignee
Chipmos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipmos Technologies Inc filed Critical Chipmos Technologies Inc
Publication of CN106252298A publication Critical patent/CN106252298A/zh
Application granted granted Critical
Publication of CN106252298B publication Critical patent/CN106252298B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1329—Protecting the fingerprint sensor against damage caused by the finger
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1306—Sensors therefor non-optical, e.g. ultrasonic or capacitive sensing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Human Computer Interaction (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
  • Image Input (AREA)

Abstract

本发明提供一种指纹辨识芯片封装结构及其制作方法，其包括线路载板以及指纹辨识芯片。指纹辨识芯片设置于线路载板上。指纹辨识芯片包括芯片本体以及多个感测结构。芯片本体具有主动表面、相对于主动表面的指纹辨识背表面、位于主动表面的多个接垫以及贯穿主动表面与指纹辨识背表面的多个通孔。芯片本体以主动表面电性连接至线路载板。这些感测结构分别设置于这些通孔内。各个感测结构包括第一介电层、第一金属层、第二介电层以及第二金属层。第一介电层暴露于指纹辨识背表面。第二金属层延伸至主动表面，以与对应的接垫电性连接。本发明提供的指纹辨识芯片封装结构及其制作方法，具有良好的感测灵敏度且能符合薄型化的设计需求。

Description

指纹辨识芯片封装结构及其制作方法
技术领域
本发明是有关于一种芯片封装结构及其制作方法，且特别是有关于一种指纹辨识芯片封装结构及其制作方法。
背景技术
指纹辨识芯片封装结构能够装设于各类的电子产品，例如智能手机、移动电话、平板电脑、笔记本电脑以及个人数码助理(PDA)等，用以辨认使用者的指纹。现有的指纹辨识芯片封装大致可分成以软性电路板或硬式电路板作为承载件的封装方式。软性电路板的指纹辨识芯片封装结构通常是将用以辨识使用者的指纹的感测线路设置于软性电路板上，而使用者通过接触软性电路板上的感测线路来进行指纹辨识。然而此种封装方式是通过软性电路板上的感测线路传送信号至指纹辨识芯片，相较于直接在指纹辨识芯片上进行指纹感测的方式，其反应速度较慢。而另一种常见的指纹辨识芯片封装结构则主要包含线路载板、指纹辨识芯片、多个焊线以及封装胶体，其中用以辨识使用者的指纹的感测区域大多是位于指纹辨识芯片的主动表面。而指纹辨识芯片通常是以其背面贴合于线路载板上，并通过打线接合的方式以焊线电性连接指纹辨识芯片的主动表面与线路载板。因此，在形成封装胶体于线路载板上以包覆指纹辨识芯片时，封装胶体会包覆焊线以及部分的指纹辨识芯片，并且暴露出位于指纹辨识芯片的主动表面上的感测区。
首先，由于焊线突出的高度会使得封装胶体的厚度无法降低，因此指纹辨识芯片封装结构的整体厚度难以缩减。再者，在使用者反复碰触感测区域的情况下，极可能造成焊线自指纹辨识芯片或线路载板断开，使得指纹辨识芯片封装结构的感测灵敏度下降，或者是故障、损坏。此外，指纹辨识芯片的主动表面上布设有集成电路的上层金属层及接垫，以及覆盖上层金属层的钝化层(passivation layer)，这些凸起的上层金属层及接垫使得主动表面的平整度不一，当使用者以手指接触主动表面时，极可能因为主动表面不够平整而导致指纹辨识困难或感测灵敏度降低。
发明内容
本发明提供一种指纹辨识芯片封装结构，其具有良好的感测灵敏度。
本发明提供一种指纹辨识芯片封装结构的制作方法，其能符合薄型化的设计需求。
本发明提出一种指纹辨识芯片封装结构，其包括线路载板以及指纹辨识芯片。指纹辨识芯片设置于线路载板上。指纹辨识芯片包括芯片本体以及多个感测结构。芯片本体具有主动表面、相对于主动表面的指纹辨识背表面、位于主动表面的多个接垫以及贯穿主动表面与指纹辨识背表面的多个通孔。芯片本体以主动表面电性连接至线路载板。这些感测结构分别设置于这些通孔内。各个感测结构包括第一介电层、第一金属层、第二介电层以及第二金属层。第一介电层暴露于指纹辨识背表面。第一金属层连接第一介电层。第二介电层连接第一金属层。第二金属层连接第二介电层。第二金属层延伸至主动表面，以与对应的接垫电性连接。
在本发明的一实施例中，上述的指纹辨识芯片封装结构还包括封装胶体。封装胶体至少形成于指纹辨识芯片的主动表面与线路载板之间，并暴露出指纹辨识芯片的指纹辨识背表面。
在本发明的一实施例中，上述的第一介电层在指纹辨识背表面上定义出感测区域。
在本发明的一实施例中，上述的第一介电层的材质包括高介电常数材料。
在本发明的一实施例中，上述的高介电常数材料包括氮化矽(Si3N4)、氧化铝(Al2O3)、二氧化铪(HfO2)、氧化钇(Y2O3)、氧化镧(La2O3)、氧化铈(CeO2)、氧化镝(Dy2O3)、五氧化二钽(Ta2O5)、氧化镨(Pr2O3)、二氧化钛(TiO2)或二氧化锆(ZrO2)。
在本发明的一实施例中，上述的第一介电层暴露于指纹辨识背表面的端面与指纹辨识背表面齐平。
在本发明的一实施例中，上述的指纹辨识芯片封装结构还包括多个凸块。这些凸块分别连接这些接垫。指纹辨识芯片通过这些凸块覆晶接合于线路载板上。
本发明提出一种的指纹辨识芯片封装结构的制作方法，其包括以下步骤。提供半导体基板。半导体基板具有主动表面、相对于主动表面的背表面以及位于主动表面的多个接垫。形成多个盲孔于主动表面。在各个盲孔内依序形成第一介电层、第一金属层、第二介电层以及第二金属层，并使各个第二金属层延伸至主动表面上，以分别与这些接垫的其中之一电性连接。各个盲孔内的第一介电层、第一金属层、第二介电层以及第二金属层构成感测结构。对半导体基板的背表面进行薄化制程，以形成暴露出这些第一介电层的指纹辨识背表面。切割半导体基板以形成多个指纹辨识芯片。各个指纹辨识芯片包含有多个感测结构。使至少一指纹辨识芯片以主动表面电性连接至线路载板。
在本发明的一实施例中，上述的指纹辨识芯片封装结构的制作方法还包括在对半导体基板的背表面进行薄化制程，以形成暴露出这些第一介电层的指纹辨识背表面之后，形成多个凸块于主动表面上，这些凸块分别连接这些接垫，且指纹辨识芯片通过这些凸块覆晶接合于线路载板上。
在本发明的一实施例中，上述的指纹辨识芯片封装结构的制作方法还包括形成封装胶体至少填充于指纹辨识芯片的主动表面与线路载板之间，并暴露出指纹辨识芯片的指纹辨识背表面。
基于上述，本发明的指纹辨识芯片封装结构是将用以辨识使用者的指纹的感测区域设置于指纹辨识芯片的背表面，并以覆晶接合的方式来电性连接指纹辨识芯片的主动表面与线路载板。相较于现有将感测区域设置于指纹辨识芯片的主动表面，并以打线接合的方式来电性连接指纹辨识芯片的主动表面与线路载板的指纹辨识芯片封装结构而言，本发明的指纹辨识芯片封装结构并不会发生因使用者反复碰触感测区域以致焊线断裂而造成感测灵敏度下降的情形，因而具有较佳的可靠度。再者，由于本发明的指纹辨识芯片封装结构并无需通过打线接合的方式来电性连接纹辨识芯片的主动表面与线路载板，因此能有助于缩减其封装胶体的厚度，藉以符合薄型化的设计需求。
另一方面，本发明的指纹辨识芯片埋设有电容感测结构，并且由电容感测结构暴露于指纹辨识芯片的指纹辨识背表面的部分(即第一介电层)定义出感测区域。也就是使用者是以手指抵触位于指纹辨识背表面的感测区域，通过手指指纹的凹凸部位与感测结构之间的距离差异造成电容值变化，感测所得的电容值变化便可转换成指纹图像以供辨识。由于指纹辨识背表面是经由薄化半导体基板的背表面而形成，且在指纹辨识背表面上并未设置有线路，其平整度及结构强度佳，因此能具有良好的感测灵敏度。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A至图1F是本发明一实施例的指纹辨识芯片封装结构的制作流程图。
附图标记说明：
100：指纹辨识芯片封装结构；
101：感测结构；
110：半导体基板；
110a：芯片本体；
1101：指纹辨识芯片；
111：主动表面；
112：背表面；
112a：指纹辨识背表面；
113：接垫；
114：盲孔；
114a：通孔；
115：凸块；
120：第一介电层；
130：第一金属层；
140：第二介电层；
150：第二金属层；
160：线路载板；
170：封装胶体；
R1：感测区域；
C：切割道。
具体实施方式
图1A至图1F是本发明一实施例的指纹辨识芯片封装结构的制作流程图。请先参考图1A，提供半导体基板110，例如是硅基板。半导体基板110具有主动表面111、相对于主动表面111的背表面112以及位于主动表面111的多个接垫113。具体来说，半导体基板110内包含有集成电路(Integrated Circuit)，集成电路邻近主动表面111，且由多层的金属层和介电层自半导体基板110内交错叠置而成，并在主动表面111上形成上层金属层及接垫113。此外，半导体基板110上另具有钝化层覆盖上层金属层且暴露出接垫113。接垫113的材质可以是铝、铜、银、镍、金或其他合适的导电金属。接着，可通过激光钻孔或机械钻孔等方式在主动表面111上形成多个盲孔114。也就是说，这些盲孔114的开口会暴露于半导体基板110的主动表面111。在未示出的实施例中，如自主动表面111所在侧俯视半导体基板110，这些盲孔114的排列方式可呈矩阵排列、线性排列、环形排列、放射状排列、扇状排列、十字排列或其他适当的排列方式，视设计需求而定。
接着，请参考图1B，在各个盲孔114内依序形成第一介电层120、第一金属层130、第二介电层140以及第二金属层150，并使各个第二金属层150延伸至主动表面111上，以分别与对应的接垫113电性连接。详细而言，第一介电层120、第一金属层130、第二介电层140以及第二金属层150例如是通过物理气相沉积或化学气相沉积等方式，自各个盲孔114的底部朝向各个盲孔114的开口依序形成。即，各个第一介电层120抵贴对应的盲孔114的底部，各个第一金属层130连接于对应的第一介电层120与第二介电层140之间，且各个第二介电层140连接暴露于对应的盲孔114的第二金属层150。
此处，第一介电层120的材质包括高介电常数材料(high-k material)，例如氮化矽(Si3N4)、氧化铝(Al2O3)、二氧化铪(HfO2)、氧化钇(Y2O3)、氧化镧(La2O3)、氧化铈(CeO2)、氧化镝(Dy2O3)、五氧化二钽(Ta2O5)、氧化镨(Pr2O3)、二氧化钛(TiO2)或二氧化锆(ZrO2)等。另一方面，第二介电层140也可为高介电常数材料。通常而言，第一金属层130以及第二金属层150可以是由铜、银、锡、铝、镍、金或其他合适的导电金属所构成。各个盲孔114内的第一介电层120、第一金属层130、第二介电层140以及第二金属层150构成感测结构101，且例如是电容感测结构。具体来说，各个盲孔114内的第一金属层130及第二金属层150可由第二介电层140间隔开来以构成如电容器的结构。
接着，请参考图1C，对半导体基板110的背表面112进行薄化制程(例如化学机械研磨)，以在薄化半导体基板110后暴露出这些第一介电层120。此时，薄化后的半导体基板110中暴露出这些第一介电层120的表面称之为指纹辨识背表面112a，而容纳第一介电层120、第一金属层130、第二介电层140以及第二金属层150的孔隙成为贯穿主动表面111与指纹辨识背表面112a的通孔114a。
接着，请参考图1D，例如通过电镀的方式在主动表面111上形成多个凸块115，且这些凸块115分别连接这些接垫113。一般来说，这些凸块115的材质可为金、铜或其他适合的导电金属。接着，请参考图1E，以激光切割或机械切割等方式沿着半导体基板110上的切割道C切割半导体基板110以形成多个指纹辨识芯片1101(图1E示出两个以示意)。详细而言，各个指纹辨识芯片1101包括芯片本体110a以及埋设于芯片本体110a的多个感测结构101。芯片本体110a具有主动表面111、相对于主动表面111的指纹辨识背表面112a、位于主动表面111的多个接垫113以及贯穿该主动表面111与指纹辨识背表面112a的多个通孔114a。这些感测结构101分别埋设于这些通孔114a。各个感测结构101的第一介电层120暴露于指纹辨识背表面112a。各个感测结构101的第二金属层150暴露于主动表面111。
之后，请参考图1F，使至少一指纹辨识芯片1101(图1F示出一个)以主动表面111电性连接至线路载板160。具体来说，指纹辨识芯片1101例如是通过凸块115覆晶接合于线路载板160上的图案化线路，以与线路载板160电性连接。在本实施例中，线路载板160可为软性印刷电路板。在指纹辨识芯片1101通过凸块115覆晶接合于线路载板160上之后，可形成封装胶体170于线路载板160上。封装胶体170至少填充于指纹辨识芯片1101的主动表面111与线路载板160之间，以保护指纹辨识芯片1101与线路载板160之间的电性接点，并且封装胶体170暴露出指纹辨识芯片1101的指纹辨识背表面112a。至此，指纹辨识芯片封装结构100的制作已大致完成。
相较于现有将感测区域设置于指纹辨识芯片的主动表面，并以打线接合的方式来电性连接指纹辨识芯片的主动表面与线路载板的指纹辨识芯片封装结构而言，本实施例的指纹辨识芯片封装结构100是通过覆晶接合的方式来电性连接指纹辨识芯片1101与线路载板160，故不会发生因使用者反复碰触感测区域以致焊线断裂而造成感测灵敏度下降的情形。换言之，本实施例的指纹辨识芯片封装结构100具有较佳的可靠度。另一方面，由于本实施例的指纹辨识芯片封装结构100并无需通过打线接合的方式来电性连接指纹辨识芯片1101的主动表面111与线路载板160，因此能有助于缩减其封装胶体170的厚度，藉以符合薄型化的设计需求。
请继续参考图1F，各个第一介电层120暴露于指纹辨识背表面112a，且各个第一介电层120暴露于指纹辨识背表面112a的端面与指纹辨识背表面112a齐平。另一方面，这些第一介电层120可在指纹辨识背表面112a定义出感测区域R1。当使用者以其手指抵触感测区域R1时，手指指纹的凹凸部位与感测结构101之间的距离差异会造成电容值变化，感测所得的电容值变化便可转换成指纹图像以供辨识。由于本实施例的感测结构101直接设置于指纹辨识芯片1101中，相较于现有将感测区域设置于软性电路板上的指纹辨识芯片封装结构而言，本实施例的指纹辨识芯片封装结构100的电性传输距离较短，因此能具有较快的反应速度及较佳的感测灵敏度。此外，由于本实施例的感测区域R1是位于指纹辨识背表面112a，相较于现有将感测区域设置于指纹辨识芯片的主动表面的指纹辨识芯片封装结构而言，指纹辨识背表面112a具有较佳的平整度及结构强度，因此能提升感测灵敏度。在未示出的实施例中，这些感测结构101的第一介电层120在感测区域R1内可呈矩阵排列、线性排列、环形排列、放射状排列、扇状排列、十字排列或其他适当的排列方式，视手指指纹特征的获取需求而定。
综上所述，本发明的指纹辨识芯片封装结构是将用以辨识使用者的指纹的感测区域设置于指纹辨识芯片的背表面，并以覆晶接合的方式来电性连接指纹辨识芯片的主动表面与线路载板。相较于现有将感测区域设置于指纹辨识芯片的主动表面，并以打线接合的方式来电性连接指纹辨识芯片的主动表面与线路载板的指纹辨识芯片封装结构而言，本发明的指纹辨识芯片封装结构并不会发生因使用者反复碰触感测区域以致焊线断裂而造成感测灵敏度下降的情形，因而具有较佳的可靠度。再者，由于本发明的指纹辨识芯片封装结构并无需通过打线接合的方式来电性连接纹辨识芯片的主动表面与线路载板，因此能有助于缩减其封装胶体的厚度，藉以符合薄型化的设计需求。
另一方面，本发明的指纹辨识芯片埋设有电容感测结构，并且由电容感测结构暴露于指纹辨识芯片的指纹辨识背表面的部分(即第一介电层)定义出感测区域。也就是使用者是以手指抵触位于指纹辨识背表面的感测区域，通过手指指纹的凹凸部位与感测结构之间的距离差异造成电容值变化，感测所得的电容值变化便可转换成指纹图像以供辨识。由于指纹辨识背表面是经由薄化半导体基板的背表面而形成，且在指纹辨识背表面上并未设置有线路，其平整度及结构强度佳，因此能具有良好的感测灵敏度。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种指纹辨识芯片封装结构，其特征在于，包括：
线路载板；以及
指纹辨识芯片，设置于所述线路载板上，所述指纹辨识芯片包括：
芯片本体，具有主动表面、相对于所述主动表面的指纹辨识背表面、位于所述主动表面的多个接垫以及贯穿所述主动表面与所述指纹辨识背表面的多个通孔，所述芯片本体以所述主动表面电性连接至所述线路载板；以及
多个感测结构，分别设置于所述多个通孔内，各所述感测结构包括：
第一介电层，暴露于所述指纹辨识背表面；
第一金属层，连接所述第一介电层；
第二介电层，连接所述第一金属层；以及
第二金属层，连接所述第二介电层，所述第二金属层自所述通孔内延伸至所述主动表面上，其中位于所述主动表面上的所述第二金属层朝向对应的所述接垫延伸，以与对应的所述接垫直接接触而彼此电性连接。
2.根据权利要求1所述的指纹辨识芯片封装结构，其特征在于，还包括：
封装胶体，至少形成于所述指纹辨识芯片的所述主动表面与所述线路载板之间，并暴露出所述指纹辨识芯片的所述指纹辨识背表面。
3.根据权利要求1所述的指纹辨识芯片封装结构，其特征在于，所述多个第一介电层在所述指纹辨识背表面上定义出感测区域。
4.根据权利要求1所述的指纹辨识芯片封装结构，其特征在于，各所述第一介电层的材质包括高介电常数材料。
5.根据权利要求4所述的指纹辨识芯片封装结构，其特征在于，所述高介电常数材料包括氮化硅、氧化铝、二氧化铪、氧化钇、氧化镧、氧化铈、氧化镝、五氧化二钽、氧化镨、二氧化钛或二氧化锆。
6.根据权利要求1所述的指纹辨识芯片封装结构，其特征在于，各所述第一介电层暴露于所述指纹辨识背表面的端面与所述指纹辨识背表面齐平。
7.根据权利要求1所述的指纹辨识芯片封装结构，其特征在于，还包括：
多个凸块，分别连接所述多个接垫，所述指纹辨识芯片通过所述多个凸块覆晶接合于所述线路载板上。
8.一种指纹辨识芯片封装结构的制作方法，其特征在于，包括：
提供一半导体基板，所述半导体基板具有一主动表面、相对于所述主动表面的背表面以及位于所述主动表面的多个接垫；
形成多个盲孔于所述主动表面；
在各所述盲孔内依序形成第一介电层、第一金属层、第二介电层以及第二金属层，并使各所述第二金属层延伸至所述主动表面上，以分别与所述多个接垫的其中之一电性连接，各所述盲孔内的所述第一介电层、所述第一金属层、所述第二介电层以及所述第二金属层构成一感测结构；
对所述半导体基板的所述背表面进行薄化制程，以形成暴露出所述多个第一介电层的一指纹辨识背表面；
切割所述半导体基板以形成多个指纹辨识芯片，各所述指纹辨识芯片包含有多个所述感测结构；以及
使至少一所述指纹辨识芯片以所述主动表面电性连接至线路载板。
9.根据权利要求8所述的指纹辨识芯片封装结构的制作方法，其特征在于，还包括：
在对所述半导体基板的所述背表面进行所述薄化制程，以形成暴露出所述多个第一介电层的所述指纹辨识背表面之后，形成多个凸块于所述主动表面上，所述多个凸块分别连接所述多个接垫，且所述指纹辨识芯片通过所述多个凸块覆晶接合于所述线路载板上。
10.根据权利要求8所述的指纹辨识芯片封装结构的制作方法，其特征在于，还包括：
形成封装胶体至少填充于所述指纹辨识芯片的所述主动表面与所述线路载板之间，并暴露出所述指纹辨识芯片的所述指纹辨识背表面。
CN201510442002.0A 2015-06-11 2015-07-24 指纹辨识芯片封装结构及其制作方法 Active CN106252298B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW104118906A TWI537837B (zh) 2015-06-11 2015-06-11 指紋辨識晶片封裝結構及其製作方法
TW104118906 2015-06-11

Publications (2)

Publication Number Publication Date
CN106252298A CN106252298A (zh) 2016-12-21
CN106252298B true CN106252298B (zh) 2019-03-05

Family

ID=56755894

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510442002.0A Active CN106252298B (zh) 2015-06-11 2015-07-24 指纹辨识芯片封装结构及其制作方法

Country Status (3)

Country Link
US (1) US9847254B2 (zh)
CN (1) CN106252298B (zh)
TW (1) TWI537837B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI592879B (zh) * 2016-10-07 2017-07-21 致伸科技股份有限公司 組裝指紋辨識模組之方法
CN107918754B (zh) * 2016-10-11 2021-08-06 致伸科技股份有限公司 组装指纹辨识模块的方法
CN110300975A (zh) * 2017-03-10 2019-10-01 指纹卡有限公司 包括指纹传感器装置和连接至该传感器装置的基板的指纹传感器模块
CN106960198B (zh) * 2017-03-29 2023-10-10 华勤技术股份有限公司 指纹识别装置及电子设备
CN109214236B (zh) * 2017-06-29 2024-05-07 深圳荆虹科技有限公司 双层嵌入式生物识别算法的图像感测器芯片及终端设备
WO2019103676A1 (en) * 2017-11-24 2019-05-31 Fingerprint Cards Ab Ultra-thin fingerprint sensor component and manufacturing method
KR20240018865A (ko) 2022-08-03 2024-02-14 삼성전자주식회사 지문 센서 패키지 및 이를 포함하는 스마트 카드

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6300670B1 (en) * 1999-07-26 2001-10-09 Stmicroelectronics, Inc. Backside bus vias
TW200527665A (en) * 2004-02-03 2005-08-16 Lightuning Tech Inc Capacitive pressure sensing member and a method for manufacturing the same
CN102782700A (zh) * 2009-12-29 2012-11-14 Idex公司 表面传感器
TW201445699A (zh) * 2013-05-20 2014-12-01 Lee Mei Yen 發散式感測裝置及其製造方法

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4731191B2 (ja) * 2005-03-28 2011-07-20 富士通セミコンダクター株式会社 半導体装置及び半導体装置の製造方法
KR100716826B1 (ko) * 2005-05-10 2007-05-09 삼성전기주식회사 전자부품이 내장된 기판의 제조방법
TWI320545B (en) * 2006-10-05 2010-02-11 Chipmos Technologies Inc Film type package for fingerprint sensor
TWI325618B (en) * 2007-01-02 2010-06-01 Chipmos Technologies Inc Film type package for fingerprint sensor
US7803647B2 (en) * 2007-02-08 2010-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. Optical transmission improvement on multi-dielectric structure in advance CMOS imager
TWI341020B (en) * 2007-08-10 2011-04-21 Egis Technology Inc Fingerprint sensing chip having a flexible circuit board serving as a signal transmission structure and method of manufacturing the same
CN101604700B (zh) * 2008-06-13 2012-12-12 台湾积体电路制造股份有限公司 图像检测元件及其形成方法
TWI408609B (zh) * 2008-10-17 2013-09-11 Egis Technology Inc 平面式半導體指紋感測裝置
AU2009310362A1 (en) * 2008-11-03 2010-05-06 Cross Match Technologies, Inc. Apparatus and method for the identification of fake fingerprints
US8426938B2 (en) * 2009-02-16 2013-04-23 Samsung Electronics Co., Ltd. Image sensor and method of fabricating the same
US8716613B2 (en) * 2010-03-02 2014-05-06 Synaptics Incoporated Apparatus and method for electrostatic discharge protection
JP2012094720A (ja) * 2010-10-27 2012-05-17 Sony Corp 固体撮像装置、半導体装置、固体撮像装置の製造方法、半導体装置の製造方法、及び電子機器
US20140347047A1 (en) * 2011-02-22 2014-11-27 Voltafield Technology Corporation Magnetoresistive sensor
KR101865123B1 (ko) * 2011-10-31 2018-07-13 해성디에스 주식회사 메탈 포스트를 구비한 회로기판 제조방법 및 그 제조방법에 의해 제조된 회로기판
NO20131423A1 (no) * 2013-02-22 2014-08-25 Idex Asa Integrert fingeravtrykksensor
NL2012891B1 (en) * 2013-06-05 2016-06-21 Apple Inc Biometric sensor chip having distributed sensor and control circuitry.
US9883822B2 (en) * 2013-06-05 2018-02-06 Apple Inc. Biometric sensor chip having distributed sensor and control circuitry
TWI536528B (zh) * 2013-06-17 2016-06-01 茂丞科技股份有限公司 超薄型全平面式感測裝置
NO336318B1 (no) * 2013-07-12 2015-08-03 Idex Asa Overflatesensor
US9984270B2 (en) * 2013-08-05 2018-05-29 Apple Inc. Fingerprint sensor in an electronic device
KR101376227B1 (ko) * 2013-09-17 2014-03-25 실리콘 디스플레이 (주) 광학식 지문센서
KR101407936B1 (ko) * 2013-09-27 2014-06-17 실리콘 디스플레이 (주) 광학식 박막 트랜지스터형 지문센서
US10712457B2 (en) * 2013-11-20 2020-07-14 Arizona Board Of Regents On Behalf Of Arizona State University Microfabrication technology for producing sensing cells for molecular electronic transducer based seismometer
US20150296622A1 (en) * 2014-04-11 2015-10-15 Apple Inc. Flexible Printed Circuit With Semiconductor Strain Gauge
EP2940504B1 (en) * 2014-04-25 2023-06-07 Personal Genomics, Inc. Optical sensor
TWI567886B (zh) * 2014-05-28 2017-01-21 南茂科技股份有限公司 晶片封裝結構以及晶片封裝結構的製作方法
CN104079718B (zh) * 2014-06-18 2016-09-28 京东方科技集团股份有限公司 具有指纹识别功能的个人移动终端设备
EP2983108A3 (en) * 2014-08-05 2016-07-13 LG Innotek Co., Ltd. Fingerprint sensor and touch device including the same
CN104332452B (zh) * 2014-08-20 2017-04-19 深圳市汇顶科技股份有限公司 芯片封装模组
TWI522931B (zh) * 2014-11-28 2016-02-21 禾瑞亞科技股份有限公司 具增強靜電放電保護的指紋辨識晶片、系統與製造方法
TWI582677B (zh) * 2014-12-15 2017-05-11 精材科技股份有限公司 晶片封裝體及其製造方法
KR102261268B1 (ko) * 2014-12-29 2021-06-09 삼성전자주식회사 이미지 센서
TWI591764B (zh) * 2015-01-12 2017-07-11 精材科技股份有限公司 晶片封裝體及其製造方法
CN105845638B (zh) * 2015-01-16 2019-04-09 恒劲科技股份有限公司 电子封装结构
CN105845639B (zh) * 2015-01-16 2019-03-19 恒劲科技股份有限公司 电子封装结构及导电结构
CN106033753B (zh) * 2015-03-12 2019-07-12 恒劲科技股份有限公司 封装模块及其基板结构
TWI605392B (zh) * 2015-03-20 2017-11-11 茂丞科技股份有限公司 懸浮電容式指紋感測器及其製造方法
KR102374644B1 (ko) * 2015-03-24 2022-03-15 삼성디스플레이 주식회사 표시 장치
CN104766053B (zh) * 2015-03-26 2018-10-30 业成光电（深圳）有限公司 指纹识别装置及其制造方法
JP2016193123A (ja) * 2015-04-01 2016-11-17 イビデン株式会社 プリント配線板
KR102097179B1 (ko) * 2015-04-07 2020-04-03 앰코테크놀로지코리아(주) 지문센서 패키지 및 그 제조 방법
TWI528212B (zh) * 2015-05-21 2016-04-01 速博思股份有限公司 具偏向電極之生物辨識裝置及生物辨識裝置之偵測控制方法
CN105138958B (zh) * 2015-07-27 2020-06-23 联想(北京)有限公司 一种电子设备、显示屏以及面板
US9978791B2 (en) * 2015-07-31 2018-05-22 Taiwan Semiconductor Manufacturing Co., Ltd Image sensor and method for manufacturing the same
US9785821B2 (en) * 2015-08-28 2017-10-10 Synaptics Incorporated Capacitive sensor architecture for biometric sensing
US20170115363A1 (en) * 2015-10-26 2017-04-27 Memsic Semiconductor (Wuxi) Co., Ltd. Magnetic Field Sensor With Three-Dimensional Spiral Reset Coil
US10014271B2 (en) * 2015-11-20 2018-07-03 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method of manufacturing the same
US9842241B2 (en) * 2015-12-21 2017-12-12 Intel Corporation Biometric cryptography using micromachined ultrasound transducers

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6300670B1 (en) * 1999-07-26 2001-10-09 Stmicroelectronics, Inc. Backside bus vias
TW200527665A (en) * 2004-02-03 2005-08-16 Lightuning Tech Inc Capacitive pressure sensing member and a method for manufacturing the same
CN102782700A (zh) * 2009-12-29 2012-11-14 Idex公司 表面传感器
TW201445699A (zh) * 2013-05-20 2014-12-01 Lee Mei Yen 發散式感測裝置及其製造方法

Also Published As

Publication number Publication date
TW201643769A (zh) 2016-12-16
US9847254B2 (en) 2017-12-19
CN106252298A (zh) 2016-12-21
US20160364592A1 (en) 2016-12-15
TWI537837B (zh) 2016-06-11

Similar Documents

Publication Publication Date Title
CN106252298B (zh) 指纹辨识芯片封装结构及其制作方法
CN105226035B (zh) 晶片封装体
US11742273B2 (en) Through electrode substrate and semiconductor device
TWI596722B (zh) 晶片堆疊封裝體及其製造方法
CN104835793B (zh) 晶片封装体及其制造方法
WO2016026199A1 (zh) 芯片封装模组
JPWO2007066409A1 (ja) 半導体装置およびその製造方法
US11460341B2 (en) Wafer scale ultrasonic sensor assembly and method for manufacturing the same
US8114772B2 (en) Method of manufacturing the semiconductor device
US9159705B2 (en) Semiconductor chip connecting semiconductor package
CN104952812A (zh) 晶片封装体及其制造方法
CN104835792B (zh) 晶片封装体及其制造方法
CN108573200B (zh) 封装结构及其制法
US20110031624A1 (en) MEMS and a Protection Structure Thereof
JPH06163794A (ja) メタルコアタイプの多層リードフレーム
CN104347560B (zh) 晶片封装体及其制造方法
CN101290929B (zh) 堆栈式芯片封装结构
TWI278979B (en) Chip package substrate and manufacturing method thereof
JP6263859B2 (ja) 貫通電極基板の製造方法、貫通電極基板、および半導体装置
US20120049349A1 (en) Semiconductor chips and methods of forming the same
CN108962868B (zh) 封装结构及其制法
TWI615928B (zh) 封裝結構及其製法
CN110416190A (zh) 一种半导体叠层封装结构
CN106815549B (zh) 封装结构及其制法
JP4238668B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant