JP4238668B2 - 半導体装置の製造方法 - Google Patents

Description

本発明は、半導体チップを実装基板に実装してなる半導体装置の製造方法に関する。

現在、高性能な半導体装置のパッケージ形態の一つとして、ＣＰＵ（中央演算処理装置）やメモリなどの複数のＬＳＩ(Large Scale Integration)デバイスを単一のパッケージに形成してシステム化を実現したＳＩＰ(System in Package)が知られている。ＳＩＰの中には、複数の半導体チップを共通の実装基板（インターポーザ）に実装したパッケージ形態を採用したものがある。また、ＳＩＰの実装基板として、これに実装される半導体チップよりも大径の半導体チップを採用したもの（チップオンチップ型のＳＩＰ）もある。

このようなＳＩＰのパッケージ形態を採用した半導体装置の実装方式として、近年では多ピン化や狭ピッチ化に対応するために、フリップチップ方式が実用化されている。フリップチップ方式では、半導体チップの電極上にバンプ（金属突起）を形成し、このバンプを介して半導体チップを実装基板に実装することから、バンプの形成方法や接合方法が重要となっている。

また、フリップチップ方式では、複数のバンプを形成した半導体チップを、同じく複数のバンプを形成した実装基板にフリップチップボンダー（以下、「ボンダー」と略称）で実装する。このような実装構造をもつＳＩＰなどの半導体装置（半導体パッケージ）を製造する場合は、ボンダーを用いて、半導体チップと実装基板を画像認識等により位置決めした後、半導体チップ側に形成したバンプと実装基板側に形成したバンプとを互いに突き合わせて加圧することになる。

そのため、半導体チップと実装基板の位置決めが正確に行われないと、実際にバンプ同士を突き合わせて加圧したときに、バンプ相互の位置ずれによって横滑りが発生し、これに伴うチ半導体チップの横ずれによって接合不良（バンプ接合部の抵抗値上昇、オープン不良、ショート不良など）を招きやすいものとなる。また、半導体チップの横ずれの度合いは、ボンダーの熱膨張による寸法変化によっても変わり、バンプ同士の横滑りの度合いは、バンプ同士を加圧するときのボンダーの変形によっても変わる。

この対策としては、第１に、ボンダーの構成として、高精度な位置決め機能を持たせる、低熱膨張の材料を使う、フレームを厚くして高剛性化するなどの対策が考えられ、第２に、バンプ形成後に各々のバンプの先端を平坦化するスタンピング工程を設けるなどの対策が考えられる。しかしながら、第１の対策をとった場合は、ボンダーの高額化や大型化を招くという別の問題が生じ、第２の対策をとった場合は、スタンピング工程の追加によって製造工程が複雑化し、かつスタンピングによってバンプが汚染するという別の問題が生じる。

そこで従来においては、半導体素子をチップオンチップ構造にする場合に、重ね合わせる一方の半導体素子に位置合わせ用の凹形状のパッドを設けるとともに、他方の半導体素子に位置合わせ用の金属球を設け、これらパッドと金属球との凹凸形状の噛み合わせにより、半導体素子の重なり位置を決める技術が提案されている（特許文献１）。

特開２０００−２５２４１３号公報

しかしながら上記従来技術では、一方の半導体素子の基板をエッチングで削るか、パッシベーション膜（絶縁膜）４を盛り上げることにより、位置合わせ用の凹形状のパッドを形成するものとなっているため、そのパッド部分に位置合わせ（噛み合わせ）のための十分な凹み寸法を確保するには、基板のエッチングに長い時間をかけるか、基板上にパッシベーション膜４を厚く形成するなどの特別な処理工程が必要になる。さらに、他方の半導体素子にはチップ間の電気的接続のためのバンプとは別に、位置合わせ用の金属球を形成する必要があるため、製造工程が複雑化してしまう。

本発明は、上記課題を解決するためになされたもので、その目的とするところは、特別な処理工程を設けたり製造工程を複雑化したりしなくても、半導体チップを精度良く実装基板に実装することが可能な半導体装置の製造方法とこれによって得られる半導体装置を提供することにある。

本発明に係る半導体装置の製造方法は、半導体チップを実装基板に実装する実装工程を有し、前記実装工程は、前記半導体チップ及び前記実装基板の２つの実装対象物のうち、一方の実装対象物にバンプを形成するバンプ形成工程と、他方の実装対象物を多層配線構造とし、かつ前記他方の実装対象物に下層配線に通じる凹状のバンプ接合部を形成するバンプ接合部形成工程とを含み、前記バンプ接合部形成工程は、前記他方の実装対象物のベースとなる基板上に第１の層間絶縁膜を形成した後、当該第１の層間絶縁膜上に第１の配線層を形成する工程と、前記第１の層間絶縁膜上に前記第１の配線層を覆う状態で第２の層間絶縁膜を形成した後、当該第２の層間絶縁膜に開口部を形成するとともに、当該第２の層間絶縁膜上に第２の配線層を形成する工程と、前記第２の層間絶縁膜上に前記第２の配線層を覆う状態で第３の層間絶縁膜を形成した後、当該第３の層間絶縁膜に孔開けして前記開口部を同軸上に延長させることにより、前記第１の配線層に通じる凹状のバンプ接合部を形成する工程とを有するものである。

この半導体装置の製造方法においては、他方の実装対象物を多層配線構造とし、この他方の実装対象物に下層配線に通じる凹状のバンプ接合部を形成することにより、十分な凹み寸法をもつバンプ接合部が得られる。また、一方の実装対象物に形成したバンプを、他方の実装対象物に形成した凹状のバンプ接合部に嵌合させることにより、半導体チップと実装基板との位置合わせがなされる。

本発明によれば、特別な処理工程を設けたり製造工程を複雑化したりしなくても、半導体チップを精度良く実装基板に実装することができる。

以下、本発明の具体的な実施の形態について図面を参照しつつ詳細に説明する。

図１は半導体チップを実装基板に実装する前の状態を示す要部断面図であり、図２は半導体チップを実装基板に実装した後の状態を示す要部断面図である。先ず、半導体チップ（例えば、ＬＳＩチップ）１と実装基板（例えば、シリコンインターポーザ）２をそれぞれ実装対象物として、半導体チップ１を実装基板２に実装する場合は、それに先立って、一方の実装対象物となる半導体チップ１に複数のバンプ３を形成する。実装基板２は、半導体チップ１とは別の半導体チップで構成される場合もある。バンプ３は、半導体チップ１と実装基板２とを電気的に接続する必要がある全ての箇所に形成される。具体的なバンプ３の形成方法としては、例えば半導体チップ１上に形成されたアルミニウム等からなる電極パッド４に、バリアメタル５を介してはんだ材をメッキあるいは蒸着法等で供給した後、リフローによってはんだ材を半球状に成形するといった方法を採用することができる。また、半導体チップ１上には、上記電極パッド４と別に、半導体チップ１の電気的な特性測定を行うためのテストパッド６を形成する。このテストパッド６は、上記電極パッド４と同時に半導体チップ１の最上層に形成される。

これに対して、他方の実装対象物となる実装基板２には、上記バンプ３との接続部に凹状のバンプ接合部７を形成する。この場合、実装基板２は２層以上の多層配線構造を有するものとする。そして、バンプ接合部７は、最上層の配線層（不図示）よりも下層となる下層配線８に通じるように凹状に形成する。また、バンプ接合部７の底部には、下層配線８の表面を覆うように接合用の金属層９を形成する。金属層９は、バンプ３との接合性を高めるために形成されるもので、例えば金等によって構成される。

ここで、凹状のバンプ接合部７を有する実装基板２の作成方法について説明する。先ず、図３（Ａ）に示すように、実装基板２のベースとなるシリコン基板２０上に、ＳｉＯ₂（酸化シリコン）からなる絶縁膜２１とＰＳＧ（燐ガラス）からなる層間絶縁膜２２を順に積層した後、アルミニウムからなる第１層目の配線層２３を所定のパターンで形成する。次に、図３（Ｂ）に示すように、第１層目の配線層２３を覆う状態でＰＳＧからなる層間絶縁膜２４を形成するとともに、この層間絶縁膜２４に開口部２５とビアホール２６を形成する。開口部２５とビアホール２６の孔開けは、これに対応したマスクパターンを有する共通のマスクを用いて同時に行うことができる。

続いて、図３（Ｃ）に示すように、層間絶縁膜２４上にアルミニウムからなる第２層目の配線層２７を所定のパターンで形成した後、この第２層目の配線層２７を覆う状態でＳｉＮ（窒化シリコン）からなる層間絶縁膜２８を形成する。さらに、層間絶縁膜２８に孔開けして上記開口部２５を同軸状に延長させるとともに、ビアホール２９を形成した後、層間絶縁膜２８上にアルミニウムからなる第３層目の配線層３０を所定のパターンで形成する。そして最後は、第３層目の配線層３０を覆うように層間絶縁膜２８上にパッシベーション膜（保護膜）３１を形成する。これにより、第１層目の配線層２３、第２層目の配線層２７及び第３層目の配線層３０からなる多層配線構造を有する実装基板２が得られるとともに、最上層となる第３層目の配線層３０よりも下層の第１層目の配線層２３に通じる凹状のバンプ接合部７が形成される。

以上のようにして半導体チップ１と実装基板２を作成したら、これら２つの実装対象物をボンダーに供給して実装作業を行う。その際、半導体チップ１については、バンプ３が下向きとなるようにボンダーのチャックアームで保持する。また、実装基板２については、バンプ接合部７が上向きとなるようにボンダーのステージ上に保持する。これにより、半導体チップ１と実装基板２とを互いに対向させるとともに、その対向部分でバンプ３とバンプ接合部７とを向かい合わせる。そして、この状態で画像認識等により半導体チップ１と実装基板２との位置決めを行った後、例えばチャックアームの下降動作によって半導体チップ１と実装基板２とを互いに接近移動させる。

このとき、半導体チップ１と実装基板２との接近移動に伴い、バンプ３をバンプ接合部７に嵌合させる。これにより、半導体チップ１と実装基板２とが凹凸による噛み合わせによって自己整合的に位置合わせされる。そのため、半導体チップ１を実装基板２に実装する際のチップの横ずれを防止できるとともに、両者の相対的な位置合わせをバンプ３とバンプ接合部７との嵌合により正確に行うことができる。また、実装基板２を多層配線構造とし、その下層配線８に通じるように凹状のバンプ接合部７を形成するため、特別な処理工程を設けなくても、十分な凹み寸法を確保することができる。したがって、バンプ接合部７を形成するにあたって特別な処理工程を設ける必要がない。さらに、電気的接続のためのバンプ３を、半導体チップ１と実装基板２の位置合わせに用いるため、別途、位置合わせ用の突起等を形成する必要がない。よって、製造工程が複雑化することがない。

ちなみに、バンプ３とバンプ接合部７との良好な嵌合状態を得るには、上記図１に示すようにバンプ接合部７の深さ寸法Ｄがバンプ３の高さ寸法Ｈの約１／２となるように、バンプ接合部７及びバンプ３を形成することが望ましい。また、バンプ接合部７の内径は、バンプ３の直径にボンダーの無荷重時の位置ズレ量（位置決めのマージン）を加算した値に設定することが望ましい。

さらに、バンプ３とバンプ接合部７との嵌合時に、バンプ３を接合用の金属層９に接触させることにより、その接触界面で、はんだと接合用金属との合金化が容易に行われる。したがって、最終的に図２に示すようにバンプ３を介して半導体チップ１と実装基板３とを電気的かつ機械的に接続するにあたり、バンプ３とバンプ接合部７との間に安定した接合状態を得ることができる。ちなみに、バンプ３は、ボンダーによる加熱作用と加圧作用によってバンプ接合部７に接合される。その際、必要に応じて超音波振動を印加してもよい。

このようにして得られた半導体装置においては、半導体チップ１のバンプ３を実装基板２のバンプ接合部７に嵌合させた状態で半導体チップ１と実装基板２とを電気的かつ機械的に接続したものとなる。したがって、半導体チップ１と実装基板２との電気的接続部分でオープン不良やショート不良などが発生しない。したがって、電気特性などの点で信頼性の高い半導体装置を得ることができる。

なお、上記実施形態においては、半導体チップ１上で、実装基板２と電気的に接続される全ての箇所にバンプ３を形成するものとしたが、これに加えて電気的接続用とは別に、アライメント用として半導体チップ１のコーナ部（四隅）に上記同様の形状及び方法でバンプ３を形成し、これに対応して実装基板２に凹状のバンプ接合部７を形成することにより、半導体チップ１内に十分な凹凸の噛み合わせ部を設けて実装基板２との位置合わせ精度を高めるようにしてもよい。

また、上記実施形態においては、それぞれ実装対象物となる半導体チップ１と実装基板２のうち、半導体チップ１にバンプ３を形成し、このバンプ３に対応して実装基板２にバンプ接合部７を形成するものとしたが、本発明はこれに限らず、図４に示すように、実装基板２にバンプ４１を形成し、このバンプ４１に対応して半導体チップ１にバンプ接合部４２を形成するものとしてもよい。

さらに詳述すると、実装基板２には、例えばアルミニウム等からなる電極パッド４３に、バリアメタル４４を介してはんだ材をメッキあるいは蒸着法等で供給した後、リフローによってはんだ材を半球状に成形することにより、バンプ４１を形成する。これに対して、半導体チップ１には、上記バンプ４１との接続部に凹状のバンプ接合部４２を形成する。この場合、半導体チップ１は２層以上の多層配線構造を有するものとする。そして、バンプ接合部４２は、最上層の配線層となるテストパッド６よりも下層となる下層配線４５に通じるように凹状に形成する。また、バンプ接合部４２の底部には、下層配線４５の表面を覆うように接合用の金属層４６を形成する。金属層４６は、バンプ４１との接合性を高めるために形成されるものである。

ここで、凹状のバンプ接合部４２を有する半導体チップ１の作成方法について説明する。先ず、図５（Ａ）に示すように、半導体チップ１のベースとなるシリコン基板５０上にトランジスタ部５１を形成した後、このトランジスタ部５１を覆う層間絶縁膜５２上に第１層目の配線層５３を所定のパターンで形成し、さらに第１層目の配線層５３を覆う層間絶縁膜５４上に第２層目の配線層５５を所定のパターンで形成する。次に、図５（Ｂ）に示すように、第２層目の配線層５５を覆うように層間絶縁膜５６を形成した後、この層間絶縁膜５６上に第３層目の配線層５７を所定のパターンで形成し、かつ第２層目の配線層５５の形成部位で層間絶縁膜５６に開口部５８を形成する。

続いて、図６（Ａ）に示すように、第３層目の配線層５７を覆うように層間絶縁膜５９を形成した後、この層間絶縁膜５９上に第４層目（最上層）の配線層６０を所定のパターンで形成し、さらに第４層目の配線層６０を覆うように層間絶縁膜６１を形成した後、最終保護層となるパッシベーション膜６２を形成する。その際、上記第２層目の配線層５５の形成部位で、各々の層間絶縁膜５６，５９，６１及びパッシベーション膜６２を同軸状に貫通するように上記開口部５８を延長させることにより、半導体チップ１上に凹状のバンプ接合部４２が形成される。その後、必要に応じて、例えば図６（Ｂ）に示すようにバンプ接合部４２の底部に第２層目の配線層５５を覆うように接合用の金属層６３を形成する。この金属層６３は、例えば無電界選択メッキによるニッケルと無電界メッキによる金の２層構造とする。また、他の例として、例えば図６（Ｃ）に示すように凹状のバンプ接合部４２の底部と側壁部に接合用の金属層６４を形成する。この金属層６４は、例えばスパッタ法やＣＶＤ(Chemical Vapor Deposition)法による銅とチタンの積層膜に、無電界メッキによるニッケル層を積層し、かつＣＭＰ（化学的機械研磨）による平坦化処理によって不要な成膜材料を取り除くことにより形成する。

以上のようにして得られた半導体チップ１と実装基板２をボンダーに供給して実装作業を行う場合は、バンプ接合部４２が下向きとなるようにボンダーのチャックアームで半導体チップ１を保持するとともに、バンプ４１が上向きとなるように実装基板２をボンダーのステージ上に保持する。これにより、半導体チップ１と実装基板２とを互いに対向させるとともに、その対向部分でバンプ接合部４２とバンプ４１とを向かい合わせる。そして、この状態で画像認識等により半導体チップ１と実装基板２との位置決めを行った後、例えばチャックアームの下降動作によって半導体チップ１と実装基板２とを互いに接近移動させる。

このとき、半導体チップ１と実装基板２との接近移動に伴い、バンプ接合部４２をバンプ４１に嵌合させる。これにより、半導体チップ１と実装基板２とが凹凸による噛み合わせによって自己整合的に位置合わせされる。そのため、半導体チップ１を実装基板２に実装する際のチップの横ずれを防止できるとともに、両者の相対的な位置合わせをバンプ４１とバンプ接合部７との嵌合により正確に行うことができる。また、半導体チップ１を多層配線構造とし、その下層配線４５に通じるように凹状のバンプ接合部４２を形成するため、特別な処理工程を設けなくても、十分な凹み寸法を確保することができる。したがって、バンプ接合部４２を形成するにあたって特別な処理工程を設ける必要がない。さらに、電気的接続のためのバンプ４１を、半導体チップ１と実装基板２の位置合わせに用いるため、別途、位置合わせ用の突起等を形成する必要がない。よって、製造工程が複雑化することがない。

ちなみに、この場合もバンプ４１とバンプ接合部４２との良好な嵌合状態を得るために、バンプ接合部４２の深さ寸法がバンプ４１の高さ寸法の約１／２となるように、バンプ４１及びバンプ接合部４２を形成することが望ましい。また、バンプ接合部４２の内径は、バンプ４１の直径にボンダーの無荷重時の位置ズレ量（位置決めのマージン）を加算した値に設定することが望ましい。

さらに、バンプ４１とバンプ接合部４２との嵌合時に、バンプ４１を接合用の金属層４６に接触させることにより、その接触界面で、はんだと接続用金属との合金化が容易に行われる。したがって、最終的にバンプ４１を介して半導体チップ１と実装基板２とを電気的かつ機械的に接続するにあたり、バンプ４１とバンプ接合部４２との間に安定した接合状態を得ることができる。

このようにして得られた半導体装置においては、半導体チップ１のバンプ接合部４２を実装基板２のバンプ４１に嵌合させた状態で半導体チップ１と実装基板２とを電気的かつ機械的に接続したものとなる。したがって、半導体チップ１と実装基板２との電気的接続部分でオープン不良やショート不良などが発生しない。したがって、電気特性などの点で信頼性の高い半導体装置を得ることができる。

半導体チップを実装基板に実装する前の状態を示す要部断面図である。 半導体チップを実装基板に実装した後の状態を示す要部断面図である。 凹状のバンプ接合部を有する実装基板の作成方法を説明する図である。 本発明の他の実施形態として、半導体チップを実装基板に実装する前の状態を示す要部断面図である。 凹状のバンプ接合部を有する半導体チップの作成方法を説明する図（その１）である。 凹状のバンプ接合部を有する半導体チップの作成方法を説明する図（その２）である。

符号の説明

１…半導体チップ、２…実装基板、３，４１…バンプ、７，４２…バンプ接合部、８，４５…下層配線、９，４６…金属層

Claims (2)

1. 半導体チップを実装基板に実装する実装工程を有し、
   前記実装工程は、前記半導体チップ及び前記実装基板の２つの実装対象物のうち、一方の実装対象物にバンプを形成するバンプ形成工程と、他方の実装対象物を多層配線構造とし、かつ前記他方の実装対象物に下層配線に通じる凹状のバンプ接合部を形成するバンプ接合部形成工程とを含み、
   前記バンプ接合部形成工程は、
   前記他方の実装対象物のベースとなる基板上に第１の層間絶縁膜を形成した後、当該第１の層間絶縁膜上に第１の配線層を形成する工程と、
   前記第１の層間絶縁膜上に前記第１の配線層を覆う状態で第２の層間絶縁膜を形成した後、当該第２の層間絶縁膜に開口部を形成するとともに、当該第２の層間絶縁膜上に第２の配線層を形成する工程と、
   前記第２の層間絶縁膜上に前記第２の配線層を覆う状態で第３の層間絶縁膜を形成した後、当該第３の層間絶縁膜に孔開けして前記開口部を同軸上に延長させることにより、前記第１の配線層に通じる凹状のバンプ接合部を形成する工程とを有する
   半導体装置の製造方法。
2. 半導体チップを実装基板に実装する実装工程を有し、
   前記実装工程は、前記半導体チップ及び前記実装基板の２つの実装対象物のうち、一方の実装対象物にバンプを形成するバンプ形成工程と、他方の実装対象物を多層配線構造とし、かつ前記他方の実装対象物に下層配線に通じる凹状のバンプ接合部を形成するバンプ接合部形成工程とを含み、
   前記バンプ接合部形成工程は、
   前記他方の実装対象物のベースとなる基板の第１の層間絶縁膜上に第１の配線層を形成する工程と、
   前記第１の配線層を覆う第２の層間絶縁膜上に第２の配線層を形成する工程と、
   前記第２の配線層を覆うように第３の層間絶縁膜を形成した後、当該第３の層間絶縁膜上に第３の配線層を形成し、かつ前記第２の配線層の形成部位で前記第３の層間絶縁膜に開口部を形成する工程と、
   前記第３の配線層を覆うように第４の層間絶縁膜を形成した後、当該第４の層間絶縁膜上に第４の配線層を形成する工程と、
   前記第４の配線層を覆うように第５の層間絶縁膜を形成する工程と、
   前記第２の配線層の形成部位で前記第３の層間絶縁膜、前記第４の層間絶縁膜及び前記第５の層間絶縁膜を同軸上に貫通するように前記開口部を延長させることにより、前記第２の配線層に通じる凹状のバンプ接合部を形成する工程とを有する
   半導体装置の製造方法。

Images