TWI533233B - 電容式感測器結構、具電容式感測器之電路板結構以及電容式感測器之封裝結構 - Google Patents

電容式感測器結構、具電容式感測器之電路板結構以及電容式感測器之封裝結構 Download PDF

Info

Publication number
TWI533233B
TWI533233B TW104122620A TW104122620A TWI533233B TW I533233 B TWI533233 B TW I533233B TW 104122620 A TW104122620 A TW 104122620A TW 104122620 A TW104122620 A TW 104122620A TW I533233 B TWI533233 B TW I533233B
Authority
TW
Taiwan
Prior art keywords
substrate
wire
semiconductor wafer
fingerprint sensor
electrically connected
Prior art date
Application number
TW104122620A
Other languages
English (en)
Other versions
TW201702931A (zh
Inventor
張明忠
劉子維
Original Assignee
晨星半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 晨星半導體股份有限公司 filed Critical 晨星半導體股份有限公司
Priority to TW104122620A priority Critical patent/TWI533233B/zh
Application granted granted Critical
Publication of TWI533233B publication Critical patent/TWI533233B/zh
Priority to US15/193,585 priority patent/US9811709B2/en
Publication of TW201702931A publication Critical patent/TW201702931A/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1306—Sensors therefor non-optical, e.g. ultrasonic or capacitive sensing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Multimedia (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
  • Image Input (AREA)

Description

電容式感測器結構、具電容式感測器之電路板結構以及電容式感測器之封裝結構
本發明係爲一種電容式感測器結構、具電容式感測器之電路板結構以及電容式感測器之封裝結構，尤指應用於指紋辨識的電容式感測器結構、具電容式感測器之電路板結構以及電容式感測器之封裝結構。
隨著可攜式裝置的普及，例如人手一支的智慧型手機，許多重要資訊都被整合載入其中，尤其是行動支付的功能也即將被納入。因此，使用者對於可攜式裝置的存取安全性也就愈發重視。而利用使用者的生理特徵辨識來確認其真實身份的生物辨識(Biometrics)技術，便是一個逐漸被普遍應用的技術手段。目前生物辨識技術的種類包括臉部、虹膜辨識、靜脈辨識以及指紋辨識等，而指紋辨識則是目前最為廣泛，也是最容易以低成本實現的一項技術。由於人的指紋到成年後就幾乎不會改變，而且每個人的指紋又幾乎是獨一無二的，完全相同的機率幾乎是微乎其微，因此相當適合用來確認使用者的真實身份。
指紋感測器泛指一種能將指紋構造轉換成電子訊號的感測元件。一般指紋辨識技術中所使用的指紋感測器的解析度需要能達到可區別出指紋中相鄰兩條凸起紋(ridge)的能力，而兩條凸起紋(ridge)間距離約為300到500微米(μm)之間，凸起紋(ridge)與凹陷紋(valley)間的高低落差約為100到400微米之間。為能完成正確的辨識，指紋感測器所擷取的指紋影像通常需要1平方公分的面積以及約500dpi的解析度。
目前應用於指紋感測器的技術手段主要有光學式、電容式等，早期的指紋感測器的技術多為光學式，其利用的是光學掃描方式，使用感光元件（電荷耦合器件(CCD)或金氧半影像感測器（CMOS Image Sensor）來採集凸起紋及凹陷紋(valley)的灰階數位影像。但使用光學式指紋感測器來進行指紋辨識時，若手指上有輕微傷痕或塵埃，便會有辨別錯誤率較高的缺點。
至於電容式指紋感測器，其主要是由感應電路以及控制器電路組成，其中感應電路是感應電極形成的電容陣列，控制器電路則是用以驅動該感應電路而讀取其電容值變化。傳統的電容式指紋感測器之感應電路以及控制器電路均由同一矽晶片（chip）實現，該矽晶片表面再設置有絕緣層。當手指放在電容式指紋感測器上時，指紋的凸起紋及凹陷紋(valley)與感應電極間的距離不同，因而產生不同的感應電容。如上所述，指紋感測器所擷取的指紋影像通常需要1平方公分的面積，也就是說，實現傳統電容式指紋感應器之矽晶片也需要1平方公分的面積。但是電路晶片的成本很大部份是來自其半導體晶片的面積與用以完成控制器電路所需的多道光罩高階製程，因此傳統手段中用以完成指紋感測器的矽晶片（chip）將會造成過大的成本負擔。如何發展一種可以設置到可攜式裝置或穿戴式裝置上的電容式指紋感測器，實爲目前迫切需要解決之問題，如何改善此一問題，便為發展本案之主要目的。
本案之主要目的在於提供一種電容式感測器結構，可解決習知技術手段成本過高的缺失，並且可以廣泛應用於造型多變的穿戴式裝置或可攜式裝置，而且還可以維持相當好的設計彈性。
為達上述目的，本案係提供一種電容式感測器結構，其包含：一基板；一多層導線結構，設置於該基板中而構成一被動感應電路；以及一半導體晶片，其上完成有一控制器電路，該半導體晶片固設於該基板表面並與該多層導線結構完成電性連接。
根據上述構想，上述之電容式感測器結構，其中該基板的材料係為未經摻雜的本徵半導體材料、高純度氧化鋁精密陶瓷基板、封裝用的成型模材料、封裝用膠狀液體材料或是選自上述材料的堆疊。
根據上述構想，上述之電容式感測器結構，其中該多層導線結構係包含該被動感應電路中的複數條感應電極與該等感應電極間的介電材料，該多層導線結構是以一重新分佈層結構所完成，該半導體晶片上所完成之該控制器電路係為一指紋感測控制器電路。
根據上述構想，上述之電容式感測器結構，其中該半導體晶片以覆晶的方式，透過至少一接線墊結構來與該基板上的該多層導線結構完成電性接觸，該半導體晶片與該基板之間更填充有一底部填充黏著層，該基板上更設置有至少一內連線端子與一硬化金屬環。
根據上述構想，上述之電容式感測器結構，其中該半導體晶片以覆晶的方式，透過至少一接線墊結構來與該基板上的該多層導線結構完成電性接觸，該半導體晶片與該基板之間更填充有一底部填充黏著層，該基板上更設置有至少一直通基座穿孔來使該多層導線結構與該半導體晶片達成電性導通，並在該基板的上表面上方更設置有一保護層，該保護層係由陶瓷黏著材料及/或硬式塗層材料來完成。
根據上述構想，上述之電容式感測器結構，其中該基板上更設置有至少一直通基座穿孔來使該多層導線結構與該半導體晶片達成電性導通，該半導體晶片係以至少一打線來與該基板上的該直通矽晶穿孔完成電性接觸，並在該基板的上表面上方更設置有一保護層，該保護層係由陶瓷黏著材料及/或硬式塗層材料來完成。
本案之另一方面是提供一種具電容式感測器之電路板結構，其包含：一基板；一多層導線結構，設置於該基板中而構成一被動感應電路；一電路板，其包含有一第一表面、一第二表面以及至少一直通穿孔，該基板設置於該第一表面上；以及一半導體晶片，其上完成有一控制器電路，該半導體晶片固設於該電路板之第二表面上並透過該直通穿孔而與該多層導線結構完成電性連接。
根據上述構想，上述之具電容式感測器之電路板結構，其中該基板的材料係為未經摻雜的本徵半導體材料、高純度氧化鋁精密陶瓷基板、封裝用的成型模材料、封裝用膠狀液體材料或是選自上述材料的堆疊。
根據上述構想，上述之具電容式感測器之電路板結構，其中該多層導線結構係包含該感應電路中的複數條感應電極與該等感應電極間的介電材料，該多層導線結構是以一重新分佈層結構所完成，該半導體晶片上所完成之該控制器電路係為一指紋感測控制器電路。
根據上述構想，上述之具電容式感測器之電路板結構，其中該半導體晶片以覆晶的方式，透過至少一接線墊結構來與該電路板之該直通穿孔完成電性接觸，該半導體晶片與該電路板之間更填充有一底部填充黏著層。
根據上述構想，上述之具電容式感測器之電路板結構，其中該半導體晶片係以至少一第一打線來與該電路板上的該直通矽晶穿孔完成電性接觸，並以一保護結構來將該第一打線、該半導體晶片加以包覆。
根據上述構想，上述之具電容式感測器之電路板結構，其中設置於該基板中的該多層導線結構具有一外露打線區，其係利用一第二打線電性連接至該電路板的第一表面。
本案之再一方面係為一種電容式感測器之封裝結構，其包含：一基板；一多層導線結構，設置於該基板中而構成一被動感應電路；一有機基板，該基板設置於該表面上；以及一半導體晶片，其上完成有一控制器電路，該半導體晶片固設於該有機基板之表面上並與該多層導線結構完成電性連接。
根據上述構想，上述之電容式感測器之封裝結構，其中該有機基板具一第一表面與一第二表面，該基板設置於該第一表面上方，而該半導體晶片的一第三表面透過一線上薄膜固接於該基板，且該半導體晶片的一第四表面固接至該第一表面上，該基板中之該多層導線結構係透過至少一第一打線電性連接至該第一表面，而該半導體晶片之該第三表面係透過至少一第二打線電性連接至該第一表面。
根據上述構想，上述之電容式感測器之封裝結構，其中該有機基板具一第一表面與一第二表面，該基板設置於該第一表面上，而該半導體晶片以覆晶的方式，透過至少一接線墊結構來與該有機基板之該第二表面完成電性接觸，該基板中之該多層導線結構係透過至少一第一打線電性連接至該第一表面。
根據上述構想，上述之電容式感測器之封裝結構，其中該封裝基板為一可撓基板，具有一第一表面與一第二表面，該基板設置於該第一表面上，而該半導體晶片以覆晶的方式，透過至少一接線墊結構來與該有機基板之該第二表面完成電性接觸，該基板中之該多層導線結構係透過至少一第一打線電性連接至該第一表面。
根據上述構想，上述之電容式感測器之封裝結構，其中更包含一支撐用金屬板，設置在該半導體晶片之一側。
根據上述構想，上述之電容式感測器之封裝結構，其中該封裝基板為一可撓基板，具有一第一表面與一第二表面，該基板設置於該第一表面上，而該半導體晶片以覆晶的方式，透過至少一接線墊結構來與該有機基板之該第一表面完成電性接觸，該基板中之該多層導線結構係透過至少一第一打線電性連接至該第一表面。
可以實現本案特徵與優點的一些典型實施例將在後段的說明中詳細敍述。應理解的是本案能夠在不同的態樣上具有各種的變化，其皆不脫離本案的申請專利範圍，且其中的說明及圖式在本質上是當作說明之用，而非用以限制本案。
請參閱圖1a，其係本案爲了改善習知技術缺失所發展出來關於電容式指紋感測器1的第一實施例之構造示意圖，本實施例主要包含有一基板10，其材料可以是未經摻雜的本徵半導體材料，例如矽，氧化鋁(Al 2O 3)，也可以是封裝用的成型模材料(molding compound)或封裝用膠狀液體材料(liquid compound)，或是選自上述材料的組合本發明得以使用陶瓷材料、封裝用的成型模材料(molding compound)、封裝用膠狀液體材料(liquid compound)或是封裝绝缘樹脂材料、塗料、合成纖維等複合材料作為基板，可增加產品製作的彈性。
由於電容式指紋感測器1中的感應電路(sensing circuit)為由複數條感應電極與介電材料所交錯形成的電容陣列，係屬於線寬限制較為寬鬆的被動電路(passive circuit)。因此，本實施例係於該基板10上設置該多層導線結構11，形成電容式指紋感測器中感應電路(sensing circuit)之感應電極。而設置於該等感應電極間的介電材料100則可以利用該基板10之材料本身或是該材料的再加工成品，例如，介電材料100可以是上述本徵半導體材料、陶瓷材料、封裝用的成型模材料(molding compound)或封裝用膠狀液體材料(liquid compound)，也可以是將矽進行氧化後所得到的氧化矽材料，亦或是封裝绝缘樹脂材料、塗料、合成纖維等複合材料。由於此被動感應電路主要就是由導線構成，其中並不包括需要電源才能作動的主動電路，其製造成本較為低廉。
在一實施例中，多層導線結構11之製造可以的重新分佈層(ReDistribution Layer，簡稱RDL)製程作為主要技術手段。由於重新分佈層(RDL)製程通常僅需要三道光罩便可完成，也不需要在高硬體成本建置的大型晶圓廠才能進行製造，相較於完成控制器電路所需的多道光罩高階製程，其所需工時與複雜度可大幅下降，有利於產品成本的降低。在另一實施例中，多層導線結構11可以其他較低階之製程作為主要手段形成，不限於重新分佈層(RDL)製程。
有別於多層導線結構11使用較低階的重新分佈層(ReDistribution Layer，簡稱RDL)製程，屬於主動電路的電容式指紋感測器中的指紋感測控制器電路(controller circuit)則可使用多道光罩的高階製程，並形成於半導體晶片12上。而半導體晶片12則可以封裝至該基板10上，並透過半導體晶片12與基板10雙方所分別設置的接線墊結構19進行電性連接。在本實施例中，半導體晶片12以覆晶(Flip Chip)的方式與該基板10上的多層導線結構11完成電性連接，進而共同構成該電容式指紋感測器，而且半導體晶片12與基板10之間填充有底部填充黏著層(Under-fill)18來確保其可靠度。另外，基板10上還可形成有內連線端子(terminal for interconnection)101，多層導線結構11上可形成硬化金屬環(stiffener metal ring)102，其中內連線端子(terminal for interconnection)101用以與外部電路板(本圖未示出)電性連接，而硬化金屬環(stiffener metal ring)102則作為封裝支撐與接地傳導路徑(ground path)之用。在本例中，由於多層導線結構11設置於在基板10的上表面109之下方，所以可以直接利用基板10的上表面109來當作手指置放處。因此，此類可被稱為感應面朝上(Face Up)的類型，可以不需要另外的保護玻璃的設置，可有效地降低製造手續與成本。
如此一來，利用上述的製造技術與封裝結構便可完成一個電容式指紋感測器1，該電容式指紋感測器1因為利用線寬限制較為寬鬆的被動電路(passive circuit)完成設置於基板10上的多層導線結構11，所以所需工時與複雜度可大幅下降，而且上下疊構的方式還讓半導體晶片12與多層導線結構11間信號傳輸路徑可以有效縮短，有利於維持信號傳輸的品質。
再請參閱圖1b，其係本案爲了改善習知技術缺失所發展出來關於電容式指紋感測器2的第二實施例之構造示意圖，本實施例也是屬於感應面朝上(Face Up)的類型，同樣包含有基板20，該基板20之材料可以是未經摻雜的本徵半導體材料，例如矽，氧化鋁(Al 2O 3)，也可以是封裝用的成型模材料(molding compound)或封裝用膠狀液體材料(liquid compound)，或是選自上述材料的組合。
本實施例中的感應電路(sensing circuit)，也是由複數條感應電極與介電材料所交錯形成的電容陣列。本實施例之多層導線結構21設置於該基板20上，作為電容式指紋感測器中感應電路(sensing circuit)所需的感應電極。而設置於該等感應電極間的介電材料200同樣可以利用該基板20之材料本身或是該材料的再加工成品，例如，介電材料200可以是上述本徵半導體材料、陶瓷材料、封裝用的成型模材料(molding compound)或封裝用膠狀液體材料(liquid compound)，也可以是將矽進行氧化後所得到的氧化矽材料。
多層導線結構21也是以重新分佈層(ReDistribution Layer，簡稱RDL)製程為主要技術手段形成的多層導線結構，而本實施例之特點則是基板20中設有直通基座穿孔(Through-Bases Via，簡稱TBV)208來導通多層導線結構與半導體晶片22，並在多層導線結構的上方另外設置有一保護層27，而該保護層27係由陶瓷黏著材料(Ceramic adhesive material)及/或硬式塗層材料(hard coating material)來完成，用以防止手指對下方電極可能產生的損壞。
至於接線墊結構29、底部填充黏著層(Under-fill)28與內連線端子(terminal for interconnection)201之設置與描述皆與第一實施例相同，故不再予以贅述，至於硬化金屬環(stiffener metal ring)則可因為保護層27的設置而予以省略。如此一來，第二實施例之電容式指紋感測器2同樣可降低所需工時與複雜度，而且半導體晶片22與多層導線結構21間信號傳輸路徑同樣可以縮短到有利於維持信號傳輸的品質。
至於圖1c所示之第三實施例，與第二實施例間的差異則是從原本覆晶(Flip Chip)的方式，改成以打線(wire)39將半導體晶片32與基板20上的直通基座穿孔(Through-Bases Via，簡稱TBV)208電性連接，進而與多層導線結構21一起構成電容式指紋感測器3。並以成型模材料(molding compound)或封裝用膠狀液體材料(liquid compound)所形成的保護結構37包覆半導體晶片32與打線(wire)39。半導體晶片32與基板20間的連接材料則可以是單純的絕緣黏著層33。至於其他構造則與前一個實施例大致相同，故不再贅述。另外，上述保護層27表面上可以透過印刷等方式來進行的圖案點綴,只需以非導體之絕緣漆原料來進行即可，在不影響電容式指紋辨識的條件下，可以提供設計者發揮的空間。
再請參見圖2a，其係將本案技術手段應用到具有電容式指紋感測器的電路板組裝的第四實施例構造示意圖，基本上，保護層47、基板40與多層導線結構41的組合與第一實施例及第二實施例的構造係屬於同一概念，但是為了設置在電路板45的第一表面451上，本實施例改變如下，設置於基板40上的多層導線結構41係具有外露打線區411，並透過打線412而電性連接至電路板45上的信號線(圖未示出)而外接至外部電路(圖未示出)。半導體晶片42封裝至電路板45的第二表面452上，並透過半導體晶片42與電路板45雙方分別設置的接線墊結構49電性連接。在本實施例中，半導體晶片42以覆晶(Flip Chip)的方式與該電路板45上的信號線(圖未示出)電性連接，而且半導體晶片42與電路板45之間填充有底部填充黏著層(Under-fill)48來確保其可靠度。另外，電路板45中設有直通基座穿孔(Through-Bases Via，簡稱TBV)458用以導通兩個表面上的多層導線結構與半導體晶片42。如此將可以把電容式指紋感測器與電路板整合在一模組中，而電路板可以是硬式電路板(PCB)、軟式電路板(FPC)或是軟硬結合電路板(RFPC)。
再請參見圖2b，其係將本案技術手段應用到具有電容式指紋感測器的電路板組裝的第五實施例構造示意圖。設置於基板40上的多層導線結構41仍具有外露打線區411，並透過打線412而電性連接至電路板45的第一表面451上的信號線(圖未示出)而外接至外部電路(圖未示出)。其與第四實施例構造不同處主要在於以成型模材料(molding compound)或封裝用膠狀液體材料(liquid compound)所形成的保護結構57一次完整包覆打線412、半導體晶片52與打線(wire)59，僅露出手指按壓處。而半導體晶片52則可以是以覆晶(Flip Chip)的方式或是正面接合並以打線(wire)59來電性連接半導體晶片52與電路板45中之直通基座穿孔(Through-Bases Via，簡稱TBV)458，透過直通基座穿孔(Through-Bases Via，簡稱TBV)458再電性連接電路板45第一表面451上的信號線（圖未示出）以及多層導線結構41。而半導體晶片52與電路板45間的絕緣黏著層53可以視採用覆晶(Flip Chip)或是正面接合之方式選用不同的材料。至於其他構造則與前一個實施例大致相同，故不再贅述。保護結構57上還可完成有硬化金屬環(stiffener metal ring)502，主要是用來作為封裝支撐與接地傳導路徑(ground path)之用。
再請參見圖3a，其係將本案技術手段所完成的電容式指紋感測器應用到有機基板進行封裝的第六實施例構造示意圖，基本上，保護層47、基板40以及多層導線結構（本圖未示出）的組合與第一實施例及第二實施例的構造係屬於同一概念，而半導體晶片62的下表面與有機基板所完成的雙面薄基板65的上表面651間的連接材料可以是單純的絕緣黏著層63，而半導體晶片62的上表面與基板40則是透過線上薄膜(Film Over Wire，簡稱FOW)66來進行接合，而打線621部份被線上薄膜66包覆但最後從線上薄膜66穿出而電性接觸有機基板所完成的雙面薄基板65之上表面651的導線（本圖未示出）。另外，多層導線結構表面未被保護層47覆蓋的打線區409也是透過打線408電性接觸至有機基板所完成的雙面薄基板65上的導線（本圖未示出），而且可以使用成型模材料(molding compound)或封裝用膠狀液體材料(liquid compound)所形成的保護結構67包覆打線408、621以及打線區409及有機基板所完成的雙面薄基板65的表面，僅露出保護層47以供手指按壓。至於有機基板所完成的雙面薄基板65的底部則完成有內連線端子(terminal for interconnection)601。保護層47可以是額外利用陶瓷接著劑(Ceramic adhesive)所完成的硬鍍層(hard coating)，當然也可以是完成上述的保護結構67時，利用同一材料來一起完成。
再請參見圖3b，其係將本案技術手段所完成的電容式指紋感測器應用到有機基板進行封裝的第七實施例構造示意圖，基本上，其與第六實施例的差異點在於半導體晶片72係以覆晶的方式，透過雙方所分別設置的接線墊結構79來與有機基板所完成的雙面薄基板65的下表面652間完成電性連接，並與基板40透過有機基板所完成的雙面薄基板65上的導通透孔（本圖未示出）完成電性連接。而且半導體晶片72與有機基板所完成的雙面薄基板65的下表面652之間填充有底部填充黏著層(Under-fill)78來確保其可靠度，至於其它部份則大同小異，故不再贅述。同樣地，此例中的保護層47可以是額外利用陶瓷接著劑(Ceramic adhesive)所完成的硬鍍層(hard coating)，當然也可以是完成上述的保護結構67時，利用同一材料來一起完成。
再請參見圖3c，其係將本案技術手段所完成的電容式指紋感測器應用到有機基板進行封裝的第八實施例構造示意圖，基本上，其與第七實施例的差異點在於將基板40、與多層導線結構的外型構造稍微進行修改，本例中的基板80(作為前述基板40與多層導線結構之總稱)則是利用蝕刻技術來形成面積較大但厚度較小的打線區809，其餘部份則與第七實施例相同，故不再贅述。其中保護層47可以是額外利用陶瓷接著劑(Ceramic adhesive)所完成的硬鍍層(hard coating)，當然也可以是完成上述的保護結構67時，利用同一材料來一起完成。
再請參見圖3d，其係將本案技術手段所完成的電容式指紋感測器應用到有機基板進行封裝的第九實施例構造示意圖，基本上，其與第七實施例的構造很接近，主要的差異點在於改用直通矽晶穿孔(Through-Silicon Via，簡稱TSV)810與銅柱結構811來取代原本的打線408，用以完成基板40上的多層導線結構(本圖未示出)與有機基板所完成的雙面薄基板65間的電性連接。而且有機基板所完成的雙面薄基板65可以是低價的雙層板，至於其它部份則與圖3b大同小異，故不再贅述。而原本圖3b中的保護層47則是改用與上述的保護結構67的同一材料來完成。
再請參見圖3e，其係將本案技術手段所完成的電容式指紋感測器應用到雙面薄基板進行封裝的第十實施例構造示意圖，基本上，其與第九實施例的構造很接近，主要的差異點在於導入硬化金屬環(stiffener metal ring)82以及底部填充黏著層(Under-fill)83。另外，也是使用陶瓷接著劑(Ceramic adhesive)所完成的硬鍍層(hard coating)來做為保護層47，至於有機基板所完成的雙面薄基板65可以利用有機保焊劑(Organic Solderability Preservatives，簡稱OSP)雙面基板來完成。
再請參見圖3f，其係將本案技術手段所完成的電容式指紋感測器應用到雙面薄基板進行封裝的第十一實施例構造示意圖，其與第十實施例的主要差異點在於將直通矽晶穿孔(Through-Silicon Via，簡稱TSV)810與銅柱結構811改成直通模穿孔(Through Mold Via，簡稱TMV)840與預焊 (Pre-Solder)結構841。直通模穿孔(Through Mold Via，簡稱TMV)840將穿過以成型模材料(molding compound)或封裝用膠狀液體材料(liquid compound)所形成的保護結構67。而且保護結構67與有機基板所完成的雙面薄基板65之間則利用黏膠層842來確保其接合的可靠度，至於其它部份則大同小異，故不再贅述。同樣地，此例中的保護層47可以是額外利用陶瓷接著劑(Ceramic adhesive)所完成的硬鍍層(hard coating)，當然也可以是完成上述的保護結構67時，利用同一材料來一起完成，至於有機基板所完成的雙面薄基板65可以利用有機保焊劑(Organic Solderability Preservatives，簡稱OSP)雙面基板來完成。
再請參見圖3g，其係將本案技術手段所完成的電容式指紋感測器應用到雙面薄基板進行封裝的第十二實施例構造示意圖，基本上，其與第九實施例的構造很接近，主要的差異點在於基板40以及多層導線結構改以面朝下(face down)的方式進行構裝，其只需利用銅柱結構811來與有機基板所完成的雙面薄基板65完成電性連接，至於其它部份則大同小異，故不再贅述。同樣地，此例中的保護結構67時，是利用成型模材料(molding compound)或封裝用膠狀液體材料(liquid compound)來形成，至於有機基板所完成的雙面薄基板65可以利用有機保焊劑(Organic Solderability Preservatives，簡稱OSP)雙面基板來完成。
再請參見圖3h，其係將本案技術手段所完成的電容式指紋感測器應用到雙面薄基板進行封裝的第十三實施例構造示意圖，基本上，其與第十實施例的構造很接近，同樣具有硬化金屬環(stiffener metal ring)82以及底部填充黏著層(Under-fill)83。而主要的差異點在於基板40以及多層導線結構改以面朝下(face down)的方式進行構裝，其只需利用銅柱結構811來與有機基板所完成的雙面薄基板65完成電性連接，至於其它部份則大同小異，故不再贅述。同樣地，此例中的保護層47可以是額外利用陶瓷接著劑(Ceramic adhesive)所完成的硬鍍層(hard coating)，當然也可以是完成上述的保護結構67時，利用同一材料來一起完成，至於有機基板所完成的雙面薄基板65可以利用有機保焊劑(Organic Solderability Preservatives，簡稱OSP)雙面基板來完成。
再請參見圖3i，其係將本案技術手段所完成的電容式指紋感測器應用到雙面薄基板進行封裝的第十四實施例構造示意圖，基本上，其與第十一實施例的構造很接近，同樣具有以成型模材料(molding compound)或封裝用膠狀液體材料(liquid compound)所形成的保護結構67，主要的差異點在於將基板40以及多層導線結構改以面朝下(face down)的方式進行構裝，其只需利用銅柱結構811來與有機基板所完成的雙面薄基板65完成電性連接，至於其它部份則大同小異，故不再贅述。至於有機基板所完成的雙面薄基板65可以利用有機保焊劑(Organic Solderability Preservatives，簡稱OSP)雙面基板來完成。
再請參見圖3j，其係將本案技術手段所完成的電容式指紋感測器應用到雙面薄基板進行封裝的第十五實施例構造示意圖，基本上，其與第九實施例的構造很接近，主要的差異點在於將有機基板所完成的有機基板所完成的雙面薄基板65改以雙面軟性電路板(COF或RFPC)850等可撓基板來完成，以及在半導體晶片72下方設有支撐用金屬板851。至於其它部份則與圖3d大同小異，故不再贅述。
再請參見圖3k，其係將本案技術手段所完成的電容式指紋感測器應用到雙面薄基板進行封裝的第十六實施例構造示意圖，基本上，其與第十五實施例的構造很接近，同樣以基板40以及多層導線結構面朝下(face down)的方式，利用銅柱結構811來與有機基板所完成的雙面薄基板65電性連接，不同處在於基板40與半導體晶片72都設在雙面軟性電路板850的同一側。至於其它部份則大同小異，故不再贅述。
再請參見圖3l，其係將本案技術手段所完成的電容式指紋感測器應用到雙面薄基板進行封裝的第十七實施例構造示意圖，基本上，其與第十六實施例的構造很接近，同樣將基板40以及多層導線結構與半導體晶片72都設在雙面軟性電路板850的同一側。主要的差異點在於將以陶瓷接著劑(Ceramic adhesive)為材料的硬鍍層(hard coating) 改用背面保護層(back side protection layer)86來取代。
至於圖4a、圖4b、圖4c及圖4d則分別表示出在基板上以重新分佈層(RDL)製程所完成的多層導線結構的構造示意圖，其中圖4a中係於矽基材90(基板40)上形成氧化矽層之絕緣層91以及銅層92，然後在銅層92上設置有絕緣護層材料93，然後在絕緣護層材料93上面與中間的銅層92分別形成第一組電極931與第二組電極932，如此將可以製作出上述各實施例中多層導線結構所完成的感應電路，至於打線94可以與銅層92達成電性接觸，而打線99可以與第一組電極981達成電性接觸。當然，多層導線結構的上方可以再覆蓋如前所述之保護層27，但在此圖未示出。
圖4b係為圖4a之上視示意圖，其中可以看出銅層92被定義成多條獨立的導線921，每條導線921與同一列的第二組電極932完成電性導通，而打線99與打線94則分別可以透過圖中外露的接線墊9310、9320來與第一組電極981與第二組電極982達成電性接觸。當然，接線墊9310、9320也可以透過直通基座穿孔(Through-Bases Via，簡稱TBV)改設於矽基材90的另一面，用以滿足各種封裝需求的彈性。
圖4c則分別表示出在基板上完成多層導線結構的另一構造示意圖，其中係於基材95(基板40)上表面951以間距50微米來交錯形成第一組電極961與第二組電極962，第一組電極961與第二組電極962可利用絕緣層963予以隔開，而透過穿過基材95的導通孔950，便可將第一組電極961與第二組電極962與基材95下表面952上的半導體晶片97達成電性連接。
圖4d則表示出在基板上完成多層導線結構的再一構造示意圖，其中係於基材95(基板40)上表面951以間距50微米來交錯形成第一組電極981與第二組電極982，第一組電極981與第二組電極982可利用絕緣結構983予以隔開，至於打線99可以與第一組電極981或第二組電極982電性連接。
為了能應用到其它的裝置上。基板也可以是可撓的基板，例如可撓式薄基板(thin substrate)、軟性電路板(Flexible Printed Circuit board, 簡稱FPC)或是由可撓玻璃基材製成之基板，如此將可廣泛應用到穿戴式裝置上。
綜上所述，本案可解決習知技術手段成本過高的缺失，並且可以廣泛應用於造型多變的穿戴式裝置或可攜式裝置，而且還可以維持相當好的設計彈性。另外，本案得由熟知此技術之人士任施匠思而爲諸般修飾，然皆不脫如附申請專利範圍所欲保護者。
1、2、3‧‧‧電容式指紋感測器
10‧‧‧基板
11‧‧‧多層導線結構
12‧‧‧半導體晶片
18‧‧‧底部填充黏著層
19‧‧‧接線墊結構
20‧‧‧基板
21‧‧‧多層導線結構
22‧‧‧半導體晶片
27‧‧‧保護層
28‧‧‧底部填充黏著層
29‧‧‧接線墊結構
32‧‧‧半導體晶片
33‧‧‧絕緣黏著層
37‧‧‧保護結構
39‧‧‧打線
40‧‧‧基板
41‧‧‧多層導線結構
42‧‧‧半導體晶片
45‧‧‧電路板
47‧‧‧保護層
48‧‧‧底部填充黏著層
49‧‧‧接線墊結構
52‧‧‧半導體晶片
53‧‧‧絕緣黏著層
57‧‧‧保護結構
59‧‧‧打線
62‧‧‧半導體晶片
63‧‧‧絕緣黏著層
65‧‧‧有機基板所完成的雙面薄基板
66‧‧‧線上薄膜
67‧‧‧保護結構
72‧‧‧半導體晶片
78‧‧‧底部填充黏著層
79‧‧‧接線墊結構
80‧‧‧基板
82‧‧‧硬化金屬環
83‧‧‧底部填充黏著層
86‧‧‧背面保護層
90‧‧‧矽基材
91‧‧‧絕緣層
92‧‧‧銅層
93‧‧‧絕緣護層材料
94‧‧‧打線
95‧‧‧基材
97‧‧‧半導體晶片
99‧‧‧打線
100‧‧‧介電材料
101‧‧‧內連線端子
102‧‧‧硬化金屬環
109‧‧‧上表面
200‧‧‧介電材料
201‧‧‧內連線端子
208‧‧‧直通基座穿孔
408‧‧‧打線
409‧‧‧打線區
411‧‧‧外露打線區
412‧‧‧打線
451‧‧‧第一表面
452‧‧‧第二表面
458‧‧‧直通基座穿孔
502‧‧‧硬化金屬環
601‧‧‧內連線端子
621‧‧‧打線
651‧‧‧上表面
652‧‧‧下表面
809‧‧‧打線區
810‧‧‧直通矽晶穿孔
811‧‧‧銅柱結構
840‧‧‧直通模穿孔
841‧‧‧預焊結構
842‧‧‧黏膠層
850‧‧‧雙面軟性電路板
851‧‧‧金屬板
921‧‧‧導線
931‧‧‧第一組電極
932‧‧‧第二組電極
950‧‧‧導通孔
951‧‧‧上表面
952‧‧‧下表面
961‧‧‧第一組電極
962‧‧‧第二組電極
963‧‧‧絕緣層
981‧‧‧第一組電極
982‧‧‧第二組電極
983‧‧‧絕緣結構
9310、9320‧‧‧接線墊
圖1a，其係本案爲了改善習知技術缺失所發展出來關於電容式指紋感測器的第一實施例之構造示意圖。 圖1b，其係本案所發展出來關於電容式指紋感測器的第二實施例之構造示意圖。 圖1c，其係本案所發展出來關於電容式指紋感測器的第三實施例之構造示意圖。 圖2a，其係本案所發展出來關於具電容式感測器之電路板結構的第四實施例之構造示意圖。 圖2b，其係本案所發展出來關於具電容式感測器之電路板結構的第五實施例之構造示意圖。 圖3a，其係本案所發展出來關於電容式感測器之封裝結構的第六實施例示意圖。 圖3b，其係本案所發展出來關於電容式感測器之封裝結構的第七實施例示意圖。 圖3c，其係本案所發展出來關於電容式感測器之封裝結構的第八實施例示意圖。 圖3d，其係本案所發展出來關於電容式感測器之封裝結構的第九實施例示意圖。 圖3e，其係本案所發展出來關於電容式感測器之封裝結構的第十實施例示意圖。 圖3f，其係本案所發展出來關於電容式感測器之封裝結構的第十一實施例示意圖。 圖3g，其係本案所發展出來關於電容式感測器之封裝結構的第十二實施例示意圖。 圖3h，其係本案所發展出來關於電容式感測器之封裝結構的第十三實施例示意圖。 圖3i，其係本案所發展出來關於電容式感測器之封裝結構的第十四實施例示意圖。 圖3j，其係本案所發展出來關於電容式感測器之封裝結構的第十五實施例示意圖。 圖3k，其係本案所發展出來關於電容式感測器之封裝結構的第十六實施例示意圖。 圖3l，其係本案所發展出來關於電容式感測器之封裝結構的第十七實施例示意圖。 圖4a，其係本案所發展出來多層導線結構的構造示意圖。 圖4b係為本案所發展出來多層導線結構的上視示意圖。 圖4c，其係本案所發展出來多層導線結構的再一構造示意圖。 圖4d，其係本案所發展出來多層導線結構的又一構造示意圖。
1‧‧‧電容式指紋感測器
10‧‧‧基板
11‧‧‧多層導線結構
12‧‧‧半導體晶片
18‧‧‧底部填充黏著層
19‧‧‧接線墊結構
100‧‧‧介電材料
101‧‧‧內連線端子
102‧‧‧硬化金屬環
109‧‧‧上表面

Claims (17)

  1. 一種電容式指紋感測器結構，其包含： 一基板； 一多層導線結構，設置於該基板上，包含複數條感應電極而構成一被動感應電路；以及 一半導體晶片，固設於該基板表面並與該多層導線結構電性連接； 其中該多層導線結構是以一重新分佈製程形成。
  2. 如申請專利範圍第1項所述之電容式指紋感測器結構，其中該多層導線結構的材料包含未經摻雜的本徵半導體材料、高純度氧化鋁精密陶瓷基板、封裝用的成型模材料、封裝用膠狀液體材料至少之一。
  3. 如申請專利範圍第1項所述之電容式指紋感測器結構，其中該半導體晶片以覆晶的方式，透過至少一接線墊結構與該基板上的該多層導線結構電性連接。
  4. 如申請專利範圍第3項所述之電容式指紋感測器結構，其中該基板上更設置有至少一內連線端子，一硬化金屬環更形成於該多層導線結構上。
  5. 如申請專利範圍第3項所述之電容式指紋感測器結構，其中該基板上更設置有至少一直通基座穿孔以電性導通該多層導線結構與該半導體晶片，該基板的上表面上方更設置有一保護層，該保護層係由陶瓷黏著材料及硬式塗層材料其中之一構成。
  6. 如申請專利範圍第1項所述之電容式指紋感測器結構，其中該基板上更設置有至少一直通基座穿孔，該半導體晶片係以至少一打線與該基板上的該直通基座穿孔電性連接，並在該多層導線結構的上表面上方更設置有一保護層，該保護層係由陶瓷黏著材料及硬式塗層材料其中之一構成。
  7. 一種電容式指紋感測器結構，其包含： 一基板； 一多層導線結構，設置於該基板上，包含複數條感應電極而構成一被動感應電路； 一電路板，其包含有一第一表面、一第二表面以及至少一直通穿孔，該基板設置於該第一表面上；以及 一半導體晶片，固設於該電路板之第二表面上並透過該直通穿孔而與該多層導線結構電性連接； 其中該多層導線結構是以一重新分佈製程形成。
  8. 如申請專利範圍第7項所述之電容式指紋感測器結構，其中該多層導線結構的材料包含未經摻雜的本徵半導體材料、氧化鋁、封裝用的成型模材料、封裝用膠狀液體材料至少之一。
  9. 如申請專利範圍第7項所述之電容式指紋感測器結構，其中該半導體晶片以覆晶的方式，透過至少一接線墊結構與該電路板之該直通穿孔電性連接，該半導體晶片與該電路板之間更填充有一底部填充黏著層。
  10. 如申請專利範圍第7項所述之具電容式感測器之電路板結構，其中該半導體晶片係以至少一第一打線與該電路板上的該直通矽晶穿孔電性連接，並以一保護結構包覆該第一打線以及該半導體晶片。
  11. 如申請專利範圍第7項所述之電容式指紋感測器結構，其中該多層導線結構具有一外露打線區，其係利用一第二打線電性連接該電路板的第一表面。
  12. 一種電容式指紋感測器結構，其包含： 一封裝基板； 一基板，設於該封裝基板上方； 一多層導線結構，設置於該基板上而構成一被動感應電路； 一保護結構，設於封裝基板上方，至少包覆該基板與該多層導線結構之一部分；以及 一半導體晶片，固設於該封裝基板之一表面上並與該多層導線結構電性連接； 其中該多層導線結構是以一重新分佈製程形成。
  13. 如申請專利範圍第12項所述之電容式指紋感測器結構，其中該封裝基板為一有機基板，具一第一表面與一第二表面，該基板設置於該第一表面上方，而該半導體晶片的一第三表面透過一線上薄膜固接於該基板，且該半導體晶片的一第四表面固接至該第一表面上，該多層導線結構係透過至少一第一打線電性連接至該第一表面，而該半導體晶片之該第三表面係透過至少一第二打線電性連接至該第一表面。
  14. 如申請專利範圍第12項所述之電容式指紋感測器結構，其中該封裝基板為一有機基板，具一第一表面與一第二表面，該基板設置於該第一表面上，而該半導體晶片以覆晶的方式，透過至少一接線墊結構與該有機基板之該第二表面電性連接，該多層導線結構係透過至少一第一打線電性連接至該第一表面。
  15. 如申請專利範圍第12項所述之電容式指紋感測器結構，其中該封裝基板為一可撓基板，具有一第一表面與一第二表面，該基板設置於該第一表面上，而該半導體晶片以覆晶的方式，透過至少一接線墊結構與該有機基板之該第二表面電性連接，該多層導線結構係透過至少一第一打線電性連接至該第一表面。
  16. 如申請專利範圍第15項所述之電容式指紋感測器結構，其中更包含一支撐用金屬板，設置於該半導體晶片之一側。
  17. 如申請專利範圍第12項所述之電容式指紋感測器結構，其中該封裝基板為一可撓基板，具有一第一表面與一第二表面，該基板設置於該第一表面上，而該半導體晶片以覆晶的方式，透過至少一接線墊結構來與該有機基板之該第一表面完成電性接觸，該多層導線結構係透過至少一第一打線電性連接至該第一表面。
TW104122620A 2015-07-13 2015-07-13 電容式感測器結構、具電容式感測器之電路板結構以及電容式感測器之封裝結構 TWI533233B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW104122620A TWI533233B (zh) 2015-07-13 2015-07-13 電容式感測器結構、具電容式感測器之電路板結構以及電容式感測器之封裝結構
US15/193,585 US9811709B2 (en) 2015-07-13 2016-06-27 Capacitor sensor structure, circuit board structure with capacitor sensor, and package structure of capacitive sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104122620A TWI533233B (zh) 2015-07-13 2015-07-13 電容式感測器結構、具電容式感測器之電路板結構以及電容式感測器之封裝結構

Publications (2)

Publication Number Publication Date
TWI533233B true TWI533233B (zh) 2016-05-11
TW201702931A TW201702931A (zh) 2017-01-16

Family

ID=56509268

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104122620A TWI533233B (zh) 2015-07-13 2015-07-13 電容式感測器結構、具電容式感測器之電路板結構以及電容式感測器之封裝結構

Country Status (2)

Country Link
US (1) US9811709B2 (zh)
TW (1) TWI533233B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI575437B (zh) * 2016-08-04 2017-03-21 Wu-Xu Lin Capacitive fingerprint induction module

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI705538B (zh) * 2018-06-29 2020-09-21 同欣電子工業股份有限公司 指紋感測封裝模組的製法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8149001B2 (en) 2008-08-15 2012-04-03 Standard Microsystems Corporation Low cost fingerprint sensor system
JP5765174B2 (ja) * 2011-09-30 2015-08-19 富士通株式会社 電子装置
KR101419600B1 (ko) * 2012-11-20 2014-07-17 앰코 테크놀로지 코리아 주식회사 지문인식센서 패키지 및 그 제조 방법
CN103793688B (zh) * 2014-01-23 2017-04-19 深圳市汇顶科技股份有限公司 生物特征识别装置和电子设备
US9281339B1 (en) * 2014-09-17 2016-03-08 Sunasic Technologies, Inc. Method for mounting chip on printed circuit board
TWI582677B (zh) * 2014-12-15 2017-05-11 精材科技股份有限公司 晶片封裝體及其製造方法
TWM503617U (zh) 2015-03-25 2015-06-21 Superc Touch Coporation 滑擦式生物辨識裝置
TWM519281U (zh) * 2015-12-28 2016-03-21 Metrics Technology Co Ltd J 指紋辨識裝置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI575437B (zh) * 2016-08-04 2017-03-21 Wu-Xu Lin Capacitive fingerprint induction module

Also Published As

Publication number Publication date
TW201702931A (zh) 2017-01-16
US20170017823A1 (en) 2017-01-19
US9811709B2 (en) 2017-11-07

Similar Documents

Publication Publication Date Title
CN108229340B (zh) 指纹感测模块及其制造方法、智能卡及其制造方法
US9978673B2 (en) Package structure and method for fabricating the same
US20210150175A1 (en) Fingerprint sensing module and method for manufacturing the fingerprint sensing module
TW201445699A (zh) 發散式感測裝置及其製造方法
WO2018133768A1 (zh) 一种指纹识别芯片的封装结构以及封装方法
CN106033753B (zh) 封装模块及其基板结构
US11455816B2 (en) Fingerprint sensor module comprising a fingerprint sensor device and a substrate connected to the sensor device
TWI533233B (zh) 電容式感測器結構、具電容式感測器之電路板結構以及電容式感測器之封裝結構
TWI767835B (zh) 智慧卡指紋辨識模組封裝結構及其製造方法
CN106356348A (zh) 电容式传感器结构、具电容式传感器的电路板结构以及电容式传感器的封装结构
CN108573200B (zh) 封装结构及其制法
US10734435B2 (en) Image capturing module and manufacturing method thereof
US11404361B2 (en) Method for fabricating package structure having encapsulate sensing chip
CN107170721B (zh) 指纹识别芯片的封装结构及封装方法
TWI615928B (zh) 封裝結構及其製法
CN209843707U (zh) 扇出型指纹识别芯片的封装结构
US20180300524A1 (en) Image capturing module and manufacturing method thereof
TWI653728B (zh) 指紋辨識晶片的封裝結構及其製造方法
TW201636605A (zh) 複合基板感測裝置及其製造方法
TWI696280B (zh) 光學式影像辨識裝置及其製作方法
JP7197448B2 (ja) 電子装置
WO2023230867A1 (zh) 超声指纹识别装置和电子设备
US20240161534A1 (en) Fingerprint sensor module and method for manufacturing a fingerprint sensor module
US20180301588A1 (en) Image capturing module and manufacturing method thereof
TW201205686A (en) Electronic device and fabrication method thereof

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees