JPH03203326A - ドライエッチング方法 - Google Patents

ドライエッチング方法

Info

Publication number
JPH03203326A
JPH03203326A JP34300489A JP34300489A JPH03203326A JP H03203326 A JPH03203326 A JP H03203326A JP 34300489 A JP34300489 A JP 34300489A JP 34300489 A JP34300489 A JP 34300489A JP H03203326 A JPH03203326 A JP H03203326A
Authority
JP
Japan
Prior art keywords
etching
etched
conditions
shape
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP34300489A
Other languages
English (en)
Inventor
Akira Ishibashi
晃 石橋
Sachiyo Nitta
新田 幸代
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP34300489A priority Critical patent/JPH03203326A/ja
Publication of JPH03203326A publication Critical patent/JPH03203326A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ドライエツチング方法に関し、例えば半導体
デバイスの製造に適用して好適なものである。
[発明の概要] 本発明は、ドライエツチング方法において、被エツチン
グ基板へのエツチングガス粒子の垂直入射が可能なエツ
チング条件を3水準以上の複数水準設定し、複数水準の
エツチング条件で被エツチング基板を順次エツチングす
るようにすることによって、深さ方向のエツチング形状
を制御することができるようにしたものである。
本発明は、ドライエツチング方法において、被エツチン
グ基板へのエツチングガス粒子の垂直入射が可能なエツ
チング条件を2水準設定し、被エツチング基板を第1水
準のエツチング条件で異方性エツチングした後に第2水
準のエツチング条件で等方性エツチングするようにする
ことによって、異方性エツチングで得られたエツチング
形状を損なうことなくその後に等方性エツチングを行う
ことができるようにしたものである。
〔従来の技術] 半導体エツチング技術としては、ウェットエツチングと
ドライエツチングとがある。そして、これらのウェット
エツチング及びドライエツチングにより、丸い形状、直
角な形状、順メサ形状、逆メサ形状などが得られている
なお、特開昭56−90525号公報には、等方性エツ
チングを行った後に異方性エツチングを行うエツチング
方法が開示されている。また、特開昭60−15462
2号公報には、エツチングとこのエツチングにより形成
された溝の側面へのサイドウオールの形成とを繰り返し
行うことにより、溝幅の増大を防止しつつ深い溝を形成
するエツチング技術が開示されている。さらに、特開昭
62−118565号公報には、p型半導体基板中にn
゛型埋込み層を形成し、この埋め込み層を横切るように
所定深さまで異方性エツチングを行うことにより溝を形
成した後、この溝の両便面に露出したn゛型埋込み層を
p型半導体基板とのエツチング速度の差を利用して選択
的にエツチング除去することにより、深さ方向の途中に
幅の広い部分を有する溝を形成する技術が開示されてい
る。
〔発明が解決しようとする課題〕
従来の半導体エツチング技術により丸い形状、直角な形
状、順メサ形状、逆メサ形状などが得られるのは上述の
通りであるが、ウェットエツチングであるとドライエツ
チングであるとを問わず、寸法は別としてエツチング形
状は深さ方向に同一であり、深さ方向のエツチング形状
を制御していたとは言い難かった。
また、上記特開昭56−90525号公報に開示されて
いるように等方性エツチングを行った後に異方性エツチ
ングを行うことにより上部が丸く下部が直角なエツチン
グ形状を得ることは可能であるが、従来の半導体エツチ
ング技術では、異方性エツチングを行った後に等方性エ
ツチングを行うことにより上部が直角で下部が丸いエツ
チング形状を得ることは困難である。それは、異方性エ
ツチングを行った後に等方性エツチングを行うと、異方
性エツチングで得られた直角な形状が等方性エツチング
で損なわれてしまうからである。
従って本発明の目的は、深さ方向のエツチング形状を制
御することができるドライエツチング方法を提供するこ
とにある。
本発明の他の目的は、異方性エツチングで得られたエツ
チング形状を損なうことなくその後に等方性エツチング
を行うことができるドライエツチング方法を提供するこ
とにある。
〔課題を解決するための手段〕
本発明者は、深さ方向のエツチング形状の制御方法を見
い出すべく、種々実験を行った結果、被エツチング基板
へのエツチングガス粒子の垂直入射が可能な複数水準の
エツチング条件(工・ンチングガス圧力、電力など)で
反烏性イオンエツチング(RI E)を順次行った場合
に、各水準のエツチング条件で得られるエツチング形状
が深さ方向に線形に重ね合わせられたエツチング形状が
得られることを見い出した。そこで、このエツチング形
状における重ね合わせについて詳細に説明する。
本発明者の知見によれば、被エツチング基板へのエツチ
ングガス粒子の垂直入射が可能なエツチング条件でRI
Hによるエツチングを行うことにより、第2図に示すよ
うな直角なエツチング形状または第3図に示すような丸
いエツチング形状を得ることができる。ここで、第2図
に示す直角なエツチング形状は異方性エツチングの条件
で得られ、第3図に示す丸いエツチング形状は等方性エ
ツチングの条件で得られる。第4図及び第5図は実際に
被エツチング基板へのエツチングガス粒子の垂直入射が
可能なエツチング条件でRIEによるエツチングを行っ
た場合に得られたエツチング形状の例を示し、それぞれ
第2図及び第3図に対応するものである。ここで、この
エツチングにおいては、第4図の場合も第5図の場合も
エツチングガスとしてはCC1*Fzを用い、電力は5
0Wであるが、ガス流量だけが両者で異なり、第4図の
場合は55CCMであるのに対し、第5図の場合は50
5CCMである。また、被エツチング基板としてはヒ化
ガリウム(GaAs)基板を用いた。第4図及び第5図
から明らかなように、確かに第2図及び第3図に示すよ
うな直角なエツチング形状及び丸いエツチング形状が得
られている。なお、このようにエツチングガス粒子の垂
直入射が可能な異なるエツチング条件でRIEによるエ
ツチングを行うことにより第2図に示すような直角なエ
ツチング形状または第3図に示すような丸いエツチング
形状が得られるメカニズムは完全には解明されていない
が、エツチングガス粒子の平均自由行程がエツチングガ
ス圧力に依存して変化し、エツチングガス圧力が低いと
きにはエツチングガス粒子の平均自由行程が長く、エツ
チングガス圧力が高いときにはエツチングガス粒子の平
均自由行程が短いことが関係しているものと考えられる
。ここで、実際に行われたエツチングにおいては、エツ
チングガス粒子の平均自由行程は合計のエツチング深さ
よりも長くなっている。
次に、第2図に示すような直角なエツチング形状が得ら
れる異方性エツチングの条件でRIEによるエツチング
を行った後に、引き続いて第3図に示すような丸いエツ
チング形状が得られる等方性エツチングの条件でRIE
によるエツチングを行った場合に得られるエツチング形
状の例を第6図に示す、ここで、直角なエツチング形状
が得られる異方性エツチングの条件でのエツチング深さ
は、丸いエツチング形状が得られる等方性エツチングの
条件でのエツチング深さの約1/3である。
第6図から明らかなように、異方性エツチングの条件で
のエツチングにより得られる直角なエツチング形状と等
方性エツチングの条件でのエツチングにより得られる丸
いエツチング形状とが互いに干渉することなく深さ方向
に線形に重ね合わされた、上部が直角で下部が丸いエツ
チング形状が得られている。また、第7図に示すエツチ
ング形状の例は、直角なエツチング形状が得られる異方
性エツチングの条件でのエツチング深さと丸いエツチン
グ形状が得られる等方性エツチングの条件でのエツチン
グ深さとがほぼ同一であることだけが第6図の場合と異
なる場合に得られたものである。
一方、丸いエツチング形状が得られる等方性エツチング
の条件でRIBによるエツチングを行った後に直角なエ
ツチング形状が得られる異方性エツチングの条件でRI
Hによるエツチングを行った場合には第8図に示すよう
なエツチング形状が得られる。第8図から明らかなよう
に、等方性エツチングの条件でのエツチングにより得ら
れる丸い形状と異方性エツチングの条件でのエツチング
により得られる直角なエツチング形状とが深さ方向に重
ね合わされた、上部が丸く下部が直角なエツチング形状
が得られている。
以上の第6図、第7図及び第8図は、互いに異なる2水
準のエツチング条件でRIEによるエツチングを順次行
った場合においてエツチング形状の重ね合わせが成立す
る場合の例であるが、一般に3水準以上のエツチング条
件でRIBによるエツチングを順次行った場合において
もエツチング形状の重ね合わせが成立する。
本発明は、本発明者が得た上記知見に基づいて案出され
たものである。
すなわち、上記目的を達成するために、本発明は、以下
のように槽底されている。
本発明は、ドライエツチング方法において、被エツチン
グ基板(1)へのエツチングガス粒子の垂直入射が可能
なエツチング条件を3水準以上の複数水準設定し、複数
水準のエツチング条件で被エツチング基板(1)を順次
エツチングするようにしている。
本発明は、ドライエツチング方法において、被エツチン
グ基板(1)へのエツチングガス粒子の垂直入射が可能
なエツチング条件を2水準設定し、被エツチング基板(
1)を第1水準のエツチング条件で異方性エツチングし
た後に第2水準のエツチング条件で等方性エツチングす
るようにしている。
本発明のドライエツチング方法は、メソスコビ・ンク(
sesoscopic)レンジ(〜1000人ないしは
それ以下)の寸法の微細構造を形成する場合に好適に適
用される。
C作用〕 上述のように構成された本発明のドライエツチング方法
によれば、被エツチング基板(1)へのエツチングガス
粒子の垂直入射が可能なエツチング条件を3水準以上の
複数水準設定し、複数水準のエツチング条件で被エツチ
ング基板(1)を順次エツチングするようにしているの
で、異方性エツチングの条件でのエツチングにより得ら
れる直角なエツチング形状と等方性エツチングの条件で
のエツチングにより得られる丸いエツチング形状とを互
いに干渉することなく深さ方向に線形に重ね合わせるこ
とができる。これによって、深さ方向のエツチング形状
を制御することができる。
上述のように構成された本発明のドライエツチング方法
によれば、被エツチング基板(1)へのエツチングガス
粒子の垂直入射が可能なエツチング条件を2水準設定し
、被エツチング基板(1)を第1水準のエツチング条件
で異方性エツチングした後に第2水準のエツチング条件
で等方性エツチングするようにしているので、異方性エ
ツチングにより得られる直角なエツチング形状と等方性
エツチングにより得られる丸いエツチング形状とが互い
に干渉することなく線形に重ね合わされたエツチング形
状を得ることができる。これによって、異方性エツチン
グで得られたエツチング形状を損なうことなくその後に
等方性エツチングを行うことができる。
[実施例〕 以下、本発明の一実施例について図面を参照しながら説
明する。この実施例においては、RIEによるエツチン
グは、全てエツチングガス粒子の垂直入射が可能な条件
で行われる。
第1図A〜第1図りは本発明の一実施例によるドライエ
ツチング方法を示す。
この実施例においては、第1図Aに示すように、まず例
えばGaAs基板のような半導体基板1上に互いに平行
に形威されたスリット状の細長い一対の開口を有するエ
ツチングマスク2を形威し、このエツチングマスク2を
用いてまず第2図に示すような直角なエツチング形状が
得られる異方性エツチングの条件でRIHにより半導体
基板1を所定深さまでエツチングする。これによって、
エツチングマスク2の開口の部分の半導体基[1が異方
性エツチングされて直角なエツチング形状が得られる。
なお、エツチングマスク2の材料としては、ドライエツ
チング耐性があればどのようなものを用いてもよい。
次に、引き続いて第3図に示すような丸いエツチング形
状が得られる等方性エツチングの条件でRIEにより半
導体基板1を所定深さ、例えば上述の異方性エツチング
の場合とほぼ同一の深さだけエツチングする。これによ
って、第1図Bに示すように、第1図Aに示す直角なエ
ツチング形状と第3図に示すような丸いエツチング形状
とが深さ方向に重ね合わされた、上部が直角で下部が丸
いエツチング形状が得られる。
次に、再び第2図に示すような直角なエツチング形状が
得られる異方性エツチングの条件でRIEにより半導体
基板1のエツチングを所定深さだけ行う、これによって
、第1図Cに示すように、上部及び下部が直角で中間部
が丸いエツチング形状が得られる。
次に、再び第3図に示すような丸いエツチング形状が得
られる等方性エツチングの条件でRIEにより半導体基
板1を所定深さだけエツチングした後、同様にしてRI
Eによる異方性エツチング及び等方性エツチングを交互
に所定回数だけ繰り返し行う、この後、エツチングマス
ク2を除去する。これによって、第1図りに示すように
、直角な形状と丸い形状とが深さ方向に交互に繰り返さ
れたエツチング形状が得られる。
以上のように、この実施例によれば、第2図に示すよう
な直角なエツチング形状が得られる異方性エツチングの
条件でのRIEによるエツチングと第3図に示すような
丸いエツチング形状が得られる等方性エツチングの条件
でのRIEによるエツチングとを交互に繰り返し行って
いるので、上述のように直角な形状と丸い形状とが深さ
方向に繰り返された複雑なエツチング形状を得ることが
できる。このようなエツチング形状は、従来の半導体エ
ツチング技術では実現が困難であるか、実現可能である
としても極めて複雑な工程が必要であったものである。
第1図りにおいて、上述のRIHによるエツチングによ
り形成された深い溝の間に残された幅の狭い板状部1a
に、−次元チャネルを形成することができる。すなわち
、この幅の狭い板状部1aの表面には空乏層が形成され
るが、この板状部1aのうち丸くエツチングされた幅が
狭い部分の幅がこの空乏層の厚さの2倍以下であれば、
この幅の狭い部分は完全に空乏化した状態となる。この
結果、この板状部1aのうち幅の広い部分の中心部だけ
に空乏化されない領域が点線で示すように円柱状に残さ
れることになる。そして、この円柱状の領域に電子が閉
じ込められ、−次元チャネルが形成される。
次に、第9図は本発明の他の実施例を示す。
上述の実施例においては、第1図りに示すように、エツ
チングにより形成された板状部1aの下部は半導体基板
lと至る所接続されている。これに対して、この実施例
においては、第9図に示すように、細長い棒状の部分1
bがその両端で支持されているだけでその間の部分は半
導体基板1から浮いた構造、すなわち架橋構造を形成す
ることができる。具体的には、このような架橋構造を形
成するためには、例えば第1図Aに示すものと類似の平
行な一対の開口を有するエツチングマスクを用いてまず
第2図に示すような直角なエツチング形状が得られる異
方性エツチングの条件でREEにより半導体基板1をエ
ツチングした後、第3図に示すような丸いエツチング形
状が得られる等方性エツチングの条件でRIEにより半
導体基板1を比較的長時間エツチングしてエツチングマ
スクの一対の開口に対応する部分の半導体基板1中に形
成される溝がその下部で互いにつながるようにすればよ
い。
以上のようにして形成される細長い棒状の部分lbに一
次元チャネルを形成することができることは上述の実施
例と同様である。
以上、本発明の実施例につき具体的に説明したが、本発
明は、上述の実施例に限定されるものではなく、本発明
の技術的思想に基づく各種の変形が可能である。
例えば、上述の第1の実施例においては、第2図に示す
ような直角なエツチング形状が得られる異方性エツチン
グの条件でのエツチングと第3図に示すような丸いエツ
チング形状が得られる等方性エツチングの条件でのエツ
チングとのエツチング深さをほぼ同一としているが、例
えば第2図に示すような直角なエツチング形状が得られ
る異方性エツチングの条件でのエツチングのエツチング
深さに比べて第3図に示すような丸いエツチング形状が
得られる等方性エツチングの条件でのエツチングのエツ
チング深さを大きくすることにより、例えば第10図に
示すように、エツチングにより形成された板状部1aの
うち丸く凹んだ部分の幅を極めて小さくすることができ
る。
また、被エツチング基板としては、例えばリン化インジ
ウム(InP)基板やシリコン(St )基板その他の
GaAs以外の各種の半導体基板、さらには半導体基板
以外の各種材料の基板を用いることも可能である。
〔発明の効果〕
以上述べたように、本発明によれば、次のような効果を
得ることができる。
被エツチング基板へのエツチングガス粒子の垂直入射が
可能なエツチング条件を3水準以上の複数水準設定し、
複数水準のエツチング条件で被エツチング基板を順次エ
ツチングするようにしているので、深さ方向のエツチン
グ形状を制御することができる。
被エツチング基板へのエツチングガス粒子の垂直入射が
可能なエツチング条件を2水準設定し、被エツチング基
板を第1水準のエツチング条件で異方性エツチングした
後に第2水準のエツチング条件で等方性エツチングする
ようにしているので、異方性エツチングで得られたエツ
チング形状を損なうことなくその後に等方性エツチング
を行うことができる。
【図面の簡単な説明】
第1図A〜第1図りは本発明の一実施例によるドライエ
ツチング方法を工程順に説明するための断面図、第2図
は異方性エツチングの条件でRIEによるエツチングを
行った場合に得られるエツチング形状を示す断面図、第
3図は等方性エツチングの条件でRIHによるエツチン
グを行った場合に得られるエツチング形状を示す断面図
、第4図〜第8図はそれぞれ実際に得られたエツチング
形状の例を示す断面図、第9図は本発明の他の実施例を
説明するための斜視図、第10図は本発明の詳細な説明
するための断面図である。 図面における主要な符号の説明 l二半導体基板、 2:エツチングマスク、 1a:板
状部。 第1図A 一実施例 第1図B 第1O図 第1図C エワチン7形状の例 第6図 第7図 工、、+ンゲ形状の命1 第8図

Claims (1)

  1. 【特許請求の範囲】 1、被エッチング基板へのエッチングガス粒子の垂直入
    射が可能なエッチング条件を3水準以上の複数水準設定
    し、 上記複数水準のエッチング条件で上記被エッチング基板
    を順次エッチングするようにしたことを特徴とするドラ
    イエッチング方法。 2、被エッチング基板へのエッチングガス粒子の垂直入
    射が可能なエッチング条件を2水準設定し、 上記被エッチング基板を第1水準のエッチング条件で異
    方性エッチングした後に第2水準のエッチング条件で等
    方性エッチングするようにしたことを特徴とするドライ
    エッチング方法。
JP34300489A 1989-12-29 1989-12-29 ドライエッチング方法 Pending JPH03203326A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34300489A JPH03203326A (ja) 1989-12-29 1989-12-29 ドライエッチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34300489A JPH03203326A (ja) 1989-12-29 1989-12-29 ドライエッチング方法

Publications (1)

Publication Number Publication Date
JPH03203326A true JPH03203326A (ja) 1991-09-05

Family

ID=18358195

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34300489A Pending JPH03203326A (ja) 1989-12-29 1989-12-29 ドライエッチング方法

Country Status (1)

Country Link
JP (1) JPH03203326A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001061750A3 (en) * 2000-02-17 2002-03-07 Applied Materials Inc Method of etching a shaped cavity
JP2016171323A (ja) * 2015-03-10 2016-09-23 Sppテクノロジーズ株式会社 配線基板の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001061750A3 (en) * 2000-02-17 2002-03-07 Applied Materials Inc Method of etching a shaped cavity
US6833079B1 (en) 2000-02-17 2004-12-21 Applied Materials Inc. Method of etching a shaped cavity
JP2016171323A (ja) * 2015-03-10 2016-09-23 Sppテクノロジーズ株式会社 配線基板の製造方法

Similar Documents

Publication Publication Date Title
JPS6376330A (ja) 半導体装置の製造方法
EP0328281A2 (en) Directable aperture etched in silicon
JPH03252025A (ja) プレーナ型冷陰極の製造方法
EP0696059A3 (en) Semiconductor device having trenches and method of forming trenches
KR102363138B1 (ko) 기판 및 그 위에 배치된 층을 패턴화하는 방법 및 디바이스 구조체를 형성하는 방법
US20050078908A1 (en) Miniature movable device
JPH03296284A (ja) 超伝導素子の製造方法
JPH03203326A (ja) ドライエッチング方法
JPH05259269A (ja) 素子分離領域の形成方法
JPS6134974A (ja) シリコン半導体素子及びその製造方法
JPS6281717A (ja) 超微細フオトレジスト構造の転写方法
JPS59113669A (ja) 半導体素子
JP3994553B2 (ja) 半導体装置およびその製造方法
JPS61271839A (ja) パタ−ン形成方法
JPS58207675A (ja) Mis型半導体装置
US10546770B2 (en) Method and device isolation structure in finFET
Khare et al. Micromachining in III–V semiconductors using wet photoelectrochemical etching
JPH0253942B2 (ja)
JPH0555141A (ja) 半導体量子細線の形成方法
JP3398905B2 (ja) 微細パタン形成法
KR100249184B1 (ko) 반도체장치에서의 콘택홀의 경사면 형성방법
JPH0645590A (ja) 半導体量子細線の形成方法
JPH07114109B2 (ja) プレーナ型冷陰極の製造方法
JPS6074630A (ja) (100)InP基板ウエハの方位を決定する方法
JP2949744B2 (ja) 反応性ドライエッチング方法