JPH0253942B2 - - Google Patents

Description

【発明の詳細な説明】 本発明はシリコン半導体装置の製造方法に関
し、特に主表面とほぼ垂直な側面を有する溝部を
もつシリコン半導体装置の製造方法に関する。

半導体装置の性能向上や基板の有効利用面積向
上のため表面からエツチングで溝や凹みを形成し
た構造を採用する場合がある。たとえば入力端子
となる２つの電極領域は同一平面上に配置される
よりは段違いに配置される方が容量が減少でき高
速動作させることができるし、設計上の自由度も
増加する。これらの溝部を形成する場合、溝部の
断面形状は矩形であることが望ましい場合が多
い。ところが、従来のシリコンのエツチングのほ
とんどは等方性エツチングであり、方向性を有す
るエツチングとしてはアルカリ溶液による｛100｝
面や｛110｝面のエツチングやイオンエツチング
等わずかのものが知られているにすぎない。しか
しながら、アルカリ金属はわずかでも表面に残留
していると半導体装置の性能に致命的悪影響を与
えることが多く、かつアルカリエツチした断面形
状は側面は表面とほぼ垂直にできても底面は平面
ではない。

本発明者等はPCl₃のプラズマエツチングを用
いると所定の方向性を有するパターンについては
溝部側壁が主表面に対して垂直な面となり、ほぼ
矩形断面の溝が形成できることを見出した。

本発明の目的は上に述べた方向性エツチングを
用いることによつてほぼ完全に矩形状断面の溝部
を形成し、さらにマスク合わせ工程なしに電極領
域を分離して形成するシリコン半導体装置の製造
方法を提供することにある。

まず本発明の基礎となつた方向性エツチングに
ついて述べる。

PCl₃が方向性エツチングに有効であるという
知識に基づき、まずエツチングした底面が平坦な
面となる方向を実験的に求めた結果、｛111｝面に
ほぼ平行な主表面をもつウエハーであればエツチ
ングした底面が凹凸の少ない平面になるというこ
とがわかつた。

なお通常の｛111｝ウエーハは｛111｝面からわ
ずかの角度傾けてあるが±5゜程度の傾きは底面の
平面性にほとんど影響しない。従つて本明細書で
は以後｛111｝面からわずかに傾いた面も含めて
｛111｝面と呼ぶ。

｛111｝面ウエーハを用いて｛111｝面内の種々
の方向に沿つて直線形状の溝ラインをエツチング
し、断面形状を調べた結果ほぼ＜110＞方向にラ
インが向いている場合、溝部側壁が主表面に対し
垂直な面となり矩形状断面が得られることがわか
つた。＜110＞方向から約10゜以上離れると断面は
次第に非対称にひし形状に変形していく。実用上
ほぼアンダーカツトのない範囲としては＜110＞
±15゜を用いることができ、＜110＞±10゜であれば
アンダーカツトは無視できる。さらに＜110＞±
5゜であればほぼ矩形の断面形状が得られる。

以下実験結果に沿つてより詳細に説明する。

第１図に、使用したプラズマエツチング装置を
概略的に示す。気密加工室１内に上下に対向して
設けた円板状対向電極２を設け、高周波電源５か
ら高周波電力を供給する。エツチヤントガスはエ
ツチングガス供給源６からガス圧調整用ニードル
バルブ７を経てガス輸送用ガラス管８を介して加
工室１内の対向電極２の一方（上方電極）に設け
たガス吹出し口３から電極間隙部へ供給される。
試料４は対向電極２の他方（下方電極）上に置か
れる。加工室内のガス圧はピラニ真空計９でモニ
ターし、排ガスは油回転ポンプ１０で常時排気し
た。エツチング量が少ない場合は常時排気せず系
を閉じて行なつてもよい。対向電極２は石英ガラ
スで被覆し、電極のエツチングと電極材料による
汚染を防止している。

高周波電源５の周波数は13.56MHzを用いたが、
この周波数に制限されるものではない。エツチン
グ時のPCl₃ガス圧は約0.02Torrから約0.2Torrま
で可変で、この全領域でプラズマを発生できた
が、プラズマの安定性、エツチング速度等から約
0.05Torrないし約0.09Torrとするのが好ましか
つた。好ましい入力電力は装置パラメータ等で変
化するが、電極間隙を約12mm、電極面積を約80cm²
とし、約900Wの入力電力を用いて実験した。こ
れらの値は装置や使用目的等によつて変更できる
のは自明であろう。

PCl₃によるプラズマエツチングが結晶の方向
により断面形状がどのように変化するかを確かめ
るために基準の方向から角度をずらしてパターン
ニングしその断面の変化をみた。

（111）面にほぼ平行な主面を有し、マーカー
の方向が［11２］方向に切つてあるSi基板を使つ
た場合について記す。第２図に示すようにSi基板
１１上で基準の方向をマーカー部１２の［11２］
方向にとり、［11２］方向から所定角度θだけず
らした方向に細長いパターン１３を形成し、プラ
ズマエツチングを行う。θは、0゜から90゜まで変
化させその時の断面、すなわち第２図に示される
Ａ―A′断面を観察した。

第３図に（111）面のステレオグラフを示す。
θ＝0゜で［11２］方向、θ＝30゜で［01１］、θ＝
60゜で［１２１］、θ＝90゜で［１10］方向となる。
すなわち、θ＝30゜、90゜、150゜、210゜、270°、330
゜
の時、＜110＞方向となる。Siをパターンエツチン
グするためのマスクとしてはSiO₂を使用した。
エツチング前の構造は第４図に示す通りである。
１４はSi基板、１５はSiO₂膜でおよそ6000Å程
度の厚みである。また１６はSiエツチング用窓で
開口部の幅は６〜7μmであり、紙面垂直方向に長
い形状である。エツチング試料は、第２図に示さ
れるように、角度θで方向づけられたパターンを
有するｎ型（111）面、抵抗率0.02Ω・cmのSi基
板を使用し、第１図に示されるプラズマエツチン
グ装置でエツチングした。第５図にθに対する断
面形状の角度依存性を示す。

第５図において、ライン方向のθを、(a)＝0゜、
(b)＝10゜、(c)＝20゜、(d)＝25゜、(e)＝30゜、(f)＝3
5゜、
(H)＝40゜、(h)＝50゜、(i)＝60゜、(j)＝70゜、(k)＝8
0゜、
(l)＝90゜にパターンニングしたときの横方向断面、
すなわち第２図のＡ―A′の断面形状である。ま
た第６図に示される断面形状は、θが（a′）＝0゜、
（i′）＝60゜、(e)＝30゜、（l′）＝90゜のときの第
２図の
Ｂ―B′の断面形状で、方向がそれぞれ［１10］、
［１01］、［２11］、［１１２］となる。第５図から
わかるようにθ＝0゜からθ＝30゜になるにしたが
つて断面がだんだん垂直に立つてくる。さらにθ
＝30゜からさらに大きくなると今度は逆の方向に
側面が傾きθ＝90゜で垂直な側面に戻る。したが
つてθ＝30°とθ＝90゜の時が垂直に立つた側面が
得られるわけで、θ＝30゜及びθ＝90゜の時のライ
ンの方向は、第３図のステレオグラフから、それ
ぞれ［０１１］方向、［１10］方向となる。この
［０１１］、［１10］方向に平行で（111）面に垂直
に立つた面は、｛112｝面となる。したがつてエツ
チングしたときの側面が｛112｝面になるように、
すなわちラインを＜110＞方向に平行になるよう
にパターンニングすると矩形の断面が得られる。
第５図の(a)と(i)のθから90゜ずれた方向、これも
＜110＞方向の組となるから、これに平行な部分
の断面は第２図のＢ―B′断面となり、第６図に
示される（a′）及び（i′）に示されるように側面
が垂直に立つた断面が得られる。第５図からわか
るように、＜110＞方向から±5゜の範囲では断面は
ほとんど矩形である。＜110＞方向から±10゜の範
囲では断面がわずかに非対称となるパターンの下
がエツチングされるアンダーカツトは生じていな
い。さらに＜110＞方向から±15゜の範囲では断面
の非対称性は増すがアンダーカツトはわずかであ
る。従つて素子の分離用ないしアイソレーシヨン
用溝等としては＜110＞方向±15゜程度を有効に利
用できる。＜110＞±10゜であればさらに好ましい。
ユニポーラトランジスタのゲート用溝等素子内構
造の場合は＜110＞方向±5゜が好ましい。

このように面方位およびパターン方位を所定の
方向に設定することにより、主表面にほぼ垂直な
側面とほぼ平行な底面を有する溝部を半導体チツ
プに形成することができる。

接合型ユニポーラトランジスタの場合、電流通
路は主にゲート領域とチヤンネル領域との間の
pn接合からチヤンネル領域内に延びる空乏層で
制御される。従つてゲート・チヤンネル接合面が
どのような形状になるかが装置の特性を大きく左
右する。ドレインに電圧を印加するとゲート・チ
ヤンネル間の電位差はドレインに近づくほど大き
くなるので、特にドレインに近い部分のゲート・
チヤンネル接合の形状が重要である。ソースに近
い部分のゲート・チヤンネル接合は電流制御にあ
まり有効でなく、ソースゲート間容量を減少させ
るためにはゲート・ソース間距離はあまり小さく
ならないことが望ましい。又ソース周辺の加工に
十分な面積があることが必要である。ソースを上
部表面に配置し、上部表面から段差状の溝をソー
スを囲んで形成して溝内にゲートを配置する段差
構造縦型ユニポーラトランジスタの場合、溝が上
部に向つて開いていると底部で溝と溝の問題が大
きく上部で小さくなつてしまい、電流が大きくと
れず制御性が悪くなる。ほぼ矩形状の断面を有す
る溝はこれらの欠点を解決する。又溝内部の表面
が粗面ではゲート周辺の加工が非常に困難となり
易く、エツチングした表面は滑らかな平面である
ことが望ましい。

以上説明した方向性エツチングを用いればこの
ような要求を満足する溝部を形成することができ
る。

段差型静電誘導トランジスタ（SIT）の場合に
ついて従来例と本発明の一実施例とを比較しつつ
説明する。第７図は従来例を、第８図は本発明の
一実施例を示す。第７図ａは、従来のイオンエツ
チングまたは反応性スパツタエツチによつてゲー
ト用溝部を形成したｎ型Siの断面である。矩形に
近い形にエツチングする為にイオンエツチ等の運
動エネルギーを利用したエツチングが行なわれ
る。この場合の問題点として、材料によるエツチ
ングの選択性があまり大きくできない事、また、
どうしてもマスクのサイドエツチングが起り形状
は、図に示されるような逆台形になつてしまう。
２０はn⁺Si基板、１９はn⁺基板上に気相成長さ
れたエピ層、１８はSiを選択エツチングするため
のSiO₂マスクである。ゲート部、ソース部にp⁺、
n⁺をそれぞれ拡散した状態を第７図ｂに示す。
ここで２１は、p⁺ゲート拡散領域、２２はn⁺ソ
ース拡散領域である。ゲート、ソースの電極用と
してAlを蒸着すると第７図ｃのようになり、ゲ
ート部、ソース部の全面にAlが蒸着される。こ
のためゲート、ソースメタル分離の工程が後に続
く事になる。

次に本発明による段差型SITについて説明す
る。実験例から分る様に、ゲートラインが＜110
＞方向になる様にとり、方向性プラズマエツチン
グを行う。得られた断面形状を第８図ａに示す。
第７図と同じ工程によりゲート部にp⁺、ソース
部にn⁺を拡散した状態を第８図ｂに示す。次に
電極用のAlを全面に蒸着すると第８図ｃに示す
ように、断面が矩形になるため、蒸着とゲート、
ソースのメタルの分離が同時に行なわれる。従つ
て、ゲートメタル、ソースメタルの分離の為のマ
スク合わせ工程、Alエツチング工程を省く事が
でき歩留りの向上が図れる。なお、矩形断面のプ
ラズマエツチングは結晶方位を所定方向に選べば
再現性よく矩形を形成できる。また、材料による
選択性すなわちエツチング速度の差が大きく、例
えば、SiO₂マスクを使用した場合、SiとSiO₂の
エツチング速度比は、Si／SiO₂＞１５にでき、
Si₃N₄を使用した場合Si／Si₃N₄はさらに大きく
できる。従つてマスクの製作が極めて容易であ
り、所望の形状を正確に再現できる。

静電誘導トランジスタはゲートによつて規定さ
れるチヤンネル長を短く、チヤンネル領域の不純
物密度を低くしてチヤンネル領域内にキヤリアに
対する電位障壁を形成し、その電位障壁をゲート
電圧とドレイン電圧とによつて制御し、不飽和特
性を得るユニポーラトランジスタであり、ソー
ス・ドレインを結ぶ方向のゲートの長さ、すなわ
ちチヤンネル長は短い。上に述べた段差構造は短
いチヤンネル長の静電誘導トランジスタに適して
おり、特に高周波、高速動作用に適する。ゲート
の容量をさらに低減したい場合は、第８図ｂの状
態から再度方向性エツチングを行ない溝部底面に
形成したp⁺拡散領域を取り去り、絶縁層を底面
に形成した後電極の蒸着をすることもできる。な
お上部のn⁺拡散領域をドレイン、基板をソース
として倒立型で用いることもできる。

倒立型動作にも適した静電誘導トランジスタの
他の構造を第９図に示す。第９図ａはマスクを形
成した状態を示し、（111）面n⁺型基板３１上に
n^-型エピタキシヤル層３２が形成され、エピタ
キシヤル層３２の全面に薄いn⁺型拡散層３３が
形成され、その上にSiO₂のマスク３５が形成さ
れている。n⁺層３３はエピタキシヤル層であつ
てもよい。マスクの開口部３６は＜110＞方向に
長い平行な複数のストライブ形状をしている。第
９図ａの構造を方向性プラズマエツチングで深く
エツチングすると第９図ｂに示すような構造とな
る。すなわち、マスクのストライプ状の開口部に
従つて矩形断面の長い溝が形成される。溝の側面
はほぼ｛112｝面と平行で表面に対して垂直な面
である。次に露出表面を酸化し、再び方向性エツ
チングをすると溝の底面が露出し、側面は酸化膜
３６（第９図ｃ）に覆われた状態になる。ここで
p⁺型拡散を行なうと第９図ｃに示すようにp⁺型
ゲート領域３４が形成された構造となる。次に絶
縁樹脂によつて溝を覆い、全面エツチすること等
により上部の酸化膜３５を除去し、絶縁樹脂も除
去して電極３１′，３３′，３４′をそれぞれn⁺型
基板３１、n⁺型領域３３、p⁺型領域３４上に形
成すると第９図ｄの構造となる。この構造では上
部のn⁺型領域３３もマスクの必要なく形成でき
製作工程が少ない。さらに上部のn⁺型領域３３
が広い面積で形成されるので大電流を扱うのに適
している。上部のn⁺型領域３３をソース領域と
して用いる正立型の場合は溝の深さを浅めに、ド
レイン領域として用いる倒立型の場合は深めにす
る等のことは当業者に自明であろう。なお倒立型
の場合n⁺型領域３３を設けずにシヨツトキ電極
とし、シヨツトキドレインSITとしてもよい。

通常の飽和特性を示す電界効果トランジスタ静
電誘導トランジスタに較べてチヤンネル長を長
く、チヤンネル領域の不純物密度を高くすること
によつて形成できる。たとえば第８図の構造で、
エピタキシヤル層１９をｎ型とし、溝を深くし、
ゲート領域形成の前の溝側面のマスクを行なわず
に側面全面をゲート領域とすれば、縦型電界効果
トランジスタとなる。ゲートを絶縁ゲート構造と
することもできるのは自明であろう。

次にバイポーラトランジスタの実施例について
述べる。第１０図ａに（111）面ｎ型基板４１上
にｐ型層４２、n⁺型層４３を形成し、その上に
＜110＞方向に長いストライプ状開口部４６を有
するマスク４５を形成した状態を示す。ｐ型層４
２、n⁺型層４３はエピタキシヤル層でも拡散層
でもよい。基板４１の不純物密度を低くし下面に
n⁺層を設けておいてもよい。第１０図ａの構造
に方向性エツチングを行ない主表面に垂直な側面
と主表面に平行な底面を有する溝部を形成する
（第１０図ｂ）溝の底面はｐ型層４２に接するか
ｐ型層に浅く入り込む程度にする。露出した表面
を酸化し、再び方向性エツチングを行ない側面を
保護膜４６で覆つたまま底面を露出する（第１０
図ｃ）。次に溝部を絶縁樹脂等で多い、上部酸化
膜４５を除去し、つづいて全表面を露出する。

次に両面に電極を形成すると第１０図ｄの如き
バイポーラトランジスタが出来る。n⁺型領域４
３がエミツタ、ｐ型領域４２がベース、ｎ型基板
４１がコレクタとなる。エツチング断面が矩形な
ので電極の分離が自動的に行なえ、ベース領域４
２が非常に薄い場合でも短絡を起すことなくベー
ス電極形成が容易にできる。ベース電極を複数所
望の間隔で配置できるのでベース抵抗を低くする
ことができる。ベース電極の間隔を近づけて、ベ
ース領域の不純物密度を下げる構造にすることも
できる。

なお今まで断面構造のみを示したが、上面の構
造はたとえばインターデジタルと呼ばれる対向し
た櫛歯状とすればよい。

なお、集積回路などで第１１図に示すように＜
110＞方向の直線群からなるパンタに分離領域を
設定し基板に致達する溝を形成して素子の分離を
行なつてもよい。

以上限られた実施例で説明したが、本発明は
｛111｝面にほぼ平行な主表面から、｛112｝面にほ
ぼ平行な側面と｛111｝面にほぼ平行な底面を有
する凹部を形成し、凹部内に制御電極手段の少な
くとも一部、溝部以外の主表面に電流電極手段の
少なくとも一つを設けた半導体装置の製造方法で
あり、製作が容易ですぐれた性能を示す。各実施
例に限られることなく本発明の精神をそこなわぬ
範囲で種々の応用、変形が可能である。

【図面の簡単な説明】

第１図は本発明の半導体装置の実施例の製造に
用いることのできるプラスエツチング装置の概略
断面図、第２図はほぼ（111）面に平行な主表面
を有するシリコン基板の概略上面図、第３図は＜
111＞方向を中心としたステレオ図、第４図は実
際に用いたSi基板の概略断面図、第５図および第
６図は断面形状の角度依存性を示すSi基板の概略
断面図、第７図は従来の段差型静電誘導トランジ
スタの製造工程を示す断面図、第８図乃至第１０
図は本発明の実施例である半導体装置の製造工程
を示す断面図、第１１図は集積回路の１例の上面
図である。

Claims (1)

【特許請求の範囲】
1. １ ｛111｝面を有するシリコン基板の一主表面
   に平面形状を有する主電極領域と矩形断面形状を
   有する少なくとも一対の溝部と、前記溝部の底も
   しくは側壁に電流制御領域とを有したシリコン半
   導体装置の製造方法において、前記溝部のパター
   ンを＜110＞方向に形成する工程と、PCl₃を用い
   たプラズマエツチングによつて｛112｝面からな
   る側壁を有するほぼ完全に矩形断面形状を有する
   溝部を形成する工程と、指向性蒸着によりシリコ
   ン基板表面と溝部に電極を分離して形成する工程
   を少なくとも有することを特徴とするシリコン半
   導体装置の製造方法。